projects / openwrt.git / blobdiff
? search:
summary | shortlog | log | commit | commitdiff | tree
raw | inline | side by side
Small changes in the kernel config
[openwrt.git] / target / linux / brcm-2.4 / patches / 001-bcm47xx.patch
diff --git a/target/linux/brcm-2.4/patches/001-bcm47xx.patch b/target/linux/brcm-2.4/patches/001-bcm47xx.patch
index 2e64b0f..9c954fa 100644 (file)
--- a/target/linux/brcm-2.4/patches/001-bcm47xx.patch
+++ b/target/linux/brcm-2.4/patches/001-bcm47xx.patch
@@ -1,1207 +1,1479 @@
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/cfe_env.c linux-2.4.32-brcm/arch/mips/bcm947xx/cfe_env.c
---- linux-2.4.32/arch/mips/bcm947xx/cfe_env.c  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/cfe_env.c     2005-12-19 01:56:35.104829500 +0100
-@@ -0,0 +1,234 @@
+diff -urN linux.old/arch/mips/bcm947xx/bcmsrom.c linux.dev/arch/mips/bcm947xx/bcmsrom.c
+--- linux.old/arch/mips/bcm947xx/bcmsrom.c     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/bcmsrom.c     2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,1213 @@
 +/*
 +/*
-+ * NVRAM variable manipulation (Linux kernel half)
++ *  Misc useful routines to access NIC SROM/OTP .
 + *
 + *
-+ * Copyright 2001-2003, Broadcom Corporation
++ * Copyright 2006, Broadcom Corporation
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
 + * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
 + * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
++ * $Id: bcmsrom.c,v 1.1.1.14 2006/04/15 01:28:25 michael Exp $
 + */
 +
 + */
 +
-+#include <linux/config.h>
-+#include <linux/init.h>
-+#include <linux/module.h>
-+#include <linux/kernel.h>
-+#include <linux/string.h>
-+#include <asm/io.h>
-+#include <asm/uaccess.h>
-+
 +#include <typedefs.h>
 +#include <typedefs.h>
++#include <bcmdefs.h>
 +#include <osl.h>
 +#include <osl.h>
-+#include <bcmendian.h>
 +#include <bcmutils.h>
 +#include <bcmutils.h>
++#include <bcmsrom.h>
++#include <bcmdevs.h>
++#include <bcmendian.h>
++#include <sbpcmcia.h>
++#include <pcicfg.h>
++#include <sbutils.h>
++#include <bcmnvram.h>
 +
 +
-+#define NVRAM_SIZE       (0x1ff0)
-+static char _nvdata[NVRAM_SIZE] __initdata;
-+static char _valuestr[256] __initdata;
-+
-+/*
-+ * TLV types.  These codes are used in the "type-length-value"
-+ * encoding of the items stored in the NVRAM device (flash or EEPROM)
-+ *
-+ * The layout of the flash/nvram is as follows:
-+ *
-+ * <type> <length> <data ...> <type> <length> <data ...> <type_end>
-+ *
-+ * The type code of "ENV_TLV_TYPE_END" marks the end of the list.
-+ * The "length" field marks the length of the data section, not
-+ * including the type and length fields.
-+ *
-+ * Environment variables are stored as follows:
-+ *
-+ * <type_env> <length> <flags> <name> = <value>
-+ *
-+ * If bit 0 (low bit) is set, the length is an 8-bit value.
-+ * If bit 0 (low bit) is clear, the length is a 16-bit value
-+ * 
-+ * Bit 7 set indicates "user" TLVs.  In this case, bit 0 still
-+ * indicates the size of the length field.  
-+ *
-+ * Flags are from the constants below:
-+ *
-+ */
-+#define ENV_LENGTH_16BITS     0x00    /* for low bit */
-+#define ENV_LENGTH_8BITS      0x01
++/* debug/trace */
++#if defined(WLTEST)
++#define       BS_ERROR(args)  printf args
++#else
++#define       BS_ERROR(args)
++#endif        /* BCMDBG_ERR || WLTEST */
 +
 +
-+#define ENV_TYPE_USER         0x80
++#define       VARS_MAX        4096    /* should be reduced */
 +
 +
-+#define ENV_CODE_SYS(n,l) (((n)<<1)|(l))
-+#define ENV_CODE_USER(n,l) ((((n)<<1)|(l)) | ENV_TYPE_USER)
++#define WRITE_ENABLE_DELAY    500     /* 500 ms after write enable/disable toggle */
++#define WRITE_WORD_DELAY      20      /* 20 ms between each word write */
 +
 +
-+/*
-+ * The actual TLV types we support
-+ */
++static int initvars_srom_pci(void *sbh, void *curmap, char **vars, uint *count);
++static int initvars_cis_pcmcia(void *sbh, osl_t *osh, char **vars, uint *count);
++static int initvars_flash_sb(void *sbh, char **vars, uint *count);
++static int srom_parsecis(osl_t *osh, uint8 **pcis, uint ciscnt, char **vars, uint *count);
++static int sprom_cmd_pcmcia(osl_t *osh, uint8 cmd);
++static int sprom_read_pcmcia(osl_t *osh, uint16 addr, uint16 *data);
++static int sprom_write_pcmcia(osl_t *osh, uint16 addr, uint16 data);
++static int sprom_read_pci(osl_t *osh, uint16 *sprom, uint wordoff, uint16 *buf, uint nwords,
++                          bool check_crc);
 +
 +
-+#define ENV_TLV_TYPE_END      0x00    
-+#define ENV_TLV_TYPE_ENV      ENV_CODE_SYS(0,ENV_LENGTH_8BITS)
++static int initvars_table(osl_t *osh, char *start, char *end, char **vars, uint *count);
++static int initvars_flash(osl_t *osh, char **vp, uint len, char *devpath);
 +
 +/*
 +
 +/*
-+ * Environment variable flags 
++ * Initialize local vars from the right source for this platform.
++ * Return 0 on success, nonzero on error.
 + */
 + */
++int
++srom_var_init(void *sbh, uint bustype, void *curmap, osl_t *osh, char **vars, uint *count)
++{
++      ASSERT(bustype == BUSTYPE(bustype));
++      if (vars == NULL || count == NULL)
++              return (0);
 +
 +
-+#define ENV_FLG_NORMAL                0x00    /* normal read/write */
-+#define ENV_FLG_BUILTIN               0x01    /* builtin - not stored in flash */
-+#define ENV_FLG_READONLY      0x02    /* read-only - cannot be changed */
++      switch (BUSTYPE(bustype)) {
++      case SB_BUS:
++      case JTAG_BUS:
++              return initvars_flash_sb(sbh, vars, count);
 +
 +
-+#define ENV_FLG_MASK          0xFF    /* mask of attributes we keep */
-+#define ENV_FLG_ADMIN         0x100   /* lets us internally override permissions */
++      case PCI_BUS:
++              ASSERT(curmap); /* can not be NULL */
++              return initvars_srom_pci(sbh, curmap, vars, count);
 +
 +
++      case PCMCIA_BUS:
++              return initvars_cis_pcmcia(sbh, osh, vars, count);
 +
 +
-+/*  *********************************************************************
-+    *  _nvram_read(buffer,offset,length)
-+    *  
-+    *  Read data from the NVRAM device
-+    *  
-+    *  Input parameters: 
-+    *            buffer - destination buffer
-+    *            offset - offset of data to read
-+    *            length - number of bytes to read
-+    *            
-+    *  Return value:
-+    *            number of bytes read, or <0 if error occured
-+    ********************************************************************* */
-+static int
-+_nvram_read(unsigned char *nv_buf, unsigned char *buffer, int offset, int length)
-+{
-+    int i;
-+    if (offset > NVRAM_SIZE)
-+      return -1; 
 +
 +
-+    for ( i = 0; i < length; i++) {
-+      buffer[i] = ((volatile unsigned char*)nv_buf)[offset + i];
-+    }
-+    return length;
++      default:
++              ASSERT(0);
++      }
++      return (-1);
 +}
 +
 +}
 +
-+
-+static char*
-+_strnchr(const char *dest,int c,size_t cnt)
++/* support only 16-bit word read from srom */
++int
++srom_read(uint bustype, void *curmap, osl_t *osh, uint byteoff, uint nbytes, uint16 *buf)
 +{
 +{
-+      while (*dest && (cnt > 0)) {
-+      if (*dest == c) return (char *) dest;
-+      dest++;
-+      cnt--;
-+      }
-+      return NULL;
-+}
++      void *srom;
++      uint i, off, nw;
 +
 +
++      ASSERT(bustype == BUSTYPE(bustype));
 +
 +
++      /* check input - 16-bit access only */
++      if (byteoff & 1 || nbytes & 1 || (byteoff + nbytes) > (SPROM_SIZE * 2))
++              return 1;
 +
 +
-+/*
-+ * Core support API: Externally visible.
-+ */
++      off = byteoff / 2;
++      nw = nbytes / 2;
 +
 +
-+/*
-+ * Get the value of an NVRAM variable
-+ * @param     name    name of variable to get
-+ * @return    value of variable or NULL if undefined
-+ */
++      if (BUSTYPE(bustype) == PCI_BUS) {
++              if (!curmap)
++                      return 1;
++              srom = (uchar*)curmap + PCI_BAR0_SPROM_OFFSET;
++              if (sprom_read_pci(osh, srom, off, buf, nw, FALSE))
++                      return 1;
++      } else if (BUSTYPE(bustype) == PCMCIA_BUS) {
++              for (i = 0; i < nw; i++) {
++                      if (sprom_read_pcmcia(osh, (uint16)(off + i), (uint16*)(buf + i)))
++                              return 1;
++              }
++      } else {
++              return 1;
++      }
 +
 +
-+char* 
-+cfe_env_get(unsigned char *nv_buf, char* name)
++      return 0;
++}
++
++/* support only 16-bit word write into srom */
++int
++srom_write(uint bustype, void *curmap, osl_t *osh, uint byteoff, uint nbytes, uint16 *buf)
 +{
 +{
-+    int size;
-+    unsigned char *buffer;
-+    unsigned char *ptr;
-+    unsigned char *envval;
-+    unsigned int reclen;
-+    unsigned int rectype;
-+    int offset;
-+    int flg;
-+    
-+    size = NVRAM_SIZE;
-+    buffer = &_nvdata[0];
++      uint16 *srom;
++      uint i, nw, crc_range;
++      uint16 image[SPROM_SIZE];
++      uint8 crc;
++      volatile uint32 val32;
 +
 +
-+    ptr = buffer;
-+    offset = 0;
++      ASSERT(bustype == BUSTYPE(bustype));
 +
 +
-+    /* Read the record type and length */
-+    if (_nvram_read(nv_buf, ptr,offset,1) != 1) {
-+      goto error;
-+    }
-+    
-+    while ((*ptr != ENV_TLV_TYPE_END)  && (size > 1)) {
++      /* check input - 16-bit access only */
++      if (byteoff & 1 || nbytes & 1 || (byteoff + nbytes) > (SPROM_SIZE * 2))
++              return 1;
 +
 +
-+      /* Adjust pointer for TLV type */
-+      rectype = *(ptr);
-+      offset++;
-+      size--;
++      /* Are we writing the whole thing at once? */
++      if ((byteoff == 0) &&
++          ((nbytes == SPROM_SIZE) ||
++           (nbytes == (SPROM_CRC_RANGE * 2)) ||
++           (nbytes == (SROM4_WORDS * 2)))) {
++              crc_range = nbytes;
++              bcopy((void*)buf, (void*)image, nbytes);
++              nw = nbytes / 2;
++      } else {
++              if ((BUSTYPE(bustype) == PCMCIA_BUS) || (BUSTYPE(bustype) == SDIO_BUS))
++                      crc_range = SPROM_SIZE;
++              else
++                      crc_range = SPROM_CRC_RANGE * 2;        /* Tentative */
 +
 +
-+      /* 
-+       * Read the length.  It can be either 1 or 2 bytes
-+       * depending on the code 
-+       */
-+      if (rectype & ENV_LENGTH_8BITS) {
-+          /* Read the record type and length - 8 bits */
-+          if (_nvram_read(nv_buf, ptr,offset,1) != 1) {
-+              goto error;
-+          }
-+          reclen = *(ptr);
-+          size--;
-+          offset++;
-+      }
-+      else {
-+          /* Read the record type and length - 16 bits, MSB first */
-+          if (_nvram_read(nv_buf, ptr,offset,2) != 2) {
-+              goto error;
-+          }
-+          reclen = (((unsigned int) *(ptr)) << 8) + (unsigned int) *(ptr+1);
-+          size -= 2;
-+          offset += 2;
++              nw = crc_range / 2;
++              /* read first 64 words from srom */
++              if (srom_read(bustype, curmap, osh, 0, crc_range, image))
++                      return 1;
++              if (image[SROM4_SIGN] == SROM4_SIGNATURE) {
++                      crc_range = SROM4_WORDS;
++                      nw = crc_range / 2;
++                      if (srom_read(bustype, curmap, osh, 0, crc_range, image))
++                              return 1;
++              }
++              /* make changes */
++              bcopy((void*)buf, (void*)&image[byteoff / 2], nbytes);
 +      }
 +
 +      }
 +
-+      if (reclen > size)
-+          break;      /* should not happen, bad NVRAM */
++      /* calculate crc */
++      htol16_buf(image, crc_range);
++      crc = ~hndcrc8((uint8 *)image, crc_range - 1, CRC8_INIT_VALUE);
++      ltoh16_buf(image, crc_range);
++      image[(crc_range / 2) - 1] = (crc << 8) | (image[(crc_range / 2) - 1] & 0xff);
 +
 +
-+      switch (rectype) {
-+          case ENV_TLV_TYPE_ENV:
-+              /* Read the TLV data */
-+              if (_nvram_read(nv_buf, ptr,offset,reclen) != reclen)
-+                  goto error;
-+              flg = *ptr++;
-+              envval = (unsigned char *) _strnchr(ptr,'=',(reclen-1));
-+              if (envval) {
-+                  *envval++ = '\0';
-+                  memcpy(_valuestr,envval,(reclen-1)-(envval-ptr));
-+                  _valuestr[(reclen-1)-(envval-ptr)] = '\0';
-+#if 0                 
-+                  printk(KERN_INFO "NVRAM:%s=%s\n", ptr, _valuestr);
-+#endif
-+                  if(!strcmp(ptr, name)){
-+                      return _valuestr;
-+                  }
-+                  if((strlen(ptr) > 1) && !strcmp(&ptr[1], name))
-+                      return _valuestr;
-+              }
-+              break;
-+              
-+          default: 
-+              /* Unknown TLV type, skip it. */
-+              break;
-+          }
-+
-+      /*
-+       * Advance to next TLV 
-+       */
-+              
-+      size -= (int)reclen;
-+      offset += reclen;
-+
-+      /* Read the next record type */
-+      ptr = buffer;
-+      if (_nvram_read(nv_buf, ptr,offset,1) != 1)
-+          goto error;
++      if (BUSTYPE(bustype) == PCI_BUS) {
++              srom = (uint16*)((uchar*)curmap + PCI_BAR0_SPROM_OFFSET);
++              /* enable writes to the SPROM */
++              val32 = OSL_PCI_READ_CONFIG(osh, PCI_SPROM_CONTROL, sizeof(uint32));
++              val32 |= SPROM_WRITEEN;
++              OSL_PCI_WRITE_CONFIG(osh, PCI_SPROM_CONTROL, sizeof(uint32), val32);
++              bcm_mdelay(WRITE_ENABLE_DELAY);
++              /* write srom */
++              for (i = 0; i < nw; i++) {
++                      W_REG(osh, &srom[i], image[i]);
++                      bcm_mdelay(WRITE_WORD_DELAY);
++              }
++              /* disable writes to the SPROM */
++              OSL_PCI_WRITE_CONFIG(osh, PCI_SPROM_CONTROL, sizeof(uint32), val32 &
++                                   ~SPROM_WRITEEN);
++      } else if (BUSTYPE(bustype) == PCMCIA_BUS) {
++              /* enable writes to the SPROM */
++              if (sprom_cmd_pcmcia(osh, SROM_WEN))
++                      return 1;
++              bcm_mdelay(WRITE_ENABLE_DELAY);
++              /* write srom */
++              for (i = 0; i < nw; i++) {
++                      sprom_write_pcmcia(osh, (uint16)(i), image[i]);
++                      bcm_mdelay(WRITE_WORD_DELAY);
++              }
++              /* disable writes to the SPROM */
++              if (sprom_cmd_pcmcia(osh, SROM_WDS))
++                      return 1;
++      } else {
++              return 1;
 +      }
 +
 +      }
 +
-+error:
-+    return NULL;
-+
++      bcm_mdelay(WRITE_ENABLE_DELAY);
++      return 0;
 +}
 +
 +}
 +
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/compressed/Makefile linux-2.4.32-brcm/arch/mips/bcm947xx/compressed/Makefile
---- linux-2.4.32/arch/mips/bcm947xx/compressed/Makefile        1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/compressed/Makefile   2005-12-16 23:39:10.668819500 +0100
-@@ -0,0 +1,33 @@
-+#
-+# Makefile for Broadcom BCM947XX boards
-+#
-+# Copyright 2001-2003, Broadcom Corporation
-+# All Rights Reserved.
-+# 
-+# THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+# KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+# SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+# FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+#
-+# $Id: Makefile,v 1.2 2005/04/02 12:12:57 wbx Exp $
-+#
 +
 +
-+OBJCOPY_ARGS  = -O binary -R .reginfo -R .note -R .comment -R .mdebug -S
-+SYSTEM                ?= $(TOPDIR)/vmlinux
++static int
++srom_parsecis(osl_t *osh, uint8 **pcis, uint ciscnt, char **vars, uint *count)
++{
++      char eabuf[32];
++      char *vp, *base;
++      uint8 *cis, tup, tlen, sromrev = 1;
++      int i, j;
++      uint varsize;
++      bool ag_init = FALSE;
++      uint32 w32;
 +
 +
-+all: vmlinuz
++      ASSERT(vars);
++      ASSERT(count);
 +
 +
-+# Don't build dependencies, this may die if $(CC) isn't gcc
-+dep:
++      base = vp = MALLOC(osh, VARS_MAX);
++      ASSERT(vp);
++      if (!vp)
++              return -2;
 +
 +
-+# Create a gzipped version named vmlinuz for compatibility
-+vmlinuz: piggy
-+      gzip -c9 $< > $@
++      while (ciscnt--) {
++              cis = *pcis++;
++              i = 0;
++              do {
++                      tup = cis[i++];
++                      tlen = cis[i++];
++                      if ((i + tlen) >= CIS_SIZE)
++                              break;
 +
 +
-+piggy: $(SYSTEM)
-+      $(OBJCOPY) $(OBJCOPY_ARGS) $< $@
++                      switch (tup) {
++                      case CISTPL_MANFID:
++                              vp += sprintf(vp, "manfid=%d", (cis[i + 1] << 8) + cis[i]);
++                              vp++;
++                              vp += sprintf(vp, "prodid=%d", (cis[i + 3] << 8) + cis[i + 2]);
++                              vp++;
++                              break;
 +
 +
-+mrproper: clean
++                      case CISTPL_FUNCE:
++                              switch (cis[i]) {
++                              case LAN_NID:
++                                      ASSERT(cis[i + 1] == 6);
++                                      bcm_ether_ntoa((struct ether_addr *)&cis[i + 2], eabuf);
++                                      vp += sprintf(vp, "il0macaddr=%s", eabuf);
++                                      vp++;
++                                      break;
++                              case 1:         /* SDIO Extended Data */
++                                      vp += sprintf(vp, "sdmaxblk=%d",
++                                                    (cis[i + 13] << 8) | cis[i + 12]);
++                                      vp++;
++                                      break;
++                              }
++                              break;
 +
 +
-+clean:
-+      rm -f vmlinuz piggy
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/generic/int-handler.S linux-2.4.32-brcm/arch/mips/bcm947xx/generic/int-handler.S
---- linux-2.4.32/arch/mips/bcm947xx/generic/int-handler.S      1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/generic/int-handler.S 2005-12-16 23:39:10.668819500 +0100
-@@ -0,0 +1,51 @@
-+/*
-+ * Generic interrupt handler for Broadcom MIPS boards
-+ *
-+ * Copyright 2004, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id: int-handler.S,v 1.1 2005/03/16 13:50:00 wbx Exp $
-+ */
++                      case CISTPL_CFTABLE:
++                              vp += sprintf(vp, "regwindowsz=%d", (cis[i + 7] << 8) | cis[i + 6]);
++                              vp++;
++                              break;
 +
 +
-+#include <linux/config.h>
++                      case CISTPL_BRCM_HNBU:
++                              switch (cis[i]) {
++                              case HNBU_SROMREV:
++                                      sromrev = cis[i + 1];
++                                      break;
 +
 +
-+#include <asm/asm.h>
-+#include <asm/mipsregs.h>
-+#include <asm/regdef.h>
-+#include <asm/stackframe.h>
++                              case HNBU_CHIPID:
++                                      vp += sprintf(vp, "vendid=%d", (cis[i + 2] << 8) +
++                                                    cis[i + 1]);
++                                      vp++;
++                                      vp += sprintf(vp, "devid=%d", (cis[i + 4] << 8) +
++                                                    cis[i + 3]);
++                                      vp++;
++                                      if (tlen == 7) {
++                                              vp += sprintf(vp, "chiprev=%d",
++                                                            (cis[i + 6] << 8) + cis[i + 5]);
++                                              vp++;
++                                      }
++                                      break;
 +
 +
-+/*
-+ *    MIPS IRQ        Source
-+ *      --------        ------
-+ *             0      Software (ignored)
-+ *             1        Software (ignored)
-+ *             2        Combined hardware interrupt (hw0)
-+ *             3        Hardware
-+ *             4        Hardware
-+ *             5        Hardware
-+ *             6        Hardware
-+ *             7        R4k timer
-+ */
++                              case HNBU_BOARDREV:
++                                      vp += sprintf(vp, "boardrev=%d", cis[i + 1]);
++                                      vp++;
++                                      break;
 +
 +
-+      .text
-+      .set    noreorder
-+      .set    noat
-+      .align  5
-+      NESTED(brcmIRQ, PT_SIZE, sp)
-+      SAVE_ALL
-+      CLI
-+      .set    at
-+    .set    noreorder
++                              case HNBU_AA:
++                                      vp += sprintf(vp, "aa2g=%d", cis[i + 1]);
++                                      vp++;
++                                      break;
 +
 +
-+      jal         brcm_irq_dispatch
-+       move   a0, sp
++                              case HNBU_AG:
++                                      vp += sprintf(vp, "ag0=%d", cis[i + 1]);
++                                      vp++;
++                                      ag_init = TRUE;
++                                      break;
 +
 +
-+      j           ret_from_irq
-+       nop
-+              
-+      END(brcmIRQ)
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/generic/irq.c linux-2.4.32-brcm/arch/mips/bcm947xx/generic/irq.c
---- linux-2.4.32/arch/mips/bcm947xx/generic/irq.c      1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/generic/irq.c 2005-12-16 23:39:10.668819500 +0100
-@@ -0,0 +1,130 @@
-+/*
-+ * Generic interrupt control functions for Broadcom MIPS boards
-+ *
-+ * Copyright 2004, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id: irq.c,v 1.1 2005/03/16 13:50:00 wbx Exp $
-+ */
++                              case HNBU_CC:
++                                      ASSERT(sromrev == 1);
++                                      vp += sprintf(vp, "cc=%d", cis[i + 1]);
++                                      vp++;
++                                      break;
 +
 +
-+#include <linux/config.h>
-+#include <linux/init.h>
-+#include <linux/kernel.h>
-+#include <linux/types.h>
-+#include <linux/interrupt.h>
-+#include <linux/irq.h>
++                              case HNBU_PAPARMS:
++                                      if (tlen == 2) {
++                                              ASSERT(sromrev == 1);
++                                              vp += sprintf(vp, "pa0maxpwr=%d", cis[i + 1]);
++                                              vp++;
++                                      } else if (tlen >= 9) {
++                                              if (tlen == 10) {
++                                                      ASSERT(sromrev == 2);
++                                                      vp += sprintf(vp, "opo=%d", cis[i + 9]);
++                                                      vp++;
++                                              } else
++                                                      ASSERT(tlen == 9);
++
++                                              for (j = 0; j < 3; j++) {
++                                                      vp += sprintf(vp, "pa0b%d=%d", j,
++                                                                    (cis[i + (j * 2) + 2] << 8) +
++                                                                    cis[i + (j * 2) + 1]);
++                                                      vp++;
++                                              }
++                                              vp += sprintf(vp, "pa0itssit=%d", cis[i + 7]);
++                                              vp++;
++                                              vp += sprintf(vp, "pa0maxpwr=%d", cis[i + 8]);
++                                              vp++;
++                                      } else
++                                              ASSERT(tlen >= 9);
++                                      break;
 +
 +
-+#include <asm/irq.h>
-+#include <asm/mipsregs.h>
-+#include <asm/gdb-stub.h>
++                              case HNBU_OEM:
++                                      ASSERT(sromrev == 1);
++                                      vp += sprintf(vp, "oem=%02x%02x%02x%02x%02x%02x%02x%02x",
++                                                    cis[i + 1], cis[i + 2],
++                                                    cis[i + 3], cis[i + 4],
++                                                    cis[i + 5], cis[i + 6],
++                                                    cis[i + 7], cis[i + 8]);
++                                      vp++;
++                                      break;
 +
 +
-+#define ALLINTS (IE_IRQ0 | IE_IRQ1 | IE_IRQ2 | IE_IRQ3 | IE_IRQ4 | IE_IRQ5)
++                              case HNBU_BOARDFLAGS:
++                                      w32 = (cis[i + 2] << 8) + cis[i + 1];
++                                      if (tlen == 5)
++                                              w32 |= (cis[i + 4] << 24) + (cis[i + 3] << 16);
++                                      vp += sprintf(vp, "boardflags=0x%x", w32);
++                                      vp++;
++                                      break;
 +
 +
-+extern asmlinkage void brcmIRQ(void);
-+extern asmlinkage unsigned int do_IRQ(int irq, struct pt_regs *regs);
++                              case HNBU_LEDS:
++                                      if (cis[i + 1] != 0xff) {
++                                              vp += sprintf(vp, "ledbh0=%d", cis[i + 1]);
++                                              vp++;
++                                      }
++                                      if (cis[i + 2] != 0xff) {
++                                              vp += sprintf(vp, "ledbh1=%d", cis[i + 2]);
++                                              vp++;
++                                      }
++                                      if (cis[i + 3] != 0xff) {
++                                              vp += sprintf(vp, "ledbh2=%d", cis[i + 3]);
++                                              vp++;
++                                      }
++                                      if (cis[i + 4] != 0xff) {
++                                              vp += sprintf(vp, "ledbh3=%d", cis[i + 4]);
++                                              vp++;
++                                      }
++                                      break;
 +
 +
-+void
-+brcm_irq_dispatch(struct pt_regs *regs)
-+{
-+      u32 cause;
++                              case HNBU_CCODE:
++                              {
++                                      char str[3];
++                                      ASSERT(sromrev > 1);
++                                      str[0] = cis[i + 1];
++                                      str[1] = cis[i + 2];
++                                      str[2] = 0;
++                                      vp += sprintf(vp, "ccode=%s", str);
++                                      vp++;
++                                      vp += sprintf(vp, "cctl=0x%x", cis[i + 3]);
++                                      vp++;
++                                      break;
++                              }
 +
 +
-+      cause = read_c0_cause() &
-+              read_c0_status() &
-+              CAUSEF_IP;
++                              case HNBU_CCKPO:
++                                      ASSERT(sromrev > 2);
++                                      vp += sprintf(vp, "cckpo=0x%x",
++                                                    (cis[i + 2] << 8) | cis[i + 1]);
++                                      vp++;
++                                      break;
 +
 +
-+#ifdef CONFIG_KERNPROF
-+      change_c0_status(cause | 1, 1);
-+#else
-+      clear_c0_status(cause);
-+#endif
++                              case HNBU_OFDMPO:
++                                      ASSERT(sromrev > 2);
++                                      vp += sprintf(vp, "ofdmpo=0x%x",
++                                                    (cis[i + 4] << 24) |
++                                                    (cis[i + 3] << 16) |
++                                                    (cis[i + 2] << 8) |
++                                                    cis[i + 1]);
++                                      vp++;
++                                      break;
++                              }
++                              break;
 +
 +
-+      if (cause & CAUSEF_IP7)
-+              do_IRQ(7, regs);
-+      if (cause & CAUSEF_IP2)
-+              do_IRQ(2, regs);
-+      if (cause & CAUSEF_IP3)
-+              do_IRQ(3, regs);
-+      if (cause & CAUSEF_IP4)
-+              do_IRQ(4, regs);
-+      if (cause & CAUSEF_IP5)
-+              do_IRQ(5, regs);
-+      if (cause & CAUSEF_IP6)
-+              do_IRQ(6, regs);
-+}
++                      }
++                      i += tlen;
++              } while (tup != 0xff);
++      }
 +
 +
-+static void
-+enable_brcm_irq(unsigned int irq)
-+{
-+      if (irq < 8)
-+              set_c0_status(1 << (irq + 8));
-+      else
-+              set_c0_status(IE_IRQ0);
-+}
++      /* Set the srom version */
++      vp += sprintf(vp, "sromrev=%d", sromrev);
++      vp++;
 +
 +
-+static void
-+disable_brcm_irq(unsigned int irq)
-+{
-+      if (irq < 8)
-+              clear_c0_status(1 << (irq + 8));
-+      else
-+              clear_c0_status(IE_IRQ0);
-+}
++      /* if there is no antenna gain field, set default */
++      if (ag_init == FALSE) {
++              ASSERT(sromrev == 1);
++              vp += sprintf(vp, "ag0=%d", 0xff);
++              vp++;
++      }
 +
 +
-+static void
-+ack_brcm_irq(unsigned int irq)
-+{
-+      /* Already done in brcm_irq_dispatch */
-+}
++      /* final nullbyte terminator */
++      *vp++ = '\0';
++      varsize = (uint)(vp - base);
 +
 +
-+static unsigned int
-+startup_brcm_irq(unsigned int irq)
-+{ 
-+      enable_brcm_irq(irq);
++      ASSERT((vp - base) < VARS_MAX);
 +
 +
-+      return 0; /* never anything pending */
-+}
++      if (varsize == VARS_MAX) {
++              *vars = base;
++      } else {
++              vp = MALLOC(osh, varsize);
++              ASSERT(vp);
++              if (vp)
++                      bcopy(base, vp, varsize);
++              MFREE(osh, base, VARS_MAX);
++              *vars = vp;
++              if (!vp) {
++                      *count = 0;
++                      return -2;
++              }
++      }
++      *count = varsize;
 +
 +
-+static void
-+end_brcm_irq(unsigned int irq)
-+{
-+      if (!(irq_desc[irq].status & (IRQ_DISABLED|IRQ_INPROGRESS)))
-+              enable_brcm_irq(irq);
++      return (0);
 +}
 +
 +}
 +
-+static struct hw_interrupt_type brcm_irq_type = {
-+      typename: "MIPS",
-+      startup: startup_brcm_irq,
-+      shutdown: disable_brcm_irq,
-+      enable: enable_brcm_irq,
-+      disable: disable_brcm_irq,
-+      ack: ack_brcm_irq,
-+      end: end_brcm_irq,
-+      NULL
-+};
 +
 +
-+void __init
-+init_IRQ(void)
++/* set PCMCIA sprom command register */
++static int
++sprom_cmd_pcmcia(osl_t *osh, uint8 cmd)
 +{
 +{
-+      int i;
++      uint8 status = 0;
++      uint wait_cnt = 1000;
 +
 +
-+      for (i = 0; i < NR_IRQS; i++) {
-+              irq_desc[i].status = IRQ_DISABLED;
-+              irq_desc[i].action = 0;
-+              irq_desc[i].depth = 1;
-+              irq_desc[i].handler = &brcm_irq_type;
-+      }
++      /* write sprom command register */
++      OSL_PCMCIA_WRITE_ATTR(osh, SROM_CS, &cmd, 1);
 +
 +
-+      set_except_vector(0, brcmIRQ);
-+      change_c0_status(ST0_IM, ALLINTS);
++      /* wait status */
++      while (wait_cnt--) {
++              OSL_PCMCIA_READ_ATTR(osh, SROM_CS, &status, 1);
++              if (status & SROM_DONE)
++                      return 0;
++      }
 +
 +
-+#ifdef CONFIG_REMOTE_DEBUG
-+      printk("Breaking into debugger...\n");
-+      set_debug_traps();
-+      breakpoint(); 
-+#endif
++      return 1;
 +}
 +}
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/generic/Makefile linux-2.4.32-brcm/arch/mips/bcm947xx/generic/Makefile
---- linux-2.4.32/arch/mips/bcm947xx/generic/Makefile   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/generic/Makefile      2005-12-16 23:39:10.668819500 +0100
-@@ -0,0 +1,15 @@
-+#
-+# Makefile for the BCM947xx specific kernel interface routines
-+# under Linux.
-+#
 +
 +
-+.S.s:
-+      $(CPP) $(AFLAGS) $< -o $*.s
-+.S.o:
-+      $(CC) $(AFLAGS) -c $< -o $*.o
-+
-+O_TARGET        := brcm.o
-+
-+obj-y := int-handler.o irq.o
-+
-+include $(TOPDIR)/Rules.make
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/gpio.c linux-2.4.32-brcm/arch/mips/bcm947xx/gpio.c
---- linux-2.4.32/arch/mips/bcm947xx/gpio.c     1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/gpio.c        2005-12-16 23:39:10.668819500 +0100
-@@ -0,0 +1,158 @@
-+/*
-+ * GPIO char driver
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
-+ */
++/* read a word from the PCMCIA srom */
++static int
++sprom_read_pcmcia(osl_t *osh, uint16 addr, uint16 *data)
++{
++      uint8 addr_l, addr_h, data_l, data_h;
 +
 +
-+#include <linux/module.h>
-+#include <linux/init.h>
-+#include <linux/fs.h>
-+#include <linux/miscdevice.h>
-+#include <asm/uaccess.h>
++      addr_l = (uint8)((addr * 2) & 0xff);
++      addr_h = (uint8)(((addr * 2) >> 8) & 0xff);
 +
 +
-+#include <typedefs.h>
-+#include <bcmutils.h>
-+#include <sbutils.h>
-+#include <bcmdevs.h>
++      /* set address */
++      OSL_PCMCIA_WRITE_ATTR(osh, SROM_ADDRH, &addr_h, 1);
++      OSL_PCMCIA_WRITE_ATTR(osh, SROM_ADDRL, &addr_l, 1);
 +
 +
-+static sb_t *gpio_sbh;
-+static int gpio_major;
-+static devfs_handle_t gpio_dir;
-+static struct {
-+      char *name;
-+      devfs_handle_t handle;
-+} gpio_file[] = {
-+      { "in", NULL },
-+      { "out", NULL },
-+      { "outen", NULL },
-+      { "control", NULL }
-+};
++      /* do read */
++      if (sprom_cmd_pcmcia(osh, SROM_READ))
++              return 1;
 +
 +
-+static int
-+gpio_open(struct inode *inode, struct file * file)
-+{
-+      if (MINOR(inode->i_rdev) > ARRAYSIZE(gpio_file))
-+              return -ENODEV;
++      /* read data */
++      data_h = data_l = 0;
++      OSL_PCMCIA_READ_ATTR(osh, SROM_DATAH, &data_h, 1);
++      OSL_PCMCIA_READ_ATTR(osh, SROM_DATAL, &data_l, 1);
 +
 +
-+      MOD_INC_USE_COUNT;
++      *data = (data_h << 8) | data_l;
 +      return 0;
 +}
 +
 +      return 0;
 +}
 +
++/* write a word to the PCMCIA srom */
 +static int
 +static int
-+gpio_release(struct inode *inode, struct file * file)
++sprom_write_pcmcia(osl_t *osh, uint16 addr, uint16 data)
 +{
 +{
-+      MOD_DEC_USE_COUNT;
-+      return 0;
-+}
++      uint8 addr_l, addr_h, data_l, data_h;
 +
 +
-+static ssize_t
-+gpio_read(struct file *file, char *buf, size_t count, loff_t *ppos)
-+{
-+      u32 val;
++      addr_l = (uint8)((addr * 2) & 0xff);
++      addr_h = (uint8)(((addr * 2) >> 8) & 0xff);
++      data_l = (uint8)(data & 0xff);
++      data_h = (uint8)((data >> 8) & 0xff);
 +
 +
-+      switch (MINOR(file->f_dentry->d_inode->i_rdev)) {
-+      case 0:
-+              val = sb_gpioin(gpio_sbh);
-+              break;
-+      case 1:
-+              val = sb_gpioout(gpio_sbh, 0, 0, GPIO_DRV_PRIORITY);
-+              break;
-+      case 2:
-+              val = sb_gpioouten(gpio_sbh, 0, 0, GPIO_DRV_PRIORITY);
-+              break;
-+      case 3:
-+              val = sb_gpiocontrol(gpio_sbh, 0, 0, GPIO_DRV_PRIORITY);
-+              break;
-+      default:
-+              return -ENODEV;
-+      }
++      /* set address */
++      OSL_PCMCIA_WRITE_ATTR(osh, SROM_ADDRH, &addr_h, 1);
++      OSL_PCMCIA_WRITE_ATTR(osh, SROM_ADDRL, &addr_l, 1);
 +
 +
-+      if (put_user(val, (u32 *) buf))
-+              return -EFAULT;
++      /* write data */
++      OSL_PCMCIA_WRITE_ATTR(osh, SROM_DATAH, &data_h, 1);
++      OSL_PCMCIA_WRITE_ATTR(osh, SROM_DATAL, &data_l, 1);
 +
 +
-+      return sizeof(val);
++      /* do write */
++      return sprom_cmd_pcmcia(osh, SROM_WRITE);
 +}
 +
 +}
 +
-+static ssize_t
-+gpio_write(struct file *file, const char *buf, size_t count, loff_t *ppos)
++/*
++ * Read in and validate sprom.
++ * Return 0 on success, nonzero on error.
++ */
++static int
++sprom_read_pci(osl_t *osh, uint16 *sprom, uint wordoff, uint16 *buf, uint nwords, bool check_crc)
 +{
 +{
-+      u32 val;
++      int err = 0;
++      uint i;
 +
 +
-+      if (get_user(val, (u32 *) buf))
-+              return -EFAULT;
++      /* read the sprom */
++      for (i = 0; i < nwords; i++)
++              buf[i] = R_REG(osh, &sprom[wordoff + i]);
 +
 +
-+      switch (MINOR(file->f_dentry->d_inode->i_rdev)) {
-+      case 0:
-+              return -EACCES;
-+      case 1:
-+              sb_gpioout(gpio_sbh, ~0, val, GPIO_DRV_PRIORITY);
-+              break;
-+      case 2:
-+              sb_gpioouten(gpio_sbh, ~0, val, GPIO_DRV_PRIORITY);
-+              break;
-+      case 3:
-+              sb_gpiocontrol(gpio_sbh, ~0, val, GPIO_DRV_PRIORITY);
-+              break;
-+      default:
-+              return -ENODEV;
++      if (check_crc) {
++              /* fixup the endianness so crc8 will pass */
++              htol16_buf(buf, nwords * 2);
++              if (hndcrc8((uint8*)buf, nwords * 2, CRC8_INIT_VALUE) != CRC8_GOOD_VALUE)
++                      err = 1;
++              /* now correct the endianness of the byte array */
++              ltoh16_buf(buf, nwords * 2);
 +      }
 +
 +      }
 +
-+      return sizeof(val);
++      return err;
 +}
 +
 +}
 +
-+static struct file_operations gpio_fops = {
-+      owner:          THIS_MODULE,
-+      open:           gpio_open,
-+      release:        gpio_release,
-+      read:           gpio_read,
-+      write:          gpio_write,
-+};
-+
-+static int __init
-+gpio_init(void)
++/*
++* Create variable table from memory.
++* Return 0 on success, nonzero on error.
++*/
++static int
++initvars_table(osl_t *osh, char *start, char *end, char **vars, uint *count)
 +{
 +{
-+      int i;
-+
-+      if (!(gpio_sbh = sb_kattach()))
-+              return -ENODEV;
-+
-+      sb_gpiosetcore(gpio_sbh);
++      int c = (int)(end - start);
 +
 +
-+      if ((gpio_major = devfs_register_chrdev(0, "gpio", &gpio_fops)) < 0)
-+              return gpio_major;
-+
-+      gpio_dir = devfs_mk_dir(NULL, "gpio", NULL);
-+
-+      for (i = 0; i < ARRAYSIZE(gpio_file); i++) {
-+              gpio_file[i].handle = devfs_register(gpio_dir,
-+                                                   gpio_file[i].name,
-+                                                   DEVFS_FL_DEFAULT, gpio_major, i,
-+                                                   S_IFCHR | S_IRUGO | S_IWUGO,
-+                                                   &gpio_fops, NULL);
++      /* do it only when there is more than just the null string */
++      if (c > 1) {
++              char *vp = MALLOC(osh, c);
++              ASSERT(vp);
++              if (!vp)
++                      return BCME_NOMEM;
++              bcopy(start, vp, c);
++              *vars = vp;
++              *count = c;
++      }
++      else {
++              *vars = NULL;
++              *count = 0;
 +      }
 +
 +      return 0;
 +}
 +
 +      }
 +
 +      return 0;
 +}
 +
-+static void __exit
-+gpio_exit(void)
++/*
++ * Find variables with <devpath> from flash. 'base' points to the beginning
++ * of the table upon enter and to the end of the table upon exit when success.
++ * Return 0 on success, nonzero on error.
++ */
++static int
++initvars_flash(osl_t *osh, char **base, uint len, char *devpath)
 +{
 +{
-+      int i;
++      char *vp = *base;
++      char *flash;
++      int err;
++      char *s;
++      uint l, dl, copy_len;
 +
 +
-+      for (i = 0; i < ARRAYSIZE(gpio_file); i++)
-+              devfs_unregister(gpio_file[i].handle);
-+      devfs_unregister(gpio_dir);
-+      devfs_unregister_chrdev(gpio_major, "gpio");
-+      sb_detach(gpio_sbh);
++      /* allocate memory and read in flash */
++      if (!(flash = MALLOC(osh, NVRAM_SPACE)))
++              return BCME_NOMEM;
++      if ((err = nvram_getall(flash, NVRAM_SPACE)))
++              goto exit;
++
++      /* grab vars with the <devpath> prefix in name */
++      dl = strlen(devpath);
++      for (s = flash; s && *s; s += l + 1) {
++              l = strlen(s);
++
++              /* skip non-matching variable */
++              if (strncmp(s, devpath, dl))
++                      continue;
++
++              /* is there enough room to copy? */
++              copy_len = l - dl + 1;
++              if (len < copy_len) {
++                      err = BCME_BUFTOOSHORT;
++                      goto exit;
++              }
++
++              /* no prefix, just the name=value */
++              strcpy(vp, &s[dl]);
++              vp += copy_len;
++              len -= copy_len;
++      }
++
++      /* add null string as terminator */
++      if (len < 1) {
++              err = BCME_BUFTOOSHORT;
++              goto exit;
++      }
++      *vp++ = '\0';
++
++      *base = vp;
++
++exit: MFREE(osh, flash, NVRAM_SPACE);
++      return err;
 +}
 +
 +}
 +
-+module_init(gpio_init);
-+module_exit(gpio_exit);
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmdevs.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmdevs.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmdevs.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmdevs.h     2005-12-16 23:39:10.672819750 +0100
-@@ -0,0 +1,391 @@
 +/*
 +/*
-+ * Broadcom device-specific manifest constants.
-+ *
-+ * Copyright 2005, Broadcom Corporation   
-+ * All Rights Reserved.   
-+ *    
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY   
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM   
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS   
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.   
-+ * $Id$
++ * Initialize nonvolatile variable table from flash.
++ * Return 0 on success, nonzero on error.
 + */
 + */
++static int
++initvars_flash_sb(void *sbh, char **vars, uint *count)
++{
++      osl_t *osh = sb_osh(sbh);
++      char devpath[SB_DEVPATH_BUFSZ];
++      char *vp, *base;
++      int err;
 +
 +
-+#ifndef       _BCMDEVS_H
-+#define       _BCMDEVS_H
++      ASSERT(vars);
++      ASSERT(count);
 +
 +
++      if ((err = sb_devpath(sbh, devpath, sizeof(devpath))))
++              return err;
 +
 +
-+/* Known PCI vendor Id's */
-+#define       VENDOR_EPIGRAM          0xfeda
-+#define       VENDOR_BROADCOM         0x14e4
-+#define       VENDOR_3COM             0x10b7
-+#define       VENDOR_NETGEAR          0x1385
-+#define       VENDOR_DIAMOND          0x1092
-+#define       VENDOR_DELL             0x1028
-+#define       VENDOR_HP               0x0e11
-+#define       VENDOR_APPLE            0x106b
++      base = vp = MALLOC(osh, VARS_MAX);
++      ASSERT(vp);
++      if (!vp)
++              return BCME_NOMEM;
 +
 +
-+/* PCI Device Id's */
-+#define       BCM4210_DEVICE_ID       0x1072          /* never used */
-+#define       BCM4211_DEVICE_ID       0x4211
-+#define       BCM4230_DEVICE_ID       0x1086          /* never used */
-+#define       BCM4231_DEVICE_ID       0x4231
++      if ((err = initvars_flash(osh, &vp, VARS_MAX, devpath)))
++              goto err;
 +
 +
-+#define       BCM4410_DEVICE_ID       0x4410          /* bcm44xx family pci iline */
-+#define       BCM4430_DEVICE_ID       0x4430          /* bcm44xx family cardbus iline */
-+#define       BCM4412_DEVICE_ID       0x4412          /* bcm44xx family pci enet */
-+#define       BCM4432_DEVICE_ID       0x4432          /* bcm44xx family cardbus enet */
++      err = initvars_table(osh, base, vp, vars, count);
 +
 +
-+#define       BCM3352_DEVICE_ID       0x3352          /* bcm3352 device id */
-+#define       BCM3360_DEVICE_ID       0x3360          /* bcm3360 device id */
++err:  MFREE(osh, base, VARS_MAX);
++      return err;
++}
 +
 +
-+#define       EPI41210_DEVICE_ID      0xa0fa          /* bcm4210 */
-+#define       EPI41230_DEVICE_ID      0xa10e          /* bcm4230 */
++#ifdef WLTEST
++char mfgsromvars[256];
++char *defaultsromvars = "il0macaddr=00:11:22:33:44:51\0"
++              "et0macaddr=00:11:22:33:44:52\0"
++              "et1macaddr=00:11:22:33:44:53\0"
++              "boardtype=0xffff\0"
++              "boardrev=0x10\0"
++              "boardflags=8\0"
++              "sromrev=2\0"
++              "aa2g=3";
++#define       MFGSROM_DEFVARSLEN      147 /* default srom len */
++#endif /* WL_TEST */
 +
 +
-+#define       BCM47XX_ILINE_ID        0x4711          /* 47xx iline20 */
-+#define       BCM47XX_V90_ID          0x4712          /* 47xx v90 codec */
-+#define       BCM47XX_ENET_ID         0x4713          /* 47xx enet */
-+#define       BCM47XX_EXT_ID          0x4714          /* 47xx external i/f */
-+#define       BCM47XX_USB_ID          0x4715          /* 47xx usb */
-+#define       BCM47XX_USBH_ID         0x4716          /* 47xx usb host */
-+#define       BCM47XX_USBD_ID         0x4717          /* 47xx usb device */
-+#define       BCM47XX_IPSEC_ID        0x4718          /* 47xx ipsec */
-+#define       BCM47XX_ROBO_ID         0x4719          /* 47xx/53xx roboswitch core */
-+#define       BCM47XX_USB20H_ID       0x471a          /* 47xx usb 2.0 host */
-+#define       BCM47XX_USB20D_ID       0x471b          /* 47xx usb 2.0 device */
++/*
++ * Initialize nonvolatile variable table from sprom.
++ * Return 0 on success, nonzero on error.
++ */
++static int
++initvars_srom_pci(void *sbh, void *curmap, char **vars, uint *count)
++{
++      uint16 w, *b;
++      uint8 sromrev = 0;
++      struct ether_addr ea;
++      char eabuf[32];
++      uint32 w32;
++      int woff, i;
++      char *vp, *base;
++      osl_t *osh = sb_osh(sbh);
++      bool flash = FALSE;
++      char name[SB_DEVPATH_BUFSZ+16], *value;
++      char devpath[SB_DEVPATH_BUFSZ];
++      int err;
 +
 +
-+#define       BCM4710_DEVICE_ID       0x4710          /* 4710 primary function 0 */
++      /*
++       * Apply CRC over SROM content regardless SROM is present or not,
++       * and use variable <devpath>sromrev's existance in flash to decide
++       * if we should return an error when CRC fails or read SROM variables
++       * from flash.
++       */
++      b = MALLOC(osh, SROM_MAX);
++      ASSERT(b);
++      if (!b)
++              return -2;
 +
 +
-+#define       BCM4610_DEVICE_ID       0x4610          /* 4610 primary function 0 */
-+#define       BCM4610_ILINE_ID        0x4611          /* 4610 iline100 */
-+#define       BCM4610_V90_ID          0x4612          /* 4610 v90 codec */
-+#define       BCM4610_ENET_ID         0x4613          /* 4610 enet */
-+#define       BCM4610_EXT_ID          0x4614          /* 4610 external i/f */
-+#define       BCM4610_USB_ID          0x4615          /* 4610 usb */
++      err = sprom_read_pci(osh, (void*)((int8*)curmap + PCI_BAR0_SPROM_OFFSET), 0, b,
++                           64, TRUE);
++      if (b[SROM4_SIGN] == SROM4_SIGNATURE) {
++              /* sromrev >= 4, read more */
++              err = sprom_read_pci(osh, (void*)((int8*)curmap + PCI_BAR0_SPROM_OFFSET), 0, b, SROM4_WORDS, TRUE);
++              sromrev = b[SROM4_WORDS - 1] & 0xff;
++      } else if (err == 0) {
++              /* srom is good and is rev < 4 */
++              /* top word of sprom contains version and crc8 */
++              sromrev = b[63] & 0xff;
++              /* bcm4401 sroms misprogrammed */
++              if (sromrev == 0x10)
++                      sromrev = 1;
++      }
 +
 +
-+#define       BCM4402_DEVICE_ID       0x4402          /* 4402 primary function 0 */
-+#define       BCM4402_ENET_ID         0x4402          /* 4402 enet */
-+#define       BCM4402_V90_ID          0x4403          /* 4402 v90 codec */
-+#define       BCM4401_ENET_ID         0x170c          /* 4401b0 production enet cards */
++      if (err) {
++#ifdef WLTEST
++              BS_ERROR(("SROM Crc Error, so see if we could use a default\n"));
++              w32 = OSL_PCI_READ_CONFIG(osh, PCI_SPROM_CONTROL, sizeof(uint32));
++              if (w32 & SPROM_OTPIN_USE) {
++                      BS_ERROR(("srom crc failed with OTP, use default vars....\n"));
++                      vp = base =  mfgsromvars;
++                      if (sb_chip(sbh) == BCM4311_CHIP_ID) {
++                              BS_ERROR(("setting the devid to be 4311\n"));
++                              vp += sprintf(vp, "devid=0x4311");
++                              vp++;
++                      }
++                      bcopy(defaultsromvars,  vp, MFGSROM_DEFVARSLEN);
++                      vp += MFGSROM_DEFVARSLEN;
++                      goto varsdone;
++              } else {
++                      BS_ERROR(("srom crc failed with SPROM....\n"));
++#endif /* WLTEST */
++                      if ((err = sb_devpath(sbh, devpath, sizeof(devpath))))
++                              return err;
++                      sprintf(name, "%ssromrev", devpath);
++                      if (!(value = getvar(NULL, name)))
++                              return (-1);
++                      sromrev = (uint8)bcm_strtoul(value, NULL, 0);
++                      flash = TRUE;
++#ifdef WLTEST
++              }
++#endif /* WLTEST */
++      }
 +
 +
-+#define       BCM4301_DEVICE_ID       0x4301          /* 4301 primary function 0 */
-+#define       BCM4301_D11B_ID         0x4301          /* 4301 802.11b */
++      /* srom version check */
++      if (sromrev > 4)
++              return (-2);
 +
 +
-+#define       BCM4307_DEVICE_ID       0x4307          /* 4307 primary function 0 */
-+#define       BCM4307_V90_ID          0x4305          /* 4307 v90 codec */
-+#define       BCM4307_ENET_ID         0x4306          /* 4307 enet */
-+#define       BCM4307_D11B_ID         0x4307          /* 4307 802.11b */
++      ASSERT(vars);
++      ASSERT(count);
 +
 +
-+#define       BCM4306_DEVICE_ID       0x4306          /* 4306 chipcommon chipid */
-+#define       BCM4306_D11G_ID         0x4320          /* 4306 802.11g */
-+#define       BCM4306_D11G_ID2        0x4325          
-+#define       BCM4306_D11A_ID         0x4321          /* 4306 802.11a */
-+#define       BCM4306_UART_ID         0x4322          /* 4306 uart */
-+#define       BCM4306_V90_ID          0x4323          /* 4306 v90 codec */
-+#define       BCM4306_D11DUAL_ID      0x4324          /* 4306 dual A+B */
++      base = vp = MALLOC(osh, VARS_MAX);
++      ASSERT(vp);
++      if (!vp)
++              return -2;
 +
 +
-+#define       BCM4309_PKG_ID          1               /* 4309 package id */
++      /* read variables from flash */
++      if (flash) {
++              if ((err = initvars_flash(osh, &vp, VARS_MAX, devpath)))
++                      goto err;
++              goto varsdone;
++      }
 +
 +
-+#define       BCM4303_D11B_ID         0x4303          /* 4303 802.11b */
-+#define       BCM4303_PKG_ID          2               /* 4303 package id */
++      vp += sprintf(vp, "sromrev=%d", sromrev);
++      vp++;
 +
 +
-+#define       BCM4310_DEVICE_ID       0x4310          /* 4310 chipcommon chipid */
-+#define       BCM4310_D11B_ID         0x4311          /* 4310 802.11b */
-+#define       BCM4310_UART_ID         0x4312          /* 4310 uart */
-+#define       BCM4310_ENET_ID         0x4313          /* 4310 enet */
-+#define       BCM4310_USB_ID          0x4315          /* 4310 usb */
++      if (sromrev >= 4) {
++              uint path, pathbase;
++              const uint pathbases[MAX_PATH] = {SROM4_PATH0, SROM4_PATH1,
++                                                SROM4_PATH2, SROM4_PATH3};
 +
 +
-+#define       BCMGPRS_UART_ID         0x4333          /* Uart id used by 4306/gprs card */
-+#define       BCMGPRS2_UART_ID        0x4344          /* Uart id used by 4306/gprs card */
++              vp += sprintf(vp, "boardrev=%d", b[SROM4_BREV]);
++              vp++;
 +
 +
++              vp += sprintf(vp, "boardflags=%d", (b[SROM4_BFL1] << 16) | b[SROM4_BFL0]);
++              vp++;
 +
 +
-+#define       BCM4704_DEVICE_ID       0x4704          /* 4704 chipcommon chipid */
-+#define       BCM4704_ENET_ID         0x4706          /* 4704 enet (Use 47XX_ENET_ID instead!) */
++              vp += sprintf(vp, "boardflags2=%d", (b[SROM4_BFL3] << 16) | b[SROM4_BFL2]);
++              vp++;
 +
 +
-+#define       BCM4317_DEVICE_ID       0x4317          /* 4317 chip common chipid */
++              /* The macaddr */
++              ea.octet[0] = (b[SROM4_MACHI] >> 8) & 0xff;
++              ea.octet[1] = b[SROM4_MACHI] & 0xff;
++              ea.octet[2] = (b[SROM4_MACMID] >> 8) & 0xff;
++              ea.octet[3] = b[SROM4_MACMID] & 0xff;
++              ea.octet[4] = (b[SROM4_MACLO] >> 8) & 0xff;
++              ea.octet[5] = b[SROM4_MACLO] & 0xff;
++              bcm_ether_ntoa(&ea, eabuf);
++              vp += sprintf(vp, "macaddr=%s", eabuf);
++              vp++;
 +
 +
-+#define       BCM4318_DEVICE_ID       0x4318          /* 4318 chip common chipid */
-+#define       BCM4318_D11G_ID         0x4318          /* 4318 801.11b/g id */
-+#define       BCM4318_D11DUAL_ID      0x4319          /* 4318 801.11a/b/g id */
-+#define BCM4318_JTAGM_ID      0x4331          /* 4318 jtagm device id */
++              w = b[SROM4_CCODE];
++              if (w == 0)
++                      vp += sprintf(vp, "ccode=");
++              else
++                      vp += sprintf(vp, "ccode=%c%c", (w >> 8), (w & 0xff));
++              vp++;
++              vp += sprintf(vp, "regrev=%d", b[SROM4_REGREV]);
++              vp++;
 +
 +
-+#define FPGA_JTAGM_ID         0x4330          /* ??? */
++              w = b[SROM4_LEDBH10];
++              if ((w != 0) && (w != 0xffff)) {
++                      /* ledbh0 */
++                      vp += sprintf(vp, "ledbh0=%d", (w & 0xff));
++                      vp++;
 +
 +
-+/* Address map */
-+#define BCM4710_SDRAM           0x00000000      /* Physical SDRAM */
-+#define BCM4710_PCI_MEM         0x08000000      /* Host Mode PCI memory access space (64 MB) */
-+#define BCM4710_PCI_CFG         0x0c000000      /* Host Mode PCI configuration space (64 MB) */
-+#define BCM4710_PCI_DMA         0x40000000      /* Client Mode PCI memory access space (1 GB) */
-+#define BCM4710_SDRAM_SWAPPED   0x10000000      /* Byteswapped Physical SDRAM */
-+#define BCM4710_ENUM            0x18000000      /* Beginning of core enumeration space */
++                      /* ledbh1 */
++                      vp += sprintf(vp, "ledbh1=%d", (w >> 8) & 0xff);
++                      vp++;
++              }
++              w = b[SROM4_LEDBH32];
++              if ((w != 0) && (w != 0xffff)) {
++                      /* ledbh2 */
++                      vp += sprintf(vp, "ledbh2=%d", w & 0xff);
++                      vp++;
 +
 +
-+/* Core register space */
-+#define BCM4710_REG_SDRAM       0x18000000      /* SDRAM core registers */
-+#define BCM4710_REG_ILINE20     0x18001000      /* InsideLine20 core registers */
-+#define BCM4710_REG_EMAC0       0x18002000      /* Ethernet MAC 0 core registers */
-+#define BCM4710_REG_CODEC       0x18003000      /* Codec core registers */
-+#define BCM4710_REG_USB         0x18004000      /* USB core registers */
-+#define BCM4710_REG_PCI         0x18005000      /* PCI core registers */
-+#define BCM4710_REG_MIPS        0x18006000      /* MIPS core registers */
-+#define BCM4710_REG_EXTIF       0x18007000      /* External Interface core registers */
-+#define BCM4710_REG_EMAC1       0x18008000      /* Ethernet MAC 1 core registers */
++                      /* ledbh3 */
++                      vp += sprintf(vp, "ledbh3=%d", (w >> 8) & 0xff);
++                      vp++;
++              }
++              /* LED Powersave duty cycle (oncount >> 24) (offcount >> 8) */
++              if (w != 0xffff) {
++                      w = b[SROM4_LEDDC];
++                      w32 = ((uint32)((unsigned char)(w >> 8) & 0xff) << 24) |  /* oncount */
++                              ((uint32)((unsigned char)(w & 0xff)) << 8); /* offcount */
++                      vp += sprintf(vp, "leddc=%d", w32);
++                      vp++;
++              }
 +
 +
-+#define BCM4710_EXTIF           0x1f000000      /* External Interface base address */
-+#define BCM4710_PCMCIA_MEM      0x1f000000      /* External Interface PCMCIA memory access */
-+#define BCM4710_PCMCIA_IO       0x1f100000      /* PCMCIA I/O access */
-+#define BCM4710_PCMCIA_CONF     0x1f200000      /* PCMCIA configuration */
-+#define BCM4710_PROG            0x1f800000      /* Programable interface */
-+#define BCM4710_FLASH           0x1fc00000      /* Flash */
++              w = b[SROM4_AA];
++              vp += sprintf(vp, "aa2g=%d", w & SROM4_AA2G_MASK);
++              vp++;
++              vp += sprintf(vp, "aa5g=%d", w >> SROM4_AA5G_SHIFT);
++              vp++;
 +
 +
-+#define BCM4710_EJTAG           0xff200000      /* MIPS EJTAG space (2M) */
++              w = b[SROM4_AG10];
++              vp += sprintf(vp, "ag0=%d", w & 0xff);
++              vp++;
++              vp += sprintf(vp, "ag1=%d", (w >> 8) & 0xff);
++              vp++;
++              w = b[SROM4_AG32];
++              vp += sprintf(vp, "ag2=%d", w & 0xff);
++              vp++;
++              vp += sprintf(vp, "ag3=%d", (w >> 8) & 0xff);
++              vp++;
 +
 +
-+#define BCM4710_UART            (BCM4710_REG_EXTIF + 0x00000300)
++              /* Fixed power indices when power control is disabled */
++              for (i = 0; i < 2; i++) {
++                      w = b[SROM4_TXPID2G + i];
++                      vp += sprintf(vp, "txpid2ga%d=%d", 2 * i, w & 0xff);
++                      vp++;
++                      vp += sprintf(vp, "txpid2ga%d=%d", (2 * i) + 1, (w >> 8) & 0xff);
++                      vp++;
++                      w = b[SROM4_TXPID5G + i];
++                      vp += sprintf(vp, "txpid5ga%d=%d", 2 * i, w & 0xff);
++                      vp++;
++                      vp += sprintf(vp, "txpid5ga%d=%d", (2 * i) + 1, (w >> 8) & 0xff);
++                      vp++;
++                      w = b[SROM4_TXPID5GL + i];
++                      vp += sprintf(vp, "txpid5gla%d=%d", 2 * i, w & 0xff);
++                      vp++;
++                      vp += sprintf(vp, "txpid5gla%d=%d", (2 * i) + 1, (w >> 8) & 0xff);
++                      vp++;
++                      w = b[SROM4_TXPID5GH + i];
++                      vp += sprintf(vp, "txpid5gha%d=%d", 2 * i, w & 0xff);
++                      vp++;
++                      vp += sprintf(vp, "txpid5gha%d=%d", (2 * i) + 1, (w >> 8) & 0xff);
++                      vp++;
++              }
 +
 +
-+#define BCM4710_EUART           (BCM4710_EXTIF + 0x00800000)
-+#define BCM4710_LED             (BCM4710_EXTIF + 0x00900000)
++              /* Per path variables */
++              for (path = 0; path < MAX_PATH; path++) {
++                      pathbase = pathbases[path];
++                      w = b[pathbase + SROM4_2G_ITT_MAXP];
++                      vp += sprintf(vp, "itt2ga%d=%d", path, w >> B2G_ITT_SHIFT);
++                      vp++;
++                      vp += sprintf(vp, "maxp2ga%d=%d", path, w & B2G_MAXP_MASK);
++                      vp++;
 +
 +
-+#define       BCM4712_DEVICE_ID       0x4712          /* 4712 chipcommon chipid */
-+#define       BCM4712_MIPS_ID         0x4720          /* 4712 base devid */
-+#define       BCM4712LARGE_PKG_ID     0               /* 340pin 4712 package id */
-+#define       BCM4712SMALL_PKG_ID     1               /* 200pin 4712 package id */
-+#define       BCM4712MID_PKG_ID       2               /* 225pin 4712 package id */
++                      for (i = 0; i < 4; i++) {
++                              vp += sprintf(vp, "pa2gw%da%d=%d", i, path,
++                                            b[pathbase + SROM4_2G_PA + i]);
++                              vp++;
++                      }
 +
 +
-+#define       SDIOH_FPGA_ID           0x4380          /* sdio host fpga */
++                      w = b[pathbase + SROM4_5G_ITT_MAXP];
++                      vp += sprintf(vp, "itt5ga%d=%d", path, w >> B5G_ITT_SHIFT);
++                      vp++;
++                      vp += sprintf(vp, "maxp5ga%d=%d", path, w & B5G_MAXP_MASK);
++                      vp++;
 +
 +
-+#define BCM5365_DEVICE_ID       0x5365          /* 5365 chipcommon chipid */
-+#define       BCM5350_DEVICE_ID       0x5350          /* bcm5350 chipcommon chipid */
-+#define       BCM5352_DEVICE_ID       0x5352          /* bcm5352 chipcommon chipid */
++                      w = b[pathbase + SROM4_5GLH_MAXP];
++                      vp += sprintf(vp, "maxp5lga%d=%d", path, w >> B5GL_MAXP_SHIFT);
++                      vp++;
++                      vp += sprintf(vp, "maxp5gha%d=%d", path, w & B5GH_MAXP_MASK);
++                      vp++;
 +
 +
-+#define       BCM4320_DEVICE_ID       0x4320          /* bcm4320 chipcommon chipid */
++                      for (i = 0; i < 4; i++) {
++                              vp += sprintf(vp, "pa5gw%da%d=%d", i, path,
++                                            b[pathbase + SROM4_5G_PA + i]);
++                              vp++;
++                              vp += sprintf(vp, "pa5glw%da%d=%d", i, path,
++                                            b[pathbase + SROM4_5GL_PA + i]);
++                              vp++;
++                              vp += sprintf(vp, "pa5hgw%da%d=%d", i, path,
++                                            b[pathbase + SROM4_5GH_PA + i]);
++                              vp++;
++                      }
++              }
 +
 +
-+/* PCMCIA vendor Id's */
++              vp += sprintf(vp, "cck2gpo=%d", b[SROM4_2G_CCKPO]);
++              vp++;
 +
 +
-+#define       VENDOR_BROADCOM_PCMCIA  0x02d0
++              w32 = ((uint32)b[SROM4_2G_OFDMPO + 1] << 16) | b[SROM4_2G_OFDMPO];
++              vp += sprintf(vp, "ofdm2gpo=%d", w32);
++              vp++;
 +
 +
-+/* SDIO vendor Id's */
-+#define       VENDOR_BROADCOM_SDIO    0x00BF
++              w32 = ((uint32)b[SROM4_5G_OFDMPO + 1] << 16) | b[SROM4_5G_OFDMPO];
++              vp += sprintf(vp, "ofdm5gpo=%d", w32);
++              vp++;
 +
 +
++              w32 = ((uint32)b[SROM4_5GL_OFDMPO + 1] << 16) | b[SROM4_5GL_OFDMPO];
++              vp += sprintf(vp, "ofdm5glpo=%d", w32);
++              vp++;
 +
 +
-+/* boardflags */
-+#define       BFL_BTCOEXIST           0x0001  /* This board implements Bluetooth coexistance */
-+#define       BFL_PACTRL              0x0002  /* This board has gpio 9 controlling the PA */
-+#define       BFL_AIRLINEMODE         0x0004  /* This board implements gpio13 radio disable indication */
-+#define       BFL_ENETROBO            0x0010  /* This board has robo switch or core */
-+#define       BFL_CCKHIPWR            0x0040  /* Can do high-power CCK transmission */
-+#define       BFL_ENETADM             0x0080  /* This board has ADMtek switch */
-+#define       BFL_ENETVLAN            0x0100  /* This board has vlan capability */
-+#define       BFL_AFTERBURNER         0x0200  /* This board supports Afterburner mode */
-+#define BFL_NOPCI             0x0400  /* This board leaves PCI floating */
-+#define BFL_FEM                       0x0800  /* This board supports the Front End Module */
-+#define BFL_EXTLNA            0x1000  /* This board has an external LNA */
-+#define BFL_HGPA              0x2000  /* This board has a high gain PA */
-+#define       BFL_BTCMOD              0x4000  /* This board' BTCOEXIST is in the alternate gpios */
-+#define       BFL_ALTIQ               0x8000  /* Alternate I/Q settings */
++              w32 = ((uint32)b[SROM4_5GH_OFDMPO + 1] << 16) | b[SROM4_5GH_OFDMPO];
++              vp += sprintf(vp, "ofdm5ghpo=%d", w32);
++              vp++;
 +
 +
-+/* board specific GPIO assignment, gpio 0-3 are also customer-configurable led */
-+#define BOARD_GPIO_HWRAD_B    0x010   /* bit 4 is HWRAD input on 4301 */
-+#define       BOARD_GPIO_BTCMOD_IN    0x010   /* bit 4 is the alternate BT Coexistance Input */
-+#define       BOARD_GPIO_BTCMOD_OUT   0x020   /* bit 5 is the alternate BT Coexistance Out */
-+#define       BOARD_GPIO_BTC_IN       0x080   /* bit 7 is BT Coexistance Input */
-+#define       BOARD_GPIO_BTC_OUT      0x100   /* bit 8 is BT Coexistance Out */
-+#define       BOARD_GPIO_PACTRL       0x200   /* bit 9 controls the PA on new 4306 boards */
-+#define       PCI_CFG_GPIO_SCS        0x10    /* PCI config space bit 4 for 4306c0 slow clock source */
-+#define PCI_CFG_GPIO_HWRAD    0x20    /* PCI config space GPIO 13 for hw radio disable */
-+#define PCI_CFG_GPIO_XTAL     0x40    /* PCI config space GPIO 14 for Xtal powerup */
-+#define PCI_CFG_GPIO_PLL      0x80    /* PCI config space GPIO 15 for PLL powerdown */
++              for (i = 0; i < 8; i++) {
++                      vp += sprintf(vp, "mcs2gpo%d=%d", i, b[SROM4_2G_MCSPO]);
++                      vp++;
++                      vp += sprintf(vp, "mcs5gpo%d=%d", i, b[SROM4_5G_MCSPO]);
++                      vp++;
++                      vp += sprintf(vp, "mcs5glpo%d=%d", i, b[SROM4_5GL_MCSPO]);
++                      vp++;
++                      vp += sprintf(vp, "mcs5ghpo%d=%d", i, b[SROM4_5GH_MCSPO]);
++                      vp++;
++              }
 +
 +
-+/* Bus types */
-+#define       SB_BUS                  0       /* Silicon Backplane */
-+#define       PCI_BUS                 1       /* PCI target */
-+#define       PCMCIA_BUS              2       /* PCMCIA target */
-+#define SDIO_BUS              3       /* SDIO target */
-+#define JTAG_BUS              4       /* JTAG */
++              vp += sprintf(vp, "ccdpo%d=%d", i, b[SROM4_CCDPO]);
++              vp++;
++              vp += sprintf(vp, "stbcpo%d=%d", i, b[SROM4_STBCPO]);
++              vp++;
++              vp += sprintf(vp, "bw40po%d=%d", i, b[SROM4_BW40PO]);
++              vp++;
++              vp += sprintf(vp, "bwduppo%d=%d", i, b[SROM4_BWDUPPO]);
++              vp++;
 +
 +
-+/* Allows optimization for single-bus support */
-+#ifdef BCMBUSTYPE
-+#define BUSTYPE(bus) (BCMBUSTYPE)
-+#else
-+#define BUSTYPE(bus) (bus)
-+#endif
++              goto done;
++      }
++      if (sromrev >= 3) {
++              /* New section takes over the 3th hardware function space */
 +
 +
-+/* power control defines */
-+#define PLL_DELAY             150             /* us pll on delay */
-+#define FREF_DELAY            200             /* us fref change delay */
-+#define MIN_SLOW_CLK          32              /* us Slow clock period */
-+#define       XTAL_ON_DELAY           1000            /* us crystal power-on delay */
++              /* Words 22+23 are 11a (mid) ofdm power offsets */
++              w32 = ((uint32)b[23] << 16) | b[22];
++              vp += sprintf(vp, "ofdmapo=%d", w32);
++              vp++;
 +
 +
-+/* Reference Board Types */
++              /* Words 24+25 are 11a (low) ofdm power offsets */
++              w32 = ((uint32)b[25] << 16) | b[24];
++              vp += sprintf(vp, "ofdmalpo=%d", w32);
++              vp++;
 +
 +
-+#define       BU4710_BOARD            0x0400
-+#define       VSIM4710_BOARD          0x0401
-+#define       QT4710_BOARD            0x0402
++              /* Words 26+27 are 11a (high) ofdm power offsets */
++              w32 = ((uint32)b[27] << 16) | b[26];
++              vp += sprintf(vp, "ofdmahpo=%d", w32);
++              vp++;
 +
 +
-+#define       BU4610_BOARD            0x0403
-+#define       VSIM4610_BOARD          0x0404
++              /* LED Powersave duty cycle (oncount >> 24) (offcount >> 8) */
++              w32 = ((uint32)((unsigned char)(b[21] >> 8) & 0xff) << 24) |  /* oncount */
++                      ((uint32)((unsigned char)(b[21] & 0xff)) << 8); /* offcount */
++              vp += sprintf(vp, "leddc=%d", w32);
 +
 +
-+#define       BU4307_BOARD            0x0405
-+#define       BCM94301CB_BOARD        0x0406
-+#define       BCM94301PC_BOARD        0x0406          /* Pcmcia 5v card */
-+#define       BCM94301MP_BOARD        0x0407
-+#define       BCM94307MP_BOARD        0x0408
-+#define       BCMAP4307_BOARD         0x0409
++              vp++;
++      }
 +
 +
-+#define       BU4309_BOARD            0x040a
-+#define       BCM94309CB_BOARD        0x040b
-+#define       BCM94309MP_BOARD        0x040c
-+#define       BCM4309AP_BOARD         0x040d
++      if (sromrev >= 2) {
++              /* New section takes over the 4th hardware function space */
 +
 +
-+#define       BCM94302MP_BOARD        0x040e
++              /* Word 29 is max power 11a high/low */
++              w = b[29];
++              vp += sprintf(vp, "pa1himaxpwr=%d", w & 0xff);
++              vp++;
++              vp += sprintf(vp, "pa1lomaxpwr=%d", (w >> 8) & 0xff);
++              vp++;
 +
 +
-+#define       VSIM4310_BOARD          0x040f
-+#define       BU4711_BOARD            0x0410
-+#define       BCM94310U_BOARD         0x0411
-+#define       BCM94310AP_BOARD        0x0412
-+#define       BCM94310MP_BOARD        0x0414
++              /* Words 30-32 set the 11alow pa settings,
++               * 33-35 are the 11ahigh ones.
++               */
++              for (i = 0; i < 3; i++) {
++                      vp += sprintf(vp, "pa1lob%d=%d", i, b[30 + i]);
++                      vp++;
++                      vp += sprintf(vp, "pa1hib%d=%d", i, b[33 + i]);
++                      vp++;
++              }
++              w = b[59];
++              if (w == 0)
++                      vp += sprintf(vp, "ccode=");
++              else
++                      vp += sprintf(vp, "ccode=%c%c", (w >> 8), (w & 0xff));
++              vp++;
 +
 +
-+#define       BU4306_BOARD            0x0416
-+#define       BCM94306CB_BOARD        0x0417
-+#define       BCM94306MP_BOARD        0x0418
++      }
 +
 +
-+#define       BCM94710D_BOARD         0x041a
-+#define       BCM94710R1_BOARD        0x041b
-+#define       BCM94710R4_BOARD        0x041c
-+#define       BCM94710AP_BOARD        0x041d
++      /* parameter section of sprom starts at byte offset 72 */
++      woff = 72/2;
 +
 +
++      /* first 6 bytes are il0macaddr */
++      ea.octet[0] = (b[woff] >> 8) & 0xff;
++      ea.octet[1] = b[woff] & 0xff;
++      ea.octet[2] = (b[woff+1] >> 8) & 0xff;
++      ea.octet[3] = b[woff+1] & 0xff;
++      ea.octet[4] = (b[woff+2] >> 8) & 0xff;
++      ea.octet[5] = b[woff+2] & 0xff;
++      woff += 3;
++      bcm_ether_ntoa(&ea, eabuf);
++      vp += sprintf(vp, "il0macaddr=%s", eabuf);
++      vp++;
 +
 +
-+#define       BU2050_BOARD            0x041f
++      /* next 6 bytes are et0macaddr */
++      ea.octet[0] = (b[woff] >> 8) & 0xff;
++      ea.octet[1] = b[woff] & 0xff;
++      ea.octet[2] = (b[woff+1] >> 8) & 0xff;
++      ea.octet[3] = b[woff+1] & 0xff;
++      ea.octet[4] = (b[woff+2] >> 8) & 0xff;
++      ea.octet[5] = b[woff+2] & 0xff;
++      woff += 3;
++      bcm_ether_ntoa(&ea, eabuf);
++      vp += sprintf(vp, "et0macaddr=%s", eabuf);
++      vp++;
 +
 +
++      /* next 6 bytes are et1macaddr */
++      ea.octet[0] = (b[woff] >> 8) & 0xff;
++      ea.octet[1] = b[woff] & 0xff;
++      ea.octet[2] = (b[woff+1] >> 8) & 0xff;
++      ea.octet[3] = b[woff+1] & 0xff;
++      ea.octet[4] = (b[woff+2] >> 8) & 0xff;
++      ea.octet[5] = b[woff+2] & 0xff;
++      woff += 3;
++      bcm_ether_ntoa(&ea, eabuf);
++      vp += sprintf(vp, "et1macaddr=%s", eabuf);
++      vp++;
 +
 +
-+#define       BCM94309G_BOARD         0x0421
++      /*
++       * Enet phy settings one or two singles or a dual
++       * Bits 4-0 : MII address for enet0 (0x1f for not there)
++       * Bits 9-5 : MII address for enet1 (0x1f for not there)
++       * Bit 14   : Mdio for enet0
++       * Bit 15   : Mdio for enet1
++       */
++      w = b[woff];
++      vp += sprintf(vp, "et0phyaddr=%d", (w & 0x1f));
++      vp++;
++      vp += sprintf(vp, "et1phyaddr=%d", ((w >> 5) & 0x1f));
++      vp++;
++      vp += sprintf(vp, "et0mdcport=%d", ((w >> 14) & 0x1));
++      vp++;
++      vp += sprintf(vp, "et1mdcport=%d", ((w >> 15) & 0x1));
++      vp++;
 +
 +
-+#define       BCM94301PC3_BOARD       0x0422          /* Pcmcia 3.3v card */
++      /* Word 46 has board rev, antennas 0/1 & Country code/control */
++      w = b[46];
++      vp += sprintf(vp, "boardrev=%d", w & 0xff);
++      vp++;
 +
 +
-+#define       BU4704_BOARD            0x0423
-+#define       BU4702_BOARD            0x0424
++      if (sromrev > 1)
++              vp += sprintf(vp, "cctl=%d", (w >> 8) & 0xf);
++      else
++              vp += sprintf(vp, "cc=%d", (w >> 8) & 0xf);
++      vp++;
 +
 +
-+#define       BCM94306PC_BOARD        0x0425          /* pcmcia 3.3v 4306 card */
-+
-+#define       BU4317_BOARD            0x0426
++      vp += sprintf(vp, "aa2g=%d", (w >> 12) & 0x3);
++      vp++;
 +
 +
++      vp += sprintf(vp, "aa5g=%d", (w >> 14) & 0x3);
++      vp++;
 +
 +
-+#define       BCM94702MN_BOARD        0x0428
++      /* Words 47-49 set the (wl) pa settings */
++      woff = 47;
 +
 +
-+/* BCM4702 1U CompactPCI Board */
-+#define       BCM94702CPCI_BOARD      0x0429
++      for (i = 0; i < 3; i++) {
++              vp += sprintf(vp, "pa0b%d=%d", i, b[woff+i]);
++              vp++;
++              vp += sprintf(vp, "pa1b%d=%d", i, b[woff+i+6]);
++              vp++;
++      }
 +
 +
-+/* BCM4702 with BCM95380 VLAN Router */
-+#define       BCM95380RR_BOARD        0x042a
++      /*
++       * Words 50-51 set the customer-configured wl led behavior.
++       * 8 bits/gpio pin.  High bit:  activehi=0, activelo=1;
++       * LED behavior values defined in wlioctl.h .
++       */
++      w = b[50];
++      if ((w != 0) && (w != 0xffff)) {
++              /* ledbh0 */
++              vp += sprintf(vp, "ledbh0=%d", (w & 0xff));
++              vp++;
 +
 +
-+/* cb4306 with SiGe PA */
-+#define       BCM94306CBSG_BOARD      0x042b
++              /* ledbh1 */
++              vp += sprintf(vp, "ledbh1=%d", (w >> 8) & 0xff);
++              vp++;
++      }
++      w = b[51];
++      if ((w != 0) && (w != 0xffff)) {
++              /* ledbh2 */
++              vp += sprintf(vp, "ledbh2=%d", w & 0xff);
++              vp++;
 +
 +
-+/* mp4301 with 2050 radio */
-+#define       BCM94301MPL_BOARD       0x042c
++              /* ledbh */
++              vp += sprintf(vp, "ledbh3=%d", (w >> 8) & 0xff);
++              vp++;
++      }
 +
 +
-+/* cb4306 with SiGe PA */
-+#define       PCSG94306_BOARD         0x042d
++      /* Word 52 is max power 0/1 */
++      w = b[52];
++      vp += sprintf(vp, "pa0maxpwr=%d", w & 0xff);
++      vp++;
++      vp += sprintf(vp, "pa1maxpwr=%d", (w >> 8) & 0xff);
++      vp++;
 +
 +
-+/* bu4704 with sdram */
-+#define       BU4704SD_BOARD          0x042e
++      /* Word 56 is idle tssi target 0/1 */
++      w = b[56];
++      vp += sprintf(vp, "pa0itssit=%d", w & 0xff);
++      vp++;
++      vp += sprintf(vp, "pa1itssit=%d", (w >> 8) & 0xff);
++      vp++;
 +
 +
-+/* Dual 11a/11g Router */
-+#define       BCM94704AGR_BOARD       0x042f
++      /* Word 57 is boardflags, if not programmed make it zero */
++      w32 = (uint32)b[57];
++      if (w32 == 0xffff) w32 = 0;
++      if (sromrev > 1) {
++              /* Word 28 is the high bits of boardflags */
++              w32 |= (uint32)b[28] << 16;
++      }
++      vp += sprintf(vp, "boardflags=%d", w32);
++      vp++;
 +
 +
-+/* 11a-only minipci */
-+#define       BCM94308MP_BOARD        0x0430
++      /* Word 58 is antenna gain 0/1 */
++      w = b[58];
++      vp += sprintf(vp, "ag0=%d", w & 0xff);
++      vp++;
 +
 +
++      vp += sprintf(vp, "ag1=%d", (w >> 8) & 0xff);
++      vp++;
 +
 +
++      if (sromrev == 1) {
++              /* set the oem string */
++              vp += sprintf(vp, "oem=%02x%02x%02x%02x%02x%02x%02x%02x",
++                            ((b[59] >> 8) & 0xff), (b[59] & 0xff),
++                            ((b[60] >> 8) & 0xff), (b[60] & 0xff),
++                            ((b[61] >> 8) & 0xff), (b[61] & 0xff),
++                            ((b[62] >> 8) & 0xff), (b[62] & 0xff));
++              vp++;
++      } else if (sromrev == 2) {
++              /* Word 60 OFDM tx power offset from CCK level */
++              /* OFDM Power Offset - opo */
++              vp += sprintf(vp, "opo=%d", b[60] & 0xff);
++              vp++;
++      } else {
++              /* Word 60: cck power offsets */
++              vp += sprintf(vp, "cckpo=%d", b[60]);
++              vp++;
 +
 +
-+/* BCM94317 boards */
-+#define BCM94317CB_BOARD      0x0440
-+#define BCM94317MP_BOARD      0x0441
-+#define BCM94317PCMCIA_BOARD  0x0442
-+#define BCM94317SDIO_BOARD    0x0443
++              /* Words 61+62: 11g ofdm power offsets */
++              w32 = ((uint32)b[62] << 16) | b[61];
++              vp += sprintf(vp, "ofdmgpo=%d", w32);
++              vp++;
++      }
 +
 +
-+#define BU4712_BOARD          0x0444
-+#define       BU4712SD_BOARD          0x045d
-+#define       BU4712L_BOARD           0x045f
++      /* final nullbyte terminator */
++done: *vp++ = '\0';
 +
 +
-+/* BCM4712 boards */
-+#define BCM94712AP_BOARD      0x0445
-+#define BCM94712P_BOARD               0x0446
++      ASSERT((vp - base) <= VARS_MAX);
 +
 +
-+/* BCM4318 boards */
-+#define BU4318_BOARD          0x0447
-+#define CB4318_BOARD          0x0448
-+#define MPG4318_BOARD         0x0449
-+#define MP4318_BOARD          0x044a
-+#define SD4318_BOARD          0x044b
++varsdone:
++      err = initvars_table(osh, base, vp, vars, count);
 +
 +
-+/* BCM63XX boards */
-+#define BCM96338_BOARD                0x6338
-+#define BCM96345_BOARD                0x6345
-+#define BCM96348_BOARD                0x6348
++err:
++#ifdef WLTEST
++      if (base != mfgsromvars)
++#endif
++              MFREE(osh, base, VARS_MAX);
++      MFREE(osh, b, SROM_MAX);
++      return err;
++}
 +
 +
-+/* Another mp4306 with SiGe */
-+#define       BCM94306P_BOARD         0x044c
++/*
++ * Read the cis and call parsecis to initialize the vars.
++ * Return 0 on success, nonzero on error.
++ */
++static int
++initvars_cis_pcmcia(void *sbh, osl_t *osh, char **vars, uint *count)
++{
++      uint8 *cis = NULL;
++      int rc;
++      uint data_sz;
 +
 +
-+/* CF-like 4317 modules */
-+#define       BCM94317CF_BOARD        0x044d
++      data_sz = (sb_pcmciarev(sbh) == 1) ? (SPROM_SIZE * 2) : CIS_SIZE;
 +
 +
-+/* mp4303 */
-+#define       BCM94303MP_BOARD        0x044e
++      if ((cis = MALLOC(osh, data_sz)) == NULL)
++              return (-2);
 +
 +
-+/* mpsgh4306 */
-+#define       BCM94306MPSGH_BOARD     0x044f
++      if (sb_pcmciarev(sbh) == 1) {
++              if (srom_read(PCMCIA_BUS, (void *)NULL, osh, 0, data_sz, (uint16 *)cis)) {
++                      MFREE(osh, cis, data_sz);
++                      return (-1);
++              }
++              /* fix up endianess for 16-bit data vs 8-bit parsing */
++              ltoh16_buf((uint16 *)cis, data_sz);
++      } else
++              OSL_PCMCIA_READ_ATTR(osh, 0, cis, data_sz);
 +
 +
-+/* BRCM 4306 w/ Front End Modules */
-+#define BCM94306MPM           0x0450
-+#define BCM94306MPL           0x0453
++      rc = srom_parsecis(osh, &cis, 1, vars, count);
 +
 +
-+/* 4712agr */
-+#define       BCM94712AGR_BOARD       0x0451
++      MFREE(osh, cis, data_sz);
 +
 +
-+/* The real CF 4317 board */
-+#define       CFI4317_BOARD           0x0452
++      return (rc);
++}
 +
 +
-+/* pcmcia 4303 */
-+#define       PC4303_BOARD            0x0454
+diff -urN linux.old/arch/mips/bcm947xx/bcmutils.c linux.dev/arch/mips/bcm947xx/bcmutils.c
+--- linux.old/arch/mips/bcm947xx/bcmutils.c    1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/bcmutils.c    2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,247 @@
++/*
++ * Misc useful OS-independent routines.
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ * $Id: bcmutils.c,v 1.1.1.12 2006/02/27 03:43:16 honor Exp $
++ */
 +
 +
-+/* 5350K */
-+#define       BCM95350K_BOARD         0x0455
++#include <typedefs.h>
++#include <bcmdefs.h>
++#include <stdarg.h>
++#include <bcmutils.h>
++#include <osl.h>
++#include <sbutils.h>
++#include <bcmnvram.h>
++#include <bcmendian.h>
++#include <bcmdevs.h>
 +
 +
-+/* 5350R */
-+#define       BCM95350R_BOARD         0x0456
++unsigned char bcm_ctype[] = {
++      _BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,                        /* 0-7 */
++      _BCM_C, _BCM_C|_BCM_S, _BCM_C|_BCM_S, _BCM_C|_BCM_S, _BCM_C|_BCM_S, _BCM_C|_BCM_S, _BCM_C,
++      _BCM_C, /* 8-15 */
++      _BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,                        /* 16-23 */
++      _BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,                        /* 24-31 */
++      _BCM_S|_BCM_SP,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,                /* 32-39 */
++      _BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,                        /* 40-47 */
++      _BCM_D,_BCM_D,_BCM_D,_BCM_D,_BCM_D,_BCM_D,_BCM_D,_BCM_D,                        /* 48-55 */
++      _BCM_D,_BCM_D,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,                        /* 56-63 */
++      _BCM_P, _BCM_U|_BCM_X, _BCM_U|_BCM_X, _BCM_U|_BCM_X, _BCM_U|_BCM_X, _BCM_U|_BCM_X,
++      _BCM_U|_BCM_X, _BCM_U, /* 64-71 */
++      _BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,                        /* 72-79 */
++      _BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,                        /* 80-87 */
++      _BCM_U,_BCM_U,_BCM_U,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,                        /* 88-95 */
++      _BCM_P, _BCM_L|_BCM_X, _BCM_L|_BCM_X, _BCM_L|_BCM_X, _BCM_L|_BCM_X, _BCM_L|_BCM_X,
++      _BCM_L|_BCM_X, _BCM_L, /* 96-103 */
++      _BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L, /* 104-111 */
++      _BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L, /* 112-119 */
++      _BCM_L,_BCM_L,_BCM_L,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_C, /* 120-127 */
++      0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,         /* 128-143 */
++      0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,         /* 144-159 */
++      _BCM_S|_BCM_SP, _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P,
++      _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P, /* 160-175 */
++      _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P,
++      _BCM_P, _BCM_P, _BCM_P, _BCM_P, _BCM_P, /* 176-191 */
++      _BCM_U, _BCM_U, _BCM_U, _BCM_U, _BCM_U, _BCM_U, _BCM_U, _BCM_U, _BCM_U, _BCM_U, _BCM_U,
++      _BCM_U, _BCM_U, _BCM_U, _BCM_U, _BCM_U, /* 192-207 */
++      _BCM_U, _BCM_U, _BCM_U, _BCM_U, _BCM_U, _BCM_U, _BCM_U, _BCM_P, _BCM_U, _BCM_U, _BCM_U,
++      _BCM_U, _BCM_U, _BCM_U, _BCM_U, _BCM_L, /* 208-223 */
++      _BCM_L, _BCM_L, _BCM_L, _BCM_L, _BCM_L, _BCM_L, _BCM_L, _BCM_L, _BCM_L, _BCM_L, _BCM_L,
++      _BCM_L, _BCM_L, _BCM_L, _BCM_L, _BCM_L, /* 224-239 */
++      _BCM_L, _BCM_L, _BCM_L, _BCM_L, _BCM_L, _BCM_L, _BCM_L, _BCM_P, _BCM_L, _BCM_L, _BCM_L,
++      _BCM_L, _BCM_L, _BCM_L, _BCM_L, _BCM_L /* 240-255 */
++};
 +
 +
-+/* 4306mplna */
-+#define       BCM94306MPLNA_BOARD     0x0457
 +
 +
-+/* 4320 boards */
-+#define       BU4320_BOARD            0x0458
-+#define       BU4320S_BOARD           0x0459
-+#define       BCM94320PH_BOARD        0x045a
++ulong
++bcm_strtoul(char *cp, char **endp, uint base)
++{
++      ulong result, value;
++      bool minus;
 +
 +
-+/* 4306mph */
-+#define       BCM94306MPH_BOARD       0x045b
++      minus = FALSE;
 +
 +
-+/* 4306pciv */
-+#define       BCM94306PCIV_BOARD      0x045c
++      while (bcm_isspace(*cp))
++              cp++;
 +
 +
-+#define       BU4712SD_BOARD          0x045d
++      if (cp[0] == '+')
++              cp++;
++      else if (cp[0] == '-') {
++              minus = TRUE;
++              cp++;
++      }
 +
 +
-+#define       BCM94320PFLSH_BOARD     0x045e
++      if (base == 0) {
++              if (cp[0] == '0') {
++                      if ((cp[1] == 'x') || (cp[1] == 'X')) {
++                              base = 16;
++                              cp = &cp[2];
++                      } else {
++                              base = 8;
++                              cp = &cp[1];
++                      }
++              } else
++                      base = 10;
++      } else if (base == 16 && (cp[0] == '0') && ((cp[1] == 'x') || (cp[1] == 'X'))) {
++              cp = &cp[2];
++      }
 +
 +
-+#define       BU4712L_BOARD           0x045f
-+#define       BCM94712LGR_BOARD       0x0460
-+#define       BCM94320R_BOARD         0x0461
++      result = 0;
 +
 +
-+#define       BU5352_BOARD            0x0462
++      while (bcm_isxdigit(*cp) &&
++             (value = bcm_isdigit(*cp) ? *cp-'0' : bcm_toupper(*cp)-'A'+10) < base) {
++              result = result*base + value;
++              cp++;
++      }
 +
 +
-+#define       BCM94318MPGH_BOARD      0x0463
++      if (minus)
++              result = (ulong)(result * -1);
 +
 +
++      if (endp)
++              *endp = (char *)cp;
 +
 +
-+#define       BCM95352GR_BOARD        0x0467
++      return (result);
++}
 +
 +
-+/* bcm95351agr */
-+#define       BCM95351AGR_BOARD       0x0470
++uchar
++bcm_toupper(uchar c)
++{
++      if (bcm_islower(c))
++              c -= 'a'-'A';
++      return (c);
++}
 +
 +
-+/* # of GPIO pins */
-+#define GPIO_NUMPINS          16
++char*
++bcm_ether_ntoa(struct ether_addr *ea, char *buf)
++{
++      sprintf(buf, "%02x:%02x:%02x:%02x:%02x:%02x",
++              ea->octet[0]&0xff, ea->octet[1]&0xff, ea->octet[2]&0xff,
++              ea->octet[3]&0xff, ea->octet[4]&0xff, ea->octet[5]&0xff);
++      return (buf);
++}
 +
 +
-+#endif /* _BCMDEVS_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmendian.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmendian.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmendian.h        1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmendian.h   2005-12-16 23:39:10.672819750 +0100
-@@ -0,0 +1,152 @@
-+/*
-+ * local version of endian.h - byte order defines
-+ *
-+ * Copyright 2005, Broadcom Corporation   
-+ * All Rights Reserved.   
-+ *    
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY   
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM   
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS   
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.   
-+ *
-+ *  $Id$
-+*/
 +
 +
-+#ifndef _BCMENDIAN_H_
-+#define _BCMENDIAN_H_
++/*
++ * Search the name=value vars for a specific one and return its value.
++ * Returns NULL if not found.
++ */
++char*
++getvar(char *vars, char *name)
++{
++      char *s;
++      int len;
 +
 +
-+#include <typedefs.h>
++      len = strlen(name);
 +
 +
-+/* Byte swap a 16 bit value */
-+#define BCMSWAP16(val) \
-+      ((uint16)( \
-+              (((uint16)(val) & (uint16)0x00ffU) << 8) | \
-+              (((uint16)(val) & (uint16)0xff00U) >> 8) ))
-+      
-+/* Byte swap a 32 bit value */
-+#define BCMSWAP32(val) \
-+      ((uint32)( \
-+              (((uint32)(val) & (uint32)0x000000ffUL) << 24) | \
-+              (((uint32)(val) & (uint32)0x0000ff00UL) <<  8) | \
-+              (((uint32)(val) & (uint32)0x00ff0000UL) >>  8) | \
-+              (((uint32)(val) & (uint32)0xff000000UL) >> 24) ))
-+              
-+/* 2 Byte swap a 32 bit value */
-+#define BCMSWAP32BY16(val) \
-+      ((uint32)( \
-+              (((uint32)(val) & (uint32)0x0000ffffUL) << 16) | \
-+              (((uint32)(val) & (uint32)0xffff0000UL) >> 16) ))
-+              
++      /* first look in vars[] */
++      for (s = vars; s && *s;) {
++              /* CSTYLED */
++              if ((memcmp(s, name, len) == 0) && (s[len] == '='))
++                      return (&s[len+1]);
 +
 +
-+static INLINE uint16
-+bcmswap16(uint16 val)
-+{
-+      return BCMSWAP16(val);
-+}
++              while (*s++)
++                      ;
++      }
 +
 +
-+static INLINE uint32
-+bcmswap32(uint32 val)
-+{
-+      return BCMSWAP32(val);
++      /* then query nvram */
++      return (nvram_get(name));
 +}
 +
 +}
 +
-+static INLINE uint32
-+bcmswap32by16(uint32 val)
++/*
++ * Search the vars for a specific one and return its value as
++ * an integer. Returns 0 if not found.
++ */
++int
++getintvar(char *vars, char *name)
 +{
 +{
-+      return BCMSWAP32BY16(val);
-+}
++      char *val;
 +
 +
-+/* buf        - start of buffer of shorts to swap */
-+/* len  - byte length of buffer */
-+static INLINE void
-+bcmswap16_buf(uint16 *buf, uint len)
-+{
-+      len = len/2;
++      if ((val = getvar(vars, name)) == NULL)
++              return (0);
 +
 +
-+      while(len--){
-+              *buf = bcmswap16(*buf);
-+              buf++;
-+      }
++      return (bcm_strtoul(val, NULL, 0));
 +}
 +
 +}
 +
-+#ifndef hton16
-+#ifndef IL_BIGENDIAN
-+#define HTON16(i) BCMSWAP16(i)
-+#define       hton16(i) bcmswap16(i)
-+#define       hton32(i) bcmswap32(i)
-+#define       ntoh16(i) bcmswap16(i)
-+#define       ntoh32(i) bcmswap32(i)
-+#define ltoh16(i) (i)
-+#define ltoh32(i) (i)
-+#define htol16(i) (i)
-+#define htol32(i) (i)
-+#else
-+#define HTON16(i) (i)
-+#define       hton16(i) (i)
-+#define       hton32(i) (i)
-+#define       ntoh16(i) (i)
-+#define       ntoh32(i) (i)
-+#define       ltoh16(i) bcmswap16(i)
-+#define       ltoh32(i) bcmswap32(i)
-+#define htol16(i) bcmswap16(i)
-+#define htol32(i) bcmswap32(i)
-+#endif
-+#endif
 +
 +
-+#ifndef IL_BIGENDIAN
-+#define ltoh16_buf(buf, i)
-+#define htol16_buf(buf, i)
-+#else
-+#define ltoh16_buf(buf, i) bcmswap16_buf((uint16*)buf, i)
-+#define htol16_buf(buf, i) bcmswap16_buf((uint16*)buf, i)
-+#endif
++/*******************************************************************************
++ * crc8
++ *
++ * Computes a crc8 over the input data using the polynomial:
++ *
++ *       x^8 + x^7 +x^6 + x^4 + x^2 + 1
++ *
++ * The caller provides the initial value (either CRC8_INIT_VALUE
++ * or the previous returned value) to allow for processing of
++ * discontiguous blocks of data.  When generating the CRC the
++ * caller is responsible for complementing the final return value
++ * and inserting it into the byte stream.  When checking, a final
++ * return value of CRC8_GOOD_VALUE indicates a valid CRC.
++ *
++ * Reference: Dallas Semiconductor Application Note 27
++ *   Williams, Ross N., "A Painless Guide to CRC Error Detection Algorithms",
++ *     ver 3, Aug 1993, ross@guest.adelaide.edu.au, Rocksoft Pty Ltd.,
++ *     ftp://ftp.rocksoft.com/clients/rocksoft/papers/crc_v3.txt
++ *
++ * ****************************************************************************
++ */
 +
 +
-+/*
-+* load 16-bit value from unaligned little endian byte array.
-+*/
-+static INLINE uint16
-+ltoh16_ua(uint8 *bytes)
-+{
-+      return (bytes[1]<<8)+bytes[0];
-+}
++static uint8 crc8_table[256] = {
++    0x00, 0xF7, 0xB9, 0x4E, 0x25, 0xD2, 0x9C, 0x6B,
++    0x4A, 0xBD, 0xF3, 0x04, 0x6F, 0x98, 0xD6, 0x21,
++    0x94, 0x63, 0x2D, 0xDA, 0xB1, 0x46, 0x08, 0xFF,
++    0xDE, 0x29, 0x67, 0x90, 0xFB, 0x0C, 0x42, 0xB5,
++    0x7F, 0x88, 0xC6, 0x31, 0x5A, 0xAD, 0xE3, 0x14,
++    0x35, 0xC2, 0x8C, 0x7B, 0x10, 0xE7, 0xA9, 0x5E,
++    0xEB, 0x1C, 0x52, 0xA5, 0xCE, 0x39, 0x77, 0x80,
++    0xA1, 0x56, 0x18, 0xEF, 0x84, 0x73, 0x3D, 0xCA,
++    0xFE, 0x09, 0x47, 0xB0, 0xDB, 0x2C, 0x62, 0x95,
++    0xB4, 0x43, 0x0D, 0xFA, 0x91, 0x66, 0x28, 0xDF,
++    0x6A, 0x9D, 0xD3, 0x24, 0x4F, 0xB8, 0xF6, 0x01,
++    0x20, 0xD7, 0x99, 0x6E, 0x05, 0xF2, 0xBC, 0x4B,
++    0x81, 0x76, 0x38, 0xCF, 0xA4, 0x53, 0x1D, 0xEA,
++    0xCB, 0x3C, 0x72, 0x85, 0xEE, 0x19, 0x57, 0xA0,
++    0x15, 0xE2, 0xAC, 0x5B, 0x30, 0xC7, 0x89, 0x7E,
++    0x5F, 0xA8, 0xE6, 0x11, 0x7A, 0x8D, 0xC3, 0x34,
++    0xAB, 0x5C, 0x12, 0xE5, 0x8E, 0x79, 0x37, 0xC0,
++    0xE1, 0x16, 0x58, 0xAF, 0xC4, 0x33, 0x7D, 0x8A,
++    0x3F, 0xC8, 0x86, 0x71, 0x1A, 0xED, 0xA3, 0x54,
++    0x75, 0x82, 0xCC, 0x3B, 0x50, 0xA7, 0xE9, 0x1E,
++    0xD4, 0x23, 0x6D, 0x9A, 0xF1, 0x06, 0x48, 0xBF,
++    0x9E, 0x69, 0x27, 0xD0, 0xBB, 0x4C, 0x02, 0xF5,
++    0x40, 0xB7, 0xF9, 0x0E, 0x65, 0x92, 0xDC, 0x2B,
++    0x0A, 0xFD, 0xB3, 0x44, 0x2F, 0xD8, 0x96, 0x61,
++    0x55, 0xA2, 0xEC, 0x1B, 0x70, 0x87, 0xC9, 0x3E,
++    0x1F, 0xE8, 0xA6, 0x51, 0x3A, 0xCD, 0x83, 0x74,
++    0xC1, 0x36, 0x78, 0x8F, 0xE4, 0x13, 0x5D, 0xAA,
++    0x8B, 0x7C, 0x32, 0xC5, 0xAE, 0x59, 0x17, 0xE0,
++    0x2A, 0xDD, 0x93, 0x64, 0x0F, 0xF8, 0xB6, 0x41,
++    0x60, 0x97, 0xD9, 0x2E, 0x45, 0xB2, 0xFC, 0x0B,
++    0xBE, 0x49, 0x07, 0xF0, 0x9B, 0x6C, 0x22, 0xD5,
++    0xF4, 0x03, 0x4D, 0xBA, 0xD1, 0x26, 0x68, 0x9F
++};
 +
 +
-+/*
-+* load 32-bit value from unaligned little endian byte array.
-+*/
-+static INLINE uint32
-+ltoh32_ua(uint8 *bytes)
-+{
-+      return (bytes[3]<<24)+(bytes[2]<<16)+(bytes[1]<<8)+bytes[0];
-+}
++#define CRC_INNER_LOOP(n, c, x) \
++      (c) = ((c) >> 8) ^ crc##n##_table[((c) ^ (x)) & 0xff]
 +
 +
-+/*
-+* load 16-bit value from unaligned big(network) endian byte array.
-+*/
-+static INLINE uint16
-+ntoh16_ua(uint8 *bytes)
++uint8
++hndcrc8(
++      uint8 *pdata,   /* pointer to array of data to process */
++      uint  nbytes,   /* number of input data bytes to process */
++      uint8 crc       /* either CRC8_INIT_VALUE or previous return value */
++)
 +{
 +{
-+      return (bytes[0]<<8)+bytes[1];
-+}
++      /* hard code the crc loop instead of using CRC_INNER_LOOP macro
++       * to avoid the undefined and unnecessary (uint8 >> 8) operation.
++       */
++      while (nbytes-- > 0)
++              crc = crc8_table[(crc ^ *pdata++) & 0xff];
 +
 +
-+/*
-+* load 32-bit value from unaligned big(network) endian byte array.
-+*/
-+static INLINE uint32
-+ntoh32_ua(uint8 *bytes)
-+{
-+      return (bytes[0]<<24)+(bytes[1]<<16)+(bytes[2]<<8)+bytes[3];
++      return crc;
 +}
 +
 +}
 +
-+#define ltoh_ua(ptr) ( \
-+      sizeof(*(ptr)) == sizeof(uint8) ?  *(uint8 *)ptr : \
-+      sizeof(*(ptr)) == sizeof(uint16) ? (((uint8 *)ptr)[1]<<8)+((uint8 *)ptr)[0] : \
-+      (((uint8 *)ptr)[3]<<24)+(((uint8 *)ptr)[2]<<16)+(((uint8 *)ptr)[1]<<8)+((uint8 *)ptr)[0] \
-+)
-+
-+#define ntoh_ua(ptr) ( \
-+      sizeof(*(ptr)) == sizeof(uint8) ?  *(uint8 *)ptr : \
-+      sizeof(*(ptr)) == sizeof(uint16) ? (((uint8 *)ptr)[0]<<8)+((uint8 *)ptr)[1] : \
-+      (((uint8 *)ptr)[0]<<24)+(((uint8 *)ptr)[1]<<16)+(((uint8 *)ptr)[2]<<8)+((uint8 *)ptr)[3] \
-+)
 +
 +
-+#endif /* _BCMENDIAN_H_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmnvram.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmnvram.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmnvram.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmnvram.h    2005-12-16 23:39:10.700821500 +0100
-@@ -0,0 +1,141 @@
+diff -urN linux.old/arch/mips/bcm947xx/cfe_env.c linux.dev/arch/mips/bcm947xx/cfe_env.c
+--- linux.old/arch/mips/bcm947xx/cfe_env.c     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/cfe_env.c     2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,234 @@
 +/*
 +/*
-+ * NVRAM variable manipulation
++ * NVRAM variable manipulation (Linux kernel half)
 + *
 + *
-+ * Copyright 2005, Broadcom Corporation
++ * Copyright 2001-2003, Broadcom Corporation
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
@@ -1212,580 +1484,401 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmnvram.h linux-2.4.32-brcm/a
 + * $Id$
 + */
 +
 + * $Id$
 + */
 +
-+#ifndef _bcmnvram_h_
-+#define _bcmnvram_h_
-+
-+#ifndef _LANGUAGE_ASSEMBLY
++#include <linux/config.h>
++#include <linux/init.h>
++#include <linux/module.h>
++#include <linux/kernel.h>
++#include <linux/string.h>
++#include <asm/io.h>
++#include <asm/uaccess.h>
 +
 +#include <typedefs.h>
 +
 +#include <typedefs.h>
++#include <osl.h>
++#include <bcmendian.h>
++#include <bcmutils.h>
 +
 +
-+struct nvram_header {
-+      uint32 magic;
-+      uint32 len;
-+      uint32 crc_ver_init;    /* 0:7 crc, 8:15 ver, 16:31 sdram_init */
-+      uint32 config_refresh;  /* 0:15 sdram_config, 16:31 sdram_refresh */
-+      uint32 config_ncdl;     /* ncdl values for memc */
-+};
-+
-+struct nvram_tuple {
-+      char *name;
-+      char *value;
-+      struct nvram_tuple *next;
-+};
-+
-+/*
-+ * Initialize NVRAM access. May be unnecessary or undefined on certain
-+ * platforms.
-+ */
-+extern int BCMINIT(nvram_init)(void *sbh);
-+
-+/*
-+ * Disable NVRAM access. May be unnecessary or undefined on certain
-+ * platforms.
-+ */
-+extern void BCMINIT(nvram_exit)(void *sbh);
++#define NVRAM_SIZE       (0x1ff0)
++static char _nvdata[NVRAM_SIZE] __initdata;
++static char _valuestr[256] __initdata;
 +
 +/*
 +
 +/*
-+ * Get the value of an NVRAM variable. The pointer returned may be
-+ * invalid after a set.
-+ * @param     name    name of variable to get
-+ * @return    value of variable or NULL if undefined
-+ */
-+extern char * BCMINIT(nvram_get)(const char *name);
-+
-+/* 
-+ * Read the reset GPIO value from the nvram and set the GPIO
-+ * as input
++ * TLV types.  These codes are used in the "type-length-value"
++ * encoding of the items stored in the NVRAM device (flash or EEPROM)
++ *
++ * The layout of the flash/nvram is as follows:
++ *
++ * <type> <length> <data ...> <type> <length> <data ...> <type_end>
++ *
++ * The type code of "ENV_TLV_TYPE_END" marks the end of the list.
++ * The "length" field marks the length of the data section, not
++ * including the type and length fields.
++ *
++ * Environment variables are stored as follows:
++ *
++ * <type_env> <length> <flags> <name> = <value>
++ *
++ * If bit 0 (low bit) is set, the length is an 8-bit value.
++ * If bit 0 (low bit) is clear, the length is a 16-bit value
++ * 
++ * Bit 7 set indicates "user" TLVs.  In this case, bit 0 still
++ * indicates the size of the length field.  
++ *
++ * Flags are from the constants below:
++ *
 + */
 + */
-+extern int BCMINITFN(nvram_resetgpio_init)(void *sbh);
++#define ENV_LENGTH_16BITS     0x00    /* for low bit */
++#define ENV_LENGTH_8BITS      0x01
 +
 +
-+/* 
-+ * Get the value of an NVRAM variable.
-+ * @param     name    name of variable to get
-+ * @return    value of variable or NUL if undefined
-+ */
-+#define nvram_safe_get(name) (BCMINIT(nvram_get)(name) ? : "")
++#define ENV_TYPE_USER         0x80
 +
 +
-+/*
-+ * Match an NVRAM variable.
-+ * @param     name    name of variable to match
-+ * @param     match   value to compare against value of variable
-+ * @return    TRUE if variable is defined and its value is string equal
-+ *            to match or FALSE otherwise
-+ */
-+static INLINE int
-+nvram_match(char *name, char *match) {
-+      const char *value = BCMINIT(nvram_get)(name);
-+      return (value && !strcmp(value, match));
-+}
++#define ENV_CODE_SYS(n,l) (((n)<<1)|(l))
++#define ENV_CODE_USER(n,l) ((((n)<<1)|(l)) | ENV_TYPE_USER)
 +
 +/*
 +
 +/*
-+ * Inversely match an NVRAM variable.
-+ * @param     name    name of variable to match
-+ * @param     match   value to compare against value of variable
-+ * @return    TRUE if variable is defined and its value is not string
-+ *            equal to invmatch or FALSE otherwise
++ * The actual TLV types we support
 + */
 + */
-+static INLINE int
-+nvram_invmatch(char *name, char *invmatch) {
-+      const char *value = BCMINIT(nvram_get)(name);
-+      return (value && strcmp(value, invmatch));
-+}
 +
 +
-+/*
-+ * Set the value of an NVRAM variable. The name and value strings are
-+ * copied into private storage. Pointers to previously set values
-+ * may become invalid. The new value may be immediately
-+ * retrieved but will not be permanently stored until a commit.
-+ * @param     name    name of variable to set
-+ * @param     value   value of variable
-+ * @return    0 on success and errno on failure
-+ */
-+extern int BCMINIT(nvram_set)(const char *name, const char *value);
++#define ENV_TLV_TYPE_END      0x00    
++#define ENV_TLV_TYPE_ENV      ENV_CODE_SYS(0,ENV_LENGTH_8BITS)
 +
 +/*
 +
 +/*
-+ * Unset an NVRAM variable. Pointers to previously set values
-+ * remain valid until a set.
-+ * @param     name    name of variable to unset
-+ * @return    0 on success and errno on failure
-+ * NOTE: use nvram_commit to commit this change to flash.
++ * Environment variable flags 
 + */
 + */
-+extern int BCMINIT(nvram_unset)(const char *name);
 +
 +
-+/*
-+ * Commit NVRAM variables to permanent storage. All pointers to values
-+ * may be invalid after a commit.
-+ * NVRAM values are undefined after a commit.
-+ * @return    0 on success and errno on failure
-+ */
-+extern int BCMINIT(nvram_commit)(void);
++#define ENV_FLG_NORMAL                0x00    /* normal read/write */
++#define ENV_FLG_BUILTIN               0x01    /* builtin - not stored in flash */
++#define ENV_FLG_READONLY      0x02    /* read-only - cannot be changed */
 +
 +
-+/*
-+ * Get all NVRAM variables (format name=value\0 ... \0\0).
-+ * @param     buf     buffer to store variables
-+ * @param     count   size of buffer in bytes
-+ * @return    0 on success and errno on failure
-+ */
-+extern int BCMINIT(nvram_getall)(char *buf, int count);
++#define ENV_FLG_MASK          0xFF    /* mask of attributes we keep */
++#define ENV_FLG_ADMIN         0x100   /* lets us internally override permissions */
 +
 +
-+#endif /* _LANGUAGE_ASSEMBLY */
 +
 +
-+#define NVRAM_MAGIC           0x48534C46      /* 'FLSH' */
-+#define NVRAM_VERSION         1
-+#define NVRAM_HEADER_SIZE     20
-+#define NVRAM_SPACE           0x8000
++/*  *********************************************************************
++    *  _nvram_read(buffer,offset,length)
++    *  
++    *  Read data from the NVRAM device
++    *  
++    *  Input parameters: 
++    *            buffer - destination buffer
++    *            offset - offset of data to read
++    *            length - number of bytes to read
++    *            
++    *  Return value:
++    *            number of bytes read, or <0 if error occured
++    ********************************************************************* */
++static int
++_nvram_read(unsigned char *nv_buf, unsigned char *buffer, int offset, int length)
++{
++    int i;
++    if (offset > NVRAM_SIZE)
++      return -1; 
 +
 +
-+#define NVRAM_MAX_VALUE_LEN 255
-+#define NVRAM_MAX_PARAM_LEN 64
++    for ( i = 0; i < length; i++) {
++      buffer[i] = ((volatile unsigned char*)nv_buf)[offset + i];
++    }
++    return length;
++}
 +
 +
-+#endif /* _bcmnvram_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmsrom.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmsrom.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmsrom.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmsrom.h     2005-12-16 23:39:10.704821750 +0100
-@@ -0,0 +1,23 @@
-+/*
-+ * Misc useful routines to access NIC local SROM/OTP .
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
-+ */
 +
 +
-+#ifndef       _bcmsrom_h_
-+#define       _bcmsrom_h_
++static char*
++_strnchr(const char *dest,int c,size_t cnt)
++{
++      while (*dest && (cnt > 0)) {
++      if (*dest == c) return (char *) dest;
++      dest++;
++      cnt--;
++      }
++      return NULL;
++}
 +
 +
-+extern int srom_var_init(void *sbh, uint bus, void *curmap, osl_t *osh, char **vars, int *count);
 +
 +
-+extern int srom_read(uint bus, void *curmap, osl_t *osh, uint byteoff, uint nbytes, uint16 *buf);
-+extern int srom_write(uint bus, void *curmap, osl_t *osh, uint byteoff, uint nbytes, uint16 *buf);
 +
 +
-+#endif        /* _bcmsrom_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/bcmutils.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmutils.h
---- linux-2.4.32/arch/mips/bcm947xx/include/bcmutils.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/bcmutils.h    2005-12-16 23:39:10.704821750 +0100
-@@ -0,0 +1,313 @@
 +/*
 +/*
-+ * Misc useful os-independent macros and functions.
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ * $Id$
++ * Core support API: Externally visible.
 + */
 +
 + */
 +
-+#ifndef       _bcmutils_h_
-+#define       _bcmutils_h_
-+
-+/*** driver-only section ***/
-+#ifdef BCMDRIVER
-+#include <osl.h>
-+
-+#define _BCM_U        0x01    /* upper */
-+#define _BCM_L        0x02    /* lower */
-+#define _BCM_D        0x04    /* digit */
-+#define _BCM_C        0x08    /* cntrl */
-+#define _BCM_P        0x10    /* punct */
-+#define _BCM_S        0x20    /* white space (space/lf/tab) */
-+#define _BCM_X        0x40    /* hex digit */
-+#define _BCM_SP       0x80    /* hard space (0x20) */
-+
-+#define GPIO_PIN_NOTDEFINED   0x20 
-+
-+extern unsigned char bcm_ctype[];
-+#define bcm_ismask(x) (bcm_ctype[(int)(unsigned char)(x)])
-+
-+#define bcm_isalnum(c)        ((bcm_ismask(c)&(_BCM_U|_BCM_L|_BCM_D)) != 0)
-+#define bcm_isalpha(c)        ((bcm_ismask(c)&(_BCM_U|_BCM_L)) != 0)
-+#define bcm_iscntrl(c)        ((bcm_ismask(c)&(_BCM_C)) != 0)
-+#define bcm_isdigit(c)        ((bcm_ismask(c)&(_BCM_D)) != 0)
-+#define bcm_isgraph(c)        ((bcm_ismask(c)&(_BCM_P|_BCM_U|_BCM_L|_BCM_D)) != 0)
-+#define bcm_islower(c)        ((bcm_ismask(c)&(_BCM_L)) != 0)
-+#define bcm_isprint(c)        ((bcm_ismask(c)&(_BCM_P|_BCM_U|_BCM_L|_BCM_D|_BCM_SP)) != 0)
-+#define bcm_ispunct(c)        ((bcm_ismask(c)&(_BCM_P)) != 0)
-+#define bcm_isspace(c)        ((bcm_ismask(c)&(_BCM_S)) != 0)
-+#define bcm_isupper(c)        ((bcm_ismask(c)&(_BCM_U)) != 0)
-+#define bcm_isxdigit(c)       ((bcm_ismask(c)&(_BCM_D|_BCM_X)) != 0)
-+
 +/*
 +/*
-+ * Spin at most 'us' microseconds while 'exp' is true.
-+ * Caller should explicitly test 'exp' when this completes
-+ * and take appropriate error action if 'exp' is still true.
++ * Get the value of an NVRAM variable
++ * @param     name    name of variable to get
++ * @return    value of variable or NULL if undefined
 + */
 + */
-+#define SPINWAIT(exp, us) { \
-+      uint countdown = (us) + 9; \
-+      while ((exp) && (countdown >= 10)) {\
-+              OSL_DELAY(10); \
-+              countdown -= 10; \
-+      } \
-+}
 +
 +
-+/* generic osl packet queue */
-+struct pktq {
-+      void *head;     /* first packet to dequeue */
-+      void *tail;     /* last packet to dequeue */
-+      uint len;       /* number of queued packets */
-+      uint maxlen;    /* maximum number of queued packets */
-+      bool priority;  /* enqueue by packet priority */
-+      uint8 prio_map[MAXPRIO+1]; /* user priority to packet enqueue policy map */
-+};
-+#define DEFAULT_QLEN  128
-+
-+#define       pktq_len(q)     ((q)->len)
-+#define       pktq_avail(q)   ((q)->maxlen - (q)->len)
-+#define       pktq_head(q)    ((q)->head)
-+#define       pktq_full(q)    ((q)->len >= (q)->maxlen)
-+#define       _pktq_pri(q, pri)       ((q)->prio_map[pri])
-+#define       pktq_tailpri(q) ((q)->tail ? _pktq_pri(q, PKTPRIO((q)->tail)) : _pktq_pri(q, 0))
++char* 
++cfe_env_get(unsigned char *nv_buf, char* name)
++{
++    int size;
++    unsigned char *buffer;
++    unsigned char *ptr;
++    unsigned char *envval;
++    unsigned int reclen;
++    unsigned int rectype;
++    int offset;
++    int flg;
++    
++    size = NVRAM_SIZE;
++    buffer = &_nvdata[0];
 +
 +
-+/* externs */
-+/* packet */
-+extern uint pktcopy(osl_t *osh, void *p, uint offset, int len, uchar *buf);
-+extern uint pkttotlen(osl_t *osh, void *);
-+extern void pktq_init(struct pktq *q, uint maxlen, const uint8 prio_map[]);
-+extern void pktenq(struct pktq *q, void *p, bool lifo);
-+extern void *pktdeq(struct pktq *q);
-+extern void *pktdeqtail(struct pktq *q);
-+/* string */
-+extern uint bcm_atoi(char *s);
-+extern uchar bcm_toupper(uchar c);
-+extern ulong bcm_strtoul(char *cp, char **endp, uint base);
-+extern char *bcmstrstr(char *haystack, char *needle);
-+extern char *bcmstrcat(char *dest, const char *src);
-+extern ulong wchar2ascii(char *abuf, ushort *wbuf, ushort wbuflen, ulong abuflen);
-+/* ethernet address */
-+extern char *bcm_ether_ntoa(char *ea, char *buf);
-+extern int bcm_ether_atoe(char *p, char *ea);
-+/* delay */
-+extern void bcm_mdelay(uint ms);
-+/* variable access */
-+extern char *getvar(char *vars, char *name);
-+extern int getintvar(char *vars, char *name);
-+extern uint getgpiopin(char *vars, char *pin_name, uint def_pin);
-+#define       bcmlog(fmt, a1, a2)
-+#define       bcmdumplog(buf, size)   *buf = '\0'
-+#define       bcmdumplogent(buf, idx) -1
++    ptr = buffer;
++    offset = 0;
 +
 +
-+#endif        /* #ifdef BCMDRIVER */
++    /* Read the record type and length */
++    if (_nvram_read(nv_buf, ptr,offset,1) != 1) {
++      goto error;
++    }
++    
++    while ((*ptr != ENV_TLV_TYPE_END)  && (size > 1)) {
 +
 +
-+/*** driver/apps-shared section ***/
++      /* Adjust pointer for TLV type */
++      rectype = *(ptr);
++      offset++;
++      size--;
 +
 +
-+#define BCME_STRLEN           64
-+#define VALID_BCMERROR(e)  ((e <= 0) && (e >= BCME_LAST))
-+
-+
-+/* 
-+ * error codes could be added but the defined ones shouldn't be changed/deleted 
-+ * these error codes are exposed to the user code 
-+ * when ever a new error code is added to this list 
-+ * please update errorstring table with the related error string and 
-+ * update osl files with os specific errorcode map   
-+*/
-+
-+#define BCME_ERROR                    -1      /* Error generic */
-+#define BCME_BADARG                   -2      /* Bad Argument */
-+#define BCME_BADOPTION                        -3      /* Bad option */
-+#define BCME_NOTUP                    -4      /* Not up */
-+#define BCME_NOTDOWN                  -5      /* Not down */
-+#define BCME_NOTAP                    -6      /* Not AP */
-+#define BCME_NOTSTA                   -7      /* Not STA  */
-+#define BCME_BADKEYIDX                        -8      /* BAD Key Index */
-+#define BCME_RADIOOFF                         -9      /* Radio Off */
-+#define BCME_NOTBANDLOCKED            -10     /* Not  bandlocked */
-+#define BCME_NOCLK                    -11     /* No Clock*/
-+#define BCME_BADRATESET                       -12     /* BAD RateSet*/
-+#define BCME_BADBAND                  -13     /* BAD Band */
-+#define BCME_BUFTOOSHORT              -14     /* Buffer too short */  
-+#define BCME_BUFTOOLONG                       -15     /* Buffer too Long */   
-+#define BCME_BUSY                     -16     /* Busy*/       
-+#define BCME_NOTASSOCIATED            -17     /* Not associated*/
-+#define BCME_BADSSIDLEN                       -18     /* BAD SSID Len */
-+#define BCME_OUTOFRANGECHAN           -19     /* Out of Range Channel*/
-+#define BCME_BADCHAN                  -20     /* BAD Channel */
-+#define BCME_BADADDR                  -21     /* BAD Address*/
-+#define BCME_NORESOURCE                       -22     /* No resources*/
-+#define BCME_UNSUPPORTED              -23     /* Unsupported*/
-+#define BCME_BADLEN                   -24     /* Bad Length*/
-+#define BCME_NOTREADY                 -25     /* Not ready Yet*/
-+#define BCME_EPERM                    -26     /* Not Permitted */
-+#define BCME_NOMEM                    -27     /* No Memory */
-+#define BCME_ASSOCIATED                       -28     /* Associated */
-+#define BCME_RANGE                    -29     /* Range Error*/
-+#define BCME_NOTFOUND                 -30     /* Not found */
-+#define BCME_LAST                     BCME_NOTFOUND   
-+
-+#ifndef ABS
-+#define       ABS(a)                  (((a)<0)?-(a):(a))
-+#endif
-+
-+#ifndef MIN
-+#define       MIN(a, b)               (((a)<(b))?(a):(b))
-+#endif
-+
-+#ifndef MAX
-+#define       MAX(a, b)               (((a)>(b))?(a):(b))
-+#endif
++      /* 
++       * Read the length.  It can be either 1 or 2 bytes
++       * depending on the code 
++       */
++      if (rectype & ENV_LENGTH_8BITS) {
++          /* Read the record type and length - 8 bits */
++          if (_nvram_read(nv_buf, ptr,offset,1) != 1) {
++              goto error;
++          }
++          reclen = *(ptr);
++          size--;
++          offset++;
++      }
++      else {
++          /* Read the record type and length - 16 bits, MSB first */
++          if (_nvram_read(nv_buf, ptr,offset,2) != 2) {
++              goto error;
++          }
++          reclen = (((unsigned int) *(ptr)) << 8) + (unsigned int) *(ptr+1);
++          size -= 2;
++          offset += 2;
++      }
 +
 +
-+#define CEIL(x, y)            (((x) + ((y)-1)) / (y))
-+#define       ROUNDUP(x, y)           ((((x)+((y)-1))/(y))*(y))
-+#define       ISALIGNED(a, x)         (((a) & ((x)-1)) == 0)
-+#define       ISPOWEROF2(x)           ((((x)-1)&(x))==0)
-+#define VALID_MASK(mask)      !((mask) & ((mask) + 1))
-+#define       OFFSETOF(type, member)  ((uint)(uintptr)&((type *)0)->member)
-+#define ARRAYSIZE(a)          (sizeof(a)/sizeof(a[0]))
++      if (reclen > size)
++          break;      /* should not happen, bad NVRAM */
 +
 +
-+/* bit map related macros */
-+#ifndef setbit
-+#define       NBBY    8       /* 8 bits per byte */
-+#define       setbit(a,i)     (((uint8 *)a)[(i)/NBBY] |= 1<<((i)%NBBY))
-+#define       clrbit(a,i)     (((uint8 *)a)[(i)/NBBY] &= ~(1<<((i)%NBBY)))
-+#define       isset(a,i)      (((uint8 *)a)[(i)/NBBY] & (1<<((i)%NBBY)))
-+#define       isclr(a,i)      ((((uint8 *)a)[(i)/NBBY] & (1<<((i)%NBBY))) == 0)
++      switch (rectype) {
++          case ENV_TLV_TYPE_ENV:
++              /* Read the TLV data */
++              if (_nvram_read(nv_buf, ptr,offset,reclen) != reclen)
++                  goto error;
++              flg = *ptr++;
++              envval = (unsigned char *) _strnchr(ptr,'=',(reclen-1));
++              if (envval) {
++                  *envval++ = '\0';
++                  memcpy(_valuestr,envval,(reclen-1)-(envval-ptr));
++                  _valuestr[(reclen-1)-(envval-ptr)] = '\0';
++#if 0                 
++                  printk(KERN_INFO "NVRAM:%s=%s\n", ptr, _valuestr);
 +#endif
 +#endif
++                  if(!strcmp(ptr, name)){
++                      return _valuestr;
++                  }
++                  if((strlen(ptr) > 1) && !strcmp(&ptr[1], name))
++                      return _valuestr;
++              }
++              break;
++              
++          default: 
++              /* Unknown TLV type, skip it. */
++              break;
++          }
 +
 +
-+#define       NBITS(type)     (sizeof(type) * 8)
-+#define NBITVAL(bits) (1 << (bits))
-+#define MAXBITVAL(bits)       ((1 << (bits)) - 1)
-+
-+/* crc defines */
-+#define CRC8_INIT_VALUE  0xff         /* Initial CRC8 checksum value */
-+#define CRC8_GOOD_VALUE  0x9f         /* Good final CRC8 checksum value */
-+#define CRC16_INIT_VALUE 0xffff               /* Initial CRC16 checksum value */
-+#define CRC16_GOOD_VALUE 0xf0b8               /* Good final CRC16 checksum value */
-+#define CRC32_INIT_VALUE 0xffffffff   /* Initial CRC32 checksum value */
-+#define CRC32_GOOD_VALUE 0xdebb20e3   /* Good final CRC32 checksum value */
-+
-+/* bcm_format_flags() bit description structure */
-+typedef struct bcm_bit_desc {
-+      uint32  bit;
-+      char*   name;
-+} bcm_bit_desc_t;
-+
-+/* tag_ID/length/value_buffer tuple */
-+typedef struct bcm_tlv {
-+      uint8   id;
-+      uint8   len;
-+      uint8   data[1];
-+} bcm_tlv_t;
-+
-+/* Check that bcm_tlv_t fits into the given buflen */
-+#define bcm_valid_tlv(elt, buflen) ((buflen) >= 2 && (int)(buflen) >= (int)(2 + (elt)->len))
-+
-+/* buffer length for ethernet address from bcm_ether_ntoa() */
-+#define ETHER_ADDR_STR_LEN    18
-+
-+/* unaligned load and store macros */
-+#ifdef IL_BIGENDIAN
-+static INLINE uint32
-+load32_ua(uint8 *a)
-+{
-+      return ((a[0] << 24) | (a[1] << 16) | (a[2] << 8) | a[3]);
-+}
-+
-+static INLINE void
-+store32_ua(uint8 *a, uint32 v)
-+{
-+      a[0] = (v >> 24) & 0xff;
-+      a[1] = (v >> 16) & 0xff;
-+      a[2] = (v >> 8) & 0xff;
-+      a[3] = v & 0xff;
-+}
-+
-+static INLINE uint16
-+load16_ua(uint8 *a)
-+{
-+      return ((a[0] << 8) | a[1]);
-+}
-+
-+static INLINE void
-+store16_ua(uint8 *a, uint16 v)
-+{
-+      a[0] = (v >> 8) & 0xff;
-+      a[1] = v & 0xff;
-+}
-+
-+#else
-+
-+static INLINE uint32
-+load32_ua(uint8 *a)
-+{
-+      return ((a[3] << 24) | (a[2] << 16) | (a[1] << 8) | a[0]);
-+}
++      /*
++       * Advance to next TLV 
++       */
++              
++      size -= (int)reclen;
++      offset += reclen;
 +
 +
-+static INLINE void
-+store32_ua(uint8 *a, uint32 v)
-+{
-+      a[3] = (v >> 24) & 0xff;
-+      a[2] = (v >> 16) & 0xff;
-+      a[1] = (v >> 8) & 0xff;
-+      a[0] = v & 0xff;
-+}
++      /* Read the next record type */
++      ptr = buffer;
++      if (_nvram_read(nv_buf, ptr,offset,1) != 1)
++          goto error;
++      }
 +
 +
-+static INLINE uint16
-+load16_ua(uint8 *a)
-+{
-+      return ((a[1] << 8) | a[0]);
-+}
++error:
++    return NULL;
 +
 +
-+static INLINE void
-+store16_ua(uint8 *a, uint16 v)
-+{
-+      a[1] = (v >> 8) & 0xff;
-+      a[0] = v & 0xff;
 +}
 +
 +}
 +
-+#endif
-+
-+/* externs */
-+/* crc */
-+extern uint8 hndcrc8(uint8 *p, uint nbytes, uint8 crc);
-+extern uint16 hndcrc16(uint8 *p, uint nbytes, uint16 crc);
-+extern uint32 hndcrc32(uint8 *p, uint nbytes, uint32 crc);
-+/* format/print */
-+/* IE parsing */
-+extern bcm_tlv_t *bcm_next_tlv(bcm_tlv_t *elt, int *buflen);
-+extern bcm_tlv_t *bcm_parse_tlvs(void *buf, int buflen, uint key);
-+extern bcm_tlv_t *bcm_parse_ordered_tlvs(void *buf, int buflen, uint key);
+diff -urN linux.old/arch/mips/bcm947xx/compressed/Makefile linux.dev/arch/mips/bcm947xx/compressed/Makefile
+--- linux.old/arch/mips/bcm947xx/compressed/Makefile   1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/compressed/Makefile   2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,33 @@
++#
++# Makefile for Broadcom BCM947XX boards
++#
++# Copyright 2001-2003, Broadcom Corporation
++# All Rights Reserved.
++# 
++# THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++# KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++# SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++# FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++#
++# $Id: Makefile,v 1.2 2005/04/02 12:12:57 wbx Exp $
++#
 +
 +
-+/* bcmerror*/
-+extern const char *bcmerrorstr(int bcmerror);
++OBJCOPY_ARGS  = -O binary -R .reginfo -R .note -R .comment -R .mdebug -S
++SYSTEM                ?= $(TOPDIR)/vmlinux
 +
 +
-+/* multi-bool data type: set of bools, mbool is true if any is set */
-+typedef uint32 mbool;
-+#define mboolset(mb, bit)             (mb |= bit)             /* set one bool */
-+#define mboolclr(mb, bit)             (mb &= ~bit)            /* clear one bool */
-+#define mboolisset(mb, bit)           ((mb & bit) != 0)       /* TRUE if one bool is set */
-+#define       mboolmaskset(mb, mask, val)     ((mb) = (((mb) & ~(mask)) | (val)))
++all: vmlinuz
 +
 +
-+/* power conversion */
-+extern uint16 bcm_qdbm_to_mw(uint8 qdbm);
-+extern uint8 bcm_mw_to_qdbm(uint16 mw);
++# Don't build dependencies, this may die if $(CC) isn't gcc
++dep:
 +
 +
-+/* generic datastruct to help dump routines */
-+struct fielddesc {
-+      char    *nameandfmt;
-+      uint32  offset;
-+      uint32  len;
-+};
++# Create a gzipped version named vmlinuz for compatibility
++vmlinuz: piggy
++      gzip -c9 $< > $@
 +
 +
-+typedef  uint32 (*readreg_rtn)(void *arg0, void *arg1, uint32 offset);
-+extern uint bcmdumpfields(readreg_rtn func_ptr, void *arg0, void *arg1, struct fielddesc *str, char *buf, uint32 bufsize);
++piggy: $(SYSTEM)
++      $(OBJCOPY) $(OBJCOPY_ARGS) $< $@
 +
 +
-+extern uint bcm_mkiovar(char *name, char *data, uint datalen, char *buf, uint len);
++mrproper: clean
 +
 +
-+#endif        /* _bcmutils_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/hnddma.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/hnddma.h
---- linux-2.4.32/arch/mips/bcm947xx/include/hnddma.h   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/hnddma.h      2005-12-16 23:39:10.708822000 +0100
++clean:
++      rm -f vmlinuz piggy
+diff -urN linux.old/arch/mips/bcm947xx/export.c linux.dev/arch/mips/bcm947xx/export.c
+--- linux.old/arch/mips/bcm947xx/export.c      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/export.c      2006-10-02 21:19:59.000000000 +0200
 @@ -0,0 +1,71 @@
 @@ -0,0 +1,71 @@
++#include <linux/module.h>
++
++#define _export(n) \
++              void n(void); \
++              EXPORT_SYMBOL(n);
++
++_export(bcm947xx_sbh)
++
++_export(sb_attach)
++_export(sb_kattach)
++_export(sb_boardtype)
++_export(sb_boardvendor)
++_export(sb_btcgpiowar)
++_export(sb_bus)
++_export(sb_chip)
++_export(sb_chiprev)
++_export(sb_chipcrev)
++_export(sb_chippkg)
++_export(sb_clkctl_clk)
++_export(sb_clkctl_fast_pwrup_delay)
++_export(sb_clkctl_init)
++_export(sb_clkctl_xtal)
++_export(sb_core_disable)
++_export(sb_core_reset)
++_export(sb_core_tofixup)
++_export(sb_coreflags)
++_export(sb_coreflagshi)
++_export(sb_coreidx)
++_export(sb_coreregs)
++_export(sb_corerev)
++_export(sb_coreunit)
++_export(sb_detach)
++_export(sb_deviceremoved)
++_export(sb_gpiosetcore)
++_export(sb_gpiocontrol)
++_export(sb_gpiointmask)
++_export(sb_gpiointpolarity)
++_export(sb_gpioled)
++_export(sb_gpioin)
++_export(sb_gpioout)
++_export(sb_gpioouten)
++_export(sb_gpiotimerval)
++_export(sb_irq)
++_export(sb_iscoreup)
++_export(sb_pci_setup)
++_export(sb_pcirev)
++_export(sb_pcmcia_init)
++_export(sb_pcmciarev)
++_export(sb_register_intr_callback)
++_export(sb_setcore)
++_export(sb_setcoreidx)
++_export(sb_war16165)
++_export(sb_war32414_forceHT)
++_export(sb_osh)
++              
++_export(getvar)
++_export(getintvar)
++_export(bcm_strtoul)
++_export(bcm_ctype)
++_export(bcm_toupper)
++_export(bcm_ether_ntoa)
++
++_export(nvram_get)
++_export(nvram_getall)
++_export(nvram_set)
++_export(nvram_unset)
++_export(nvram_commit)
++
++_export(srom_read)
++_export(srom_write)
++
+diff -urN linux.old/arch/mips/bcm947xx/generic/int-handler.S linux.dev/arch/mips/bcm947xx/generic/int-handler.S
+--- linux.old/arch/mips/bcm947xx/generic/int-handler.S 1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/generic/int-handler.S 2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,51 @@
 +/*
 +/*
-+ * Generic Broadcom Home Networking Division (HND) DMA engine SW interface
-+ * This supports the following chips: BCM42xx, 44xx, 47xx .
++ * Generic interrupt handler for Broadcom MIPS boards
 + *
 + *
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ * $Id$
++ * Copyright 2004, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: int-handler.S,v 1.1 2005/03/16 13:50:00 wbx Exp $
 + */
 +
 + */
 +
-+#ifndef       _hnddma_h_
-+#define       _hnddma_h_
++#include <linux/config.h>
 +
 +
-+/* export structure */
-+typedef volatile struct {
-+      /* rx error counters */
-+      uint            rxgiants;       /* rx giant frames */
-+      uint            rxnobuf;        /* rx out of dma descriptors */
-+      /* tx error counters */
-+      uint            txnobuf;        /* tx out of dma descriptors */
-+} hnddma_t;
-+
-+#ifndef di_t
-+#define       di_t    void
-+#endif
-+
-+#ifndef osl_t 
-+#define osl_t void
-+#endif
++#include <asm/asm.h>
++#include <asm/mipsregs.h>
++#include <asm/regdef.h>
++#include <asm/stackframe.h>
 +
 +
-+/* externs */
-+extern void * dma_attach(osl_t *osh, char *name, sb_t *sbh, void *dmaregstx, void *dmaregsrx, 
-+                       uint ntxd, uint nrxd, uint rxbufsize, uint nrxpost, uint rxoffset, uint *msg_level);
-+extern void dma_detach(di_t *di);
-+extern void dma_txreset(di_t *di);
-+extern void dma_rxreset(di_t *di);
-+extern void dma_txinit(di_t *di);
-+extern bool dma_txenabled(di_t *di);
-+extern void dma_rxinit(di_t *di);
-+extern void dma_rxenable(di_t *di);
-+extern bool dma_rxenabled(di_t *di);
-+extern void dma_txsuspend(di_t *di);
-+extern void dma_txresume(di_t *di);
-+extern bool dma_txsuspended(di_t *di);
-+extern bool dma_txsuspendedidle(di_t *di);
-+extern bool dma_txstopped(di_t *di);
-+extern bool dma_rxstopped(di_t *di);
-+extern int dma_txfast(di_t *di, void *p, uint32 coreflags);
-+extern void dma_fifoloopbackenable(di_t *di);
-+extern void *dma_rx(di_t *di);
-+extern void dma_rxfill(di_t *di);
-+extern void dma_txreclaim(di_t *di, bool forceall);
-+extern void dma_rxreclaim(di_t *di);
-+extern uintptr dma_getvar(di_t *di, char *name);
-+extern void *dma_getnexttxp(di_t *di, bool forceall);
-+extern void *dma_peeknexttxp(di_t *di);
-+extern void *dma_getnextrxp(di_t *di, bool forceall);
-+extern void dma_txblock(di_t *di);
-+extern void dma_txunblock(di_t *di);
-+extern uint dma_txactive(di_t *di);
-+extern void dma_txrotate(di_t *di);
-+
-+extern void dma_rxpiomode(dma32regs_t *);
-+extern void dma_txpioloopback(dma32regs_t *);
-+
-+
-+#endif        /* _hnddma_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/hndmips.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/hndmips.h
---- linux-2.4.32/arch/mips/bcm947xx/include/hndmips.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/hndmips.h     2005-12-16 23:39:10.708822000 +0100
-@@ -0,0 +1,16 @@
 +/*
 +/*
-+ * Alternate include file for HND sbmips.h since CFE also ships with
-+ * a sbmips.h.
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
++ *    MIPS IRQ        Source
++ *      --------        ------
++ *             0      Software (ignored)
++ *             1        Software (ignored)
++ *             2        Combined hardware interrupt (hw0)
++ *             3        Hardware
++ *             4        Hardware
++ *             5        Hardware
++ *             6        Hardware
++ *             7        R4k timer
 + */
 +
 + */
 +
-+#include "sbmips.h"
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/linux_osl.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/linux_osl.h
---- linux-2.4.32/arch/mips/bcm947xx/include/linux_osl.h        1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/linux_osl.h   2005-12-16 23:39:10.708822000 +0100
-@@ -0,0 +1,371 @@
++      .text
++      .set    noreorder
++      .set    noat
++      .align  5
++      NESTED(brcmIRQ, PT_SIZE, sp)
++      SAVE_ALL
++      CLI
++      .set    at
++    .set    noreorder
++
++      jal         brcm_irq_dispatch
++       move   a0, sp
++
++      j           ret_from_irq
++       nop
++              
++      END(brcmIRQ)
+diff -urN linux.old/arch/mips/bcm947xx/generic/irq.c linux.dev/arch/mips/bcm947xx/generic/irq.c
+--- linux.old/arch/mips/bcm947xx/generic/irq.c 1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/generic/irq.c 2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,130 @@
 +/*
 +/*
-+ * Linux OS Independent Layer
++ * Generic interrupt control functions for Broadcom MIPS boards
 + *
 + *
-+ * Copyright 2005, Broadcom Corporation
++ * Copyright 2004, Broadcom Corporation
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
@@ -1793,5566 +1886,5272 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/linux_osl.h linux-2.4.32-brcm/
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + *
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + *
-+ * $Id$
++ * $Id: irq.c,v 1.1 2005/03/16 13:50:00 wbx Exp $
 + */
 +
 + */
 +
-+#ifndef _linux_osl_h_
-+#define _linux_osl_h_
++#include <linux/config.h>
++#include <linux/init.h>
++#include <linux/kernel.h>
++#include <linux/types.h>
++#include <linux/interrupt.h>
++#include <linux/irq.h>
 +
 +
-+#include <typedefs.h>
++#include <asm/irq.h>
++#include <asm/mipsregs.h>
++#include <asm/gdb-stub.h>
 +
 +
-+/* use current 2.4.x calling conventions */
-+#include <linuxver.h>
++#define ALLINTS (IE_IRQ0 | IE_IRQ1 | IE_IRQ2 | IE_IRQ3 | IE_IRQ4 | IE_IRQ5)
 +
 +
-+/* assert and panic */
-+#ifdef __GNUC__
-+#define GCC_VERSION (__GNUC__ * 10000 + __GNUC_MINOR__ * 100 + __GNUC_PATCHLEVEL__)
-+#if GCC_VERSION > 30100
-+#define       ASSERT(exp)             do {} while (0)
-+#else
-+/* ASSERT could causes segmentation fault on GCC3.1, use empty instead*/
-+#define       ASSERT(exp)             
-+#endif
-+#endif
++extern asmlinkage void brcmIRQ(void);
++extern asmlinkage unsigned int do_IRQ(int irq, struct pt_regs *regs);
 +
 +
-+/* microsecond delay */
-+#define       OSL_DELAY(usec)         osl_delay(usec)
-+extern void osl_delay(uint usec);
++void
++brcm_irq_dispatch(struct pt_regs *regs)
++{
++      u32 cause;
 +
 +
-+/* PCMCIA attribute space access macros */
-+#if defined(CONFIG_PCMCIA) || defined(CONFIG_PCMCIA_MODULE)
-+struct pcmcia_dev {
-+      dev_link_t link;        /* PCMCIA device pointer */
-+      dev_node_t node;        /* PCMCIA node structure */
-+      void *base;             /* Mapped attribute memory window */
-+      size_t size;            /* Size of window */
-+      void *drv;              /* Driver data */
-+};
-+#endif
-+#define       OSL_PCMCIA_READ_ATTR(osh, offset, buf, size) \
-+      osl_pcmcia_read_attr((osh), (offset), (buf), (size))
-+#define       OSL_PCMCIA_WRITE_ATTR(osh, offset, buf, size) \
-+      osl_pcmcia_write_attr((osh), (offset), (buf), (size))
-+extern void osl_pcmcia_read_attr(osl_t *osh, uint offset, void *buf, int size);
-+extern void osl_pcmcia_write_attr(osl_t *osh, uint offset, void *buf, int size);
-+
-+/* PCI configuration space access macros */
-+#define       OSL_PCI_READ_CONFIG(osh, offset, size) \
-+      osl_pci_read_config((osh), (offset), (size))
-+#define       OSL_PCI_WRITE_CONFIG(osh, offset, size, val) \
-+      osl_pci_write_config((osh), (offset), (size), (val))
-+extern uint32 osl_pci_read_config(osl_t *osh, uint size, uint offset);
-+extern void osl_pci_write_config(osl_t *osh, uint offset, uint size, uint val);
++      cause = read_c0_cause() &
++              read_c0_status() &
++              CAUSEF_IP;
 +
 +
-+/* PCI device bus # and slot # */
-+#define OSL_PCI_BUS(osh)      osl_pci_bus(osh)
-+#define OSL_PCI_SLOT(osh)     osl_pci_slot(osh)
-+extern uint osl_pci_bus(osl_t *osh);
-+extern uint osl_pci_slot(osl_t *osh);
++#ifdef CONFIG_KERNPROF
++      change_c0_status(cause | 1, 1);
++#else
++      clear_c0_status(cause);
++#endif
 +
 +
-+/* OSL initialization */
-+extern osl_t *osl_attach(void *pdev);
-+extern void osl_detach(osl_t *osh);
++      if (cause & CAUSEF_IP7)
++              do_IRQ(7, regs);
++      if (cause & CAUSEF_IP2)
++              do_IRQ(2, regs);
++      if (cause & CAUSEF_IP3)
++              do_IRQ(3, regs);
++      if (cause & CAUSEF_IP4)
++              do_IRQ(4, regs);
++      if (cause & CAUSEF_IP5)
++              do_IRQ(5, regs);
++      if (cause & CAUSEF_IP6)
++              do_IRQ(6, regs);
++}
 +
 +
-+/* host/bus architecture-specific byte swap */
-+#define BUS_SWAP32(v)         (v)
++static void
++enable_brcm_irq(unsigned int irq)
++{
++      if (irq < 8)
++              set_c0_status(1 << (irq + 8));
++      else
++              set_c0_status(IE_IRQ0);
++}
 +
 +
-+/* general purpose memory allocation */
++static void
++disable_brcm_irq(unsigned int irq)
++{
++      if (irq < 8)
++              clear_c0_status(1 << (irq + 8));
++      else
++              clear_c0_status(IE_IRQ0);
++}
 +
 +
-+#if defined(BCMDBG_MEM)
++static void
++ack_brcm_irq(unsigned int irq)
++{
++      /* Already done in brcm_irq_dispatch */
++}
 +
 +
-+#define       MALLOC(osh, size)       osl_debug_malloc((osh), (size), __LINE__, __FILE__)
-+#define       MFREE(osh, addr, size)  osl_debug_mfree((osh), (addr), (size), __LINE__, __FILE__)
-+#define MALLOCED(osh)         osl_malloced((osh))
-+#define       MALLOC_DUMP(osh, buf, sz) osl_debug_memdump((osh), (buf), (sz))
-+extern void *osl_debug_malloc(osl_t *osh, uint size, int line, char* file);
-+extern void osl_debug_mfree(osl_t *osh, void *addr, uint size, int line, char* file);
-+extern char *osl_debug_memdump(osl_t *osh, char *buf, uint sz);
++static unsigned int
++startup_brcm_irq(unsigned int irq)
++{ 
++      enable_brcm_irq(irq);
 +
 +
-+#else
++      return 0; /* never anything pending */
++}
 +
 +
-+#define       MALLOC(osh, size)       osl_malloc((osh), (size))
-+#define       MFREE(osh, addr, size)  osl_mfree((osh), (addr), (size))
-+#define MALLOCED(osh)         osl_malloced((osh))
++static void
++end_brcm_irq(unsigned int irq)
++{
++      if (!(irq_desc[irq].status & (IRQ_DISABLED|IRQ_INPROGRESS)))
++              enable_brcm_irq(irq);
++}
 +
 +
-+#endif        /* BCMDBG_MEM */
++static struct hw_interrupt_type brcm_irq_type = {
++      typename: "MIPS",
++      startup: startup_brcm_irq,
++      shutdown: disable_brcm_irq,
++      enable: enable_brcm_irq,
++      disable: disable_brcm_irq,
++      ack: ack_brcm_irq,
++      end: end_brcm_irq,
++      NULL
++};
 +
 +
-+#define       MALLOC_FAILED(osh)      osl_malloc_failed((osh))
++void __init
++init_IRQ(void)
++{
++      int i;
 +
 +
-+extern void *osl_malloc(osl_t *osh, uint size);
-+extern void osl_mfree(osl_t *osh, void *addr, uint size);
-+extern uint osl_malloced(osl_t *osh);
-+extern uint osl_malloc_failed(osl_t *osh);
++      for (i = 0; i < NR_IRQS; i++) {
++              irq_desc[i].status = IRQ_DISABLED;
++              irq_desc[i].action = 0;
++              irq_desc[i].depth = 1;
++              irq_desc[i].handler = &brcm_irq_type;
++      }
 +
 +
-+/* allocate/free shared (dma-able) consistent memory */
-+#define       DMA_CONSISTENT_ALIGN    PAGE_SIZE
-+#define       DMA_ALLOC_CONSISTENT(osh, size, pap) \
-+      osl_dma_alloc_consistent((osh), (size), (pap))
-+#define       DMA_FREE_CONSISTENT(osh, va, size, pa) \
-+      osl_dma_free_consistent((osh), (void*)(va), (size), (pa))
-+extern void *osl_dma_alloc_consistent(osl_t *osh, uint size, ulong *pap);
-+extern void osl_dma_free_consistent(osl_t *osh, void *va, uint size, ulong pa);
++      set_except_vector(0, brcmIRQ);
++      change_c0_status(ST0_IM, ALLINTS);
 +
 +
-+/* map/unmap direction */
-+#define       DMA_TX  1
-+#define       DMA_RX  2
-+
-+/* map/unmap shared (dma-able) memory */
-+#define       DMA_MAP(osh, va, size, direction, p) \
-+      osl_dma_map((osh), (va), (size), (direction))
-+#define       DMA_UNMAP(osh, pa, size, direction, p) \
-+      osl_dma_unmap((osh), (pa), (size), (direction))
-+extern uint osl_dma_map(osl_t *osh, void *va, uint size, int direction);
-+extern void osl_dma_unmap(osl_t *osh, uint pa, uint size, int direction);
-+
-+/* register access macros */
-+#if defined(BCMJTAG)
-+#include <bcmjtag.h>
-+#define       R_REG(r)        bcmjtag_read(NULL, (uint32)(r), sizeof (*(r)))
-+#define       W_REG(r, v)     bcmjtag_write(NULL, (uint32)(r), (uint32)(v), sizeof (*(r)))
++#ifdef CONFIG_REMOTE_DEBUG
++      printk("Breaking into debugger...\n");
++      set_debug_traps();
++      breakpoint(); 
 +#endif
 +#endif
++}
+diff -urN linux.old/arch/mips/bcm947xx/generic/Makefile linux.dev/arch/mips/bcm947xx/generic/Makefile
+--- linux.old/arch/mips/bcm947xx/generic/Makefile      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/generic/Makefile      2006-10-02 21:26:29.000000000 +0200
+@@ -0,0 +1,12 @@
++#
++# Makefile for the BCM947xx specific kernel interface routines
++# under Linux.
++#
++EXTRA_CFLAGS += -fno-delayed-branch
++USE_STANDARD_AS_RULE := true
++
++O_TARGET        := brcm.o
++
++obj-y := int-handler.o irq.o
 +
 +
++include $(TOPDIR)/Rules.make
+diff -urN linux.old/arch/mips/bcm947xx/gpio.c linux.dev/arch/mips/bcm947xx/gpio.c
+--- linux.old/arch/mips/bcm947xx/gpio.c        1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/gpio.c        2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,159 @@
 +/*
 +/*
-+ * BINOSL selects the slightly slower function-call-based binary compatible osl.
-+ * Macros expand to calls to functions defined in linux_osl.c .
++ * GPIO char driver
++ *
++ * Copyright 2005, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id$
 + */
 + */
-+#ifndef BINOSL
 +
 +
-+/* string library, kernel mode */
-+#define       printf(fmt, args...)    printk(fmt, ## args)
-+#include <linux/kernel.h>
-+#include <linux/string.h>
++#include <linux/module.h>
++#include <linux/init.h>
++#include <linux/fs.h>
++#include <linux/miscdevice.h>
++#include <asm/uaccess.h>
 +
 +
-+/* register access macros */
-+#if !defined(BCMJTAG)
-+#ifndef IL_BIGENDIAN   
-+#define R_REG(r) ( \
-+      sizeof(*(r)) == sizeof(uint8) ? readb((volatile uint8*)(r)) : \
-+      sizeof(*(r)) == sizeof(uint16) ? readw((volatile uint16*)(r)) : \
-+      readl((volatile uint32*)(r)) \
-+)
-+#define W_REG(r, v) do { \
-+      switch (sizeof(*(r))) { \
-+      case sizeof(uint8):     writeb((uint8)(v), (volatile uint8*)(r)); break; \
-+      case sizeof(uint16):    writew((uint16)(v), (volatile uint16*)(r)); break; \
-+      case sizeof(uint32):    writel((uint32)(v), (volatile uint32*)(r)); break; \
-+      } \
-+} while (0)
-+#else /* IL_BIGENDIAN */
-+#define R_REG(r) ({ \
-+      __typeof(*(r)) __osl_v; \
-+      switch (sizeof(*(r))) { \
-+      case sizeof(uint8):     __osl_v = readb((volatile uint8*)((uint32)r^3)); break; \
-+      case sizeof(uint16):    __osl_v = readw((volatile uint16*)((uint32)r^2)); break; \
-+      case sizeof(uint32):    __osl_v = readl((volatile uint32*)(r)); break; \
-+      } \
-+      __osl_v; \
-+})
-+#define W_REG(r, v) do { \
-+      switch (sizeof(*(r))) { \
-+      case sizeof(uint8):     writeb((uint8)(v), (volatile uint8*)((uint32)r^3)); break; \
-+      case sizeof(uint16):    writew((uint16)(v), (volatile uint16*)((uint32)r^2)); break; \
-+      case sizeof(uint32):    writel((uint32)(v), (volatile uint32*)(r)); break; \
-+      } \
-+} while (0)
-+#endif
-+#endif
++#include <typedefs.h>
++#include <osl.h>
++#include <bcmutils.h>
++#include <sbutils.h>
++#include <bcmdevs.h>
 +
 +
-+#define       AND_REG(r, v)           W_REG((r), R_REG(r) & (v))
-+#define       OR_REG(r, v)            W_REG((r), R_REG(r) | (v))
++static sb_t *gpio_sbh;
++static int gpio_major;
++static devfs_handle_t gpio_dir;
++static struct {
++      char *name;
++      devfs_handle_t handle;
++} gpio_file[] = {
++      { "in", NULL },
++      { "out", NULL },
++      { "outen", NULL },
++      { "control", NULL }
++};
 +
 +
-+/* bcopy, bcmp, and bzero */
-+#define       bcopy(src, dst, len)    memcpy((dst), (src), (len))
-+#define       bcmp(b1, b2, len)       memcmp((b1), (b2), (len))
-+#define       bzero(b, len)           memset((b), '\0', (len))
++static int
++gpio_open(struct inode *inode, struct file * file)
++{
++      if (MINOR(inode->i_rdev) > ARRAYSIZE(gpio_file))
++              return -ENODEV;
 +
 +
-+/* uncached virtual address */
-+#ifdef mips
-+#define OSL_UNCACHED(va)      KSEG1ADDR((va))
-+#include <asm/addrspace.h>
-+#else
-+#define OSL_UNCACHED(va)      (va)
-+#endif
++      MOD_INC_USE_COUNT;
++      return 0;
++}
 +
 +
-+/* get processor cycle count */
-+#if defined(mips)
-+#define       OSL_GETCYCLES(x)        ((x) = read_c0_count() * 2)
-+#elif defined(__i386__)
-+#define       OSL_GETCYCLES(x)        rdtscl((x))
-+#else
-+#define OSL_GETCYCLES(x)      ((x) = 0)
-+#endif
++static int
++gpio_release(struct inode *inode, struct file * file)
++{
++      MOD_DEC_USE_COUNT;
++      return 0;
++}
 +
 +
-+/* dereference an address that may cause a bus exception */
-+#ifdef mips
-+#if defined(MODULE) && (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,17))
-+#define BUSPROBE(val, addr)   panic("get_dbe() will not fixup a bus exception when compiled into a module")
-+#else
-+#define       BUSPROBE(val, addr)     get_dbe((val), (addr))
-+#include <asm/paccess.h>
-+#endif
-+#else
-+#define       BUSPROBE(val, addr)     ({ (val) = R_REG((addr)); 0; })
-+#endif
++static ssize_t
++gpio_read(struct file *file, char *buf, size_t count, loff_t *ppos)
++{
++      u32 val;
 +
 +
-+/* map/unmap physical to virtual I/O */
-+#define       REG_MAP(pa, size)       ioremap_nocache((unsigned long)(pa), (unsigned long)(size))
-+#define       REG_UNMAP(va)           iounmap((void *)(va))
++      switch (MINOR(file->f_dentry->d_inode->i_rdev)) {
++      case 0:
++              val = sb_gpioin(gpio_sbh);
++              break;
++      case 1:
++              val = sb_gpioout(gpio_sbh, 0, 0, GPIO_DRV_PRIORITY);
++              break;
++      case 2:
++              val = sb_gpioouten(gpio_sbh, 0, 0, GPIO_DRV_PRIORITY);
++              break;
++      case 3:
++              val = sb_gpiocontrol(gpio_sbh, 0, 0, GPIO_DRV_PRIORITY);
++              break;
++      default:
++              return -ENODEV;
++      }
 +
 +
-+/* shared (dma-able) memory access macros */
-+#define       R_SM(r)                 *(r)
-+#define       W_SM(r, v)              (*(r) = (v))
-+#define       BZERO_SM(r, len)        memset((r), '\0', (len))
++      if (put_user(val, (u32 *) buf))
++              return -EFAULT;
 +
 +
-+/* packet primitives */
-+#define       PKTGET(osh, len, send)          osl_pktget((osh), (len), (send))
-+#define       PKTFREE(osh, skb, send)         osl_pktfree((skb))
-+#define       PKTDATA(osh, skb)               (((struct sk_buff*)(skb))->data)
-+#define       PKTLEN(osh, skb)                (((struct sk_buff*)(skb))->len)
-+#define PKTHEADROOM(osh, skb)         (PKTDATA(osh,skb)-(((struct sk_buff*)(skb))->head))
-+#define PKTTAILROOM(osh, skb)         ((((struct sk_buff*)(skb))->end)-(((struct sk_buff*)(skb))->tail))
-+#define       PKTNEXT(osh, skb)               (((struct sk_buff*)(skb))->next)
-+#define       PKTSETNEXT(skb, x)              (((struct sk_buff*)(skb))->next = (struct sk_buff*)(x))
-+#define       PKTSETLEN(osh, skb, len)        __skb_trim((struct sk_buff*)(skb), (len))
-+#define       PKTPUSH(osh, skb, bytes)        skb_push((struct sk_buff*)(skb), (bytes))
-+#define       PKTPULL(osh, skb, bytes)        skb_pull((struct sk_buff*)(skb), (bytes))
-+#define       PKTDUP(osh, skb)                skb_clone((struct sk_buff*)(skb), GFP_ATOMIC)
-+#define       PKTCOOKIE(skb)                  ((void*)((struct sk_buff*)(skb))->csum)
-+#define       PKTSETCOOKIE(skb, x)            (((struct sk_buff*)(skb))->csum = (uint)(x))
-+#define       PKTLINK(skb)                    (((struct sk_buff*)(skb))->prev)
-+#define       PKTSETLINK(skb, x)              (((struct sk_buff*)(skb))->prev = (struct sk_buff*)(x))
-+#define       PKTPRIO(skb)                    (((struct sk_buff*)(skb))->priority)
-+#define       PKTSETPRIO(skb, x)              (((struct sk_buff*)(skb))->priority = (x))
-+extern void *osl_pktget(osl_t *osh, uint len, bool send);
-+extern void osl_pktfree(void *skb);
-+
-+#else /* BINOSL */                                    
-+
-+/* string library */
-+#ifndef LINUX_OSL
-+#undef printf
-+#define       printf(fmt, args...)            osl_printf((fmt), ## args)
-+#undef sprintf
-+#define sprintf(buf, fmt, args...)    osl_sprintf((buf), (fmt), ## args)
-+#undef strcmp
-+#define       strcmp(s1, s2)                  osl_strcmp((s1), (s2))
-+#undef strncmp
-+#define       strncmp(s1, s2, n)              osl_strncmp((s1), (s2), (n))
-+#undef strlen
-+#define strlen(s)                     osl_strlen((s))
-+#undef strcpy
-+#define       strcpy(d, s)                    osl_strcpy((d), (s))
-+#undef strncpy
-+#define       strncpy(d, s, n)                osl_strncpy((d), (s), (n))
-+#endif
-+extern int osl_printf(const char *format, ...);
-+extern int osl_sprintf(char *buf, const char *format, ...);
-+extern int osl_strcmp(const char *s1, const char *s2);
-+extern int osl_strncmp(const char *s1, const char *s2, uint n);
-+extern int osl_strlen(const char *s);
-+extern char* osl_strcpy(char *d, const char *s);
-+extern char* osl_strncpy(char *d, const char *s, uint n);
-+
-+/* register access macros */
-+#if !defined(BCMJTAG)
-+#define R_REG(r) ( \
-+      sizeof(*(r)) == sizeof(uint8) ? osl_readb((volatile uint8*)(r)) : \
-+      sizeof(*(r)) == sizeof(uint16) ? osl_readw((volatile uint16*)(r)) : \
-+      osl_readl((volatile uint32*)(r)) \
-+)
-+#define W_REG(r, v) do { \
-+      switch (sizeof(*(r))) { \
-+      case sizeof(uint8):     osl_writeb((uint8)(v), (volatile uint8*)(r)); break; \
-+      case sizeof(uint16):    osl_writew((uint16)(v), (volatile uint16*)(r)); break; \
-+      case sizeof(uint32):    osl_writel((uint32)(v), (volatile uint32*)(r)); break; \
-+      } \
-+} while (0)
-+#endif
++      return sizeof(val);
++}
 +
 +
-+#define       AND_REG(r, v)           W_REG((r), R_REG(r) & (v))
-+#define       OR_REG(r, v)            W_REG((r), R_REG(r) | (v))
-+extern uint8 osl_readb(volatile uint8 *r);
-+extern uint16 osl_readw(volatile uint16 *r);
-+extern uint32 osl_readl(volatile uint32 *r);
-+extern void osl_writeb(uint8 v, volatile uint8 *r);
-+extern void osl_writew(uint16 v, volatile uint16 *r);
-+extern void osl_writel(uint32 v, volatile uint32 *r);
++static ssize_t
++gpio_write(struct file *file, const char *buf, size_t count, loff_t *ppos)
++{
++      u32 val;
 +
 +
-+/* bcopy, bcmp, and bzero */
-+extern void bcopy(const void *src, void *dst, int len);
-+extern int bcmp(const void *b1, const void *b2, int len);
-+extern void bzero(void *b, int len);
++      if (get_user(val, (u32 *) buf))
++              return -EFAULT;
 +
 +
-+/* uncached virtual address */
-+#define OSL_UNCACHED(va)      osl_uncached((va))
-+extern void *osl_uncached(void *va);
++      switch (MINOR(file->f_dentry->d_inode->i_rdev)) {
++      case 0:
++              return -EACCES;
++      case 1:
++              sb_gpioout(gpio_sbh, ~0, val, GPIO_DRV_PRIORITY);
++              break;
++      case 2:
++              sb_gpioouten(gpio_sbh, ~0, val, GPIO_DRV_PRIORITY);
++              break;
++      case 3:
++              sb_gpiocontrol(gpio_sbh, ~0, val, GPIO_DRV_PRIORITY);
++              break;
++      default:
++              return -ENODEV;
++      }
 +
 +
-+/* get processor cycle count */
-+#define OSL_GETCYCLES(x)      ((x) = osl_getcycles())
-+extern uint osl_getcycles(void);
++      return sizeof(val);
++}
++
++static struct file_operations gpio_fops = {
++      owner:          THIS_MODULE,
++      open:           gpio_open,
++      release:        gpio_release,
++      read:           gpio_read,
++      write:          gpio_write,
++};
 +
 +
-+/* dereference an address that may target abort */
-+#define       BUSPROBE(val, addr)     osl_busprobe(&(val), (addr))
-+extern int osl_busprobe(uint32 *val, uint32 addr);
++static int __init
++gpio_init(void)
++{
++      int i;
 +
 +
-+/* map/unmap physical to virtual */
-+#define       REG_MAP(pa, size)       osl_reg_map((pa), (size))
-+#define       REG_UNMAP(va)           osl_reg_unmap((va))
-+extern void *osl_reg_map(uint32 pa, uint size);
-+extern void osl_reg_unmap(void *va);
++      if (!(gpio_sbh = sb_kattach()))
++              return -ENODEV;
 +
 +
-+/* shared (dma-able) memory access macros */
-+#define       R_SM(r)                 *(r)
-+#define       W_SM(r, v)              (*(r) = (v))
-+#define       BZERO_SM(r, len)        bzero((r), (len))
-+
-+/* packet primitives */
-+#define       PKTGET(osh, len, send)          osl_pktget((osh), (len), (send))
-+#define       PKTFREE(osh, skb, send)         osl_pktfree((skb))
-+#define       PKTDATA(osh, skb)               osl_pktdata((osh), (skb))
-+#define       PKTLEN(osh, skb)                osl_pktlen((osh), (skb))
-+#define PKTHEADROOM(osh, skb)         osl_pktheadroom((osh), (skb))
-+#define PKTTAILROOM(osh, skb)         osl_pkttailroom((osh), (skb))
-+#define       PKTNEXT(osh, skb)               osl_pktnext((osh), (skb))
-+#define       PKTSETNEXT(skb, x)              osl_pktsetnext((skb), (x))
-+#define       PKTSETLEN(osh, skb, len)        osl_pktsetlen((osh), (skb), (len))
-+#define       PKTPUSH(osh, skb, bytes)        osl_pktpush((osh), (skb), (bytes))
-+#define       PKTPULL(osh, skb, bytes)        osl_pktpull((osh), (skb), (bytes))
-+#define       PKTDUP(osh, skb)                osl_pktdup((osh), (skb))
-+#define       PKTCOOKIE(skb)                  osl_pktcookie((skb))
-+#define       PKTSETCOOKIE(skb, x)            osl_pktsetcookie((skb), (x))
-+#define       PKTLINK(skb)                    osl_pktlink((skb))
-+#define       PKTSETLINK(skb, x)              osl_pktsetlink((skb), (x))
-+#define       PKTPRIO(skb)                    osl_pktprio((skb))
-+#define       PKTSETPRIO(skb, x)              osl_pktsetprio((skb), (x))
-+extern void *osl_pktget(osl_t *osh, uint len, bool send);
-+extern void osl_pktfree(void *skb);
-+extern uchar *osl_pktdata(osl_t *osh, void *skb);
-+extern uint osl_pktlen(osl_t *osh, void *skb);
-+extern uint osl_pktheadroom(osl_t *osh, void *skb);
-+extern uint osl_pkttailroom(osl_t *osh, void *skb);
-+extern void *osl_pktnext(osl_t *osh, void *skb);
-+extern void osl_pktsetnext(void *skb, void *x);
-+extern void osl_pktsetlen(osl_t *osh, void *skb, uint len);
-+extern uchar *osl_pktpush(osl_t *osh, void *skb, int bytes);
-+extern uchar *osl_pktpull(osl_t *osh, void *skb, int bytes);
-+extern void *osl_pktdup(osl_t *osh, void *skb);
-+extern void *osl_pktcookie(void *skb);
-+extern void osl_pktsetcookie(void *skb, void *x);
-+extern void *osl_pktlink(void *skb);
-+extern void osl_pktsetlink(void *skb, void *x);
-+extern uint osl_pktprio(void *skb);
-+extern void osl_pktsetprio(void *skb, uint x);
-+
-+#endif        /* BINOSL */
-+
-+#define OSL_ERROR(bcmerror)   osl_error(bcmerror)
-+extern int osl_error(int bcmerror);
-+
-+/* the largest reasonable packet buffer driver uses for ethernet MTU in bytes */
-+#define       PKTBUFSZ        2048
-+
-+#endif        /* _linux_osl_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/linuxver.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/linuxver.h
---- linux-2.4.32/arch/mips/bcm947xx/include/linuxver.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/linuxver.h    2005-12-16 23:39:10.748824500 +0100
-@@ -0,0 +1,411 @@
++      sb_gpiosetcore(gpio_sbh);
++
++      if ((gpio_major = devfs_register_chrdev(0, "gpio", &gpio_fops)) < 0)
++              return gpio_major;
++
++      gpio_dir = devfs_mk_dir(NULL, "gpio", NULL);
++
++      for (i = 0; i < ARRAYSIZE(gpio_file); i++) {
++              gpio_file[i].handle = devfs_register(gpio_dir,
++                                                   gpio_file[i].name,
++                                                   DEVFS_FL_DEFAULT, gpio_major, i,
++                                                   S_IFCHR | S_IRUGO | S_IWUGO,
++                                                   &gpio_fops, NULL);
++      }
++
++      return 0;
++}
++
++static void __exit
++gpio_exit(void)
++{
++      int i;
++
++      for (i = 0; i < ARRAYSIZE(gpio_file); i++)
++              devfs_unregister(gpio_file[i].handle);
++      devfs_unregister(gpio_dir);
++      devfs_unregister_chrdev(gpio_major, "gpio");
++      sb_detach(gpio_sbh);
++}
++
++module_init(gpio_init);
++module_exit(gpio_exit);
+diff -urN linux.old/arch/mips/bcm947xx/hndchipc.c linux.dev/arch/mips/bcm947xx/hndchipc.c
+--- linux.old/arch/mips/bcm947xx/hndchipc.c    1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/hndchipc.c    2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,158 @@
 +/*
 +/*
-+ * Linux-specific abstractions to gain some independence from linux kernel versions.
-+ * Pave over some 2.2 versus 2.4 versus 2.6 kernel differences.
++ * BCM47XX support code for some chipcommon (old extif) facilities (uart)
 + *
 + *
-+ * Copyright 2005, Broadcom Corporation
++ * Copyright 2006, Broadcom Corporation
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
 + * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
 + * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *   
-+ * $Id$
++ *
++ * $Id: hndchipc.c,v 1.1.1.1 2006/02/27 03:43:16 honor Exp $
 + */
 +
 + */
 +
-+#ifndef _linuxver_h_
-+#define _linuxver_h_
++#include <typedefs.h>
++#include <bcmdefs.h>
++#include <osl.h>
++#include <bcmutils.h>
++#include <sbutils.h>
++#include <bcmdevs.h>
++#include <bcmnvram.h>
++#include <sbconfig.h>
++#include <sbextif.h>
++#include <sbchipc.h>
++#include <hndcpu.h>
 +
 +
-+#include <linux/config.h>
-+#include <linux/version.h>
++/*
++ * Returns TRUE if an external UART exists at the given base
++ * register.
++ */
++static bool
++BCMINITFN(serial_exists)(osl_t *osh, uint8 *regs)
++{
++      uint8 save_mcr, status1;
 +
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,0))
-+/* __NO_VERSION__ must be defined for all linkables except one in 2.2 */
-+#ifdef __UNDEF_NO_VERSION__
-+#undef __NO_VERSION__
-+#else
-+#define __NO_VERSION__
-+#endif
-+#endif
++      save_mcr = R_REG(osh, &regs[UART_MCR]);
++      W_REG(osh, &regs[UART_MCR], UART_MCR_LOOP | 0x0a);
++      status1 = R_REG(osh, &regs[UART_MSR]) & 0xf0;
++      W_REG(osh, &regs[UART_MCR], save_mcr);
 +
 +
-+#if defined(MODULE) && defined(MODVERSIONS)
-+#include <linux/modversions.h>
-+#endif
++      return (status1 == 0x90);
++}
 +
 +
-+#if LINUX_VERSION_CODE >= KERNEL_VERSION(2,5,0)
-+#include <linux/moduleparam.h>
-+#endif
++/*
++ * Initializes UART access. The callback function will be called once
++ * per found UART.
++ */
++void
++BCMINITFN(sb_serial_init)(sb_t *sbh, void (*add)(void *regs, uint irq, uint baud_base,
++                                                 uint reg_shift))
++{
++      osl_t *osh;
++      void *regs;
++      ulong base;
++      uint irq;
++      int i, n;
 +
 +
++      osh = sb_osh(sbh);
 +
 +
-+#if LINUX_VERSION_CODE < KERNEL_VERSION(2,5,0) 
-+#define module_param(_name_, _type_, _perm_)  MODULE_PARM(_name_, "i")        
-+#define module_param_string(_name_, _string_, _size_, _perm_) MODULE_PARM(_string_, "c" __MODULE_STRING(_size_))
-+#endif
++      if ((regs = sb_setcore(sbh, SB_EXTIF, 0))) {
++              extifregs_t *eir = (extifregs_t *) regs;
++              sbconfig_t *sb;
 +
 +
-+/* linux/malloc.h is deprecated, use linux/slab.h instead. */
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,9))
-+#include <linux/malloc.h>
-+#else
-+#include <linux/slab.h>
-+#endif
++              /* Determine external UART register base */
++              sb = (sbconfig_t *)((ulong) eir + SBCONFIGOFF);
++              base = EXTIF_CFGIF_BASE(sb_base(R_REG(osh, &sb->sbadmatch1)));
 +
 +
-+#include <linux/types.h>
-+#include <linux/init.h>
-+#include <linux/mm.h>
-+#include <linux/string.h>
-+#include <linux/pci.h>
-+#include <linux/interrupt.h>
-+#include <linux/netdevice.h>
-+#include <asm/io.h>
++              /* Determine IRQ */
++              irq = sb_irq(sbh);
 +
 +
-+#if (LINUX_VERSION_CODE > KERNEL_VERSION(2,5,41))
-+#include <linux/workqueue.h>
-+#else
-+#include <linux/tqueue.h>
-+#ifndef work_struct
-+#define work_struct tq_struct
-+#endif
-+#ifndef INIT_WORK
-+#define INIT_WORK(_work, _func, _data) INIT_TQUEUE((_work), (_func), (_data))
-+#endif
-+#ifndef schedule_work
-+#define schedule_work(_work) schedule_task((_work))
-+#endif
-+#ifndef flush_scheduled_work
-+#define flush_scheduled_work() flush_scheduled_tasks()
-+#endif
-+#endif
++              /* Disable GPIO interrupt initially */
++              W_REG(osh, &eir->gpiointpolarity, 0);
++              W_REG(osh, &eir->gpiointmask, 0);
 +
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,6,0))
-+/* Some distributions have their own 2.6.x compatibility layers */
-+#ifndef IRQ_NONE
-+typedef void irqreturn_t;
-+#define IRQ_NONE
-+#define IRQ_HANDLED
-+#define IRQ_RETVAL(x)
-+#endif
-+#else
-+typedef irqreturn_t (*FN_ISR) (int irq, void *dev_id, struct pt_regs *ptregs);
-+#endif
++              /* Search for external UARTs */
++              n = 2;
++              for (i = 0; i < 2; i++) {
++                      regs = (void *) REG_MAP(base + (i * 8), 8);
++                      if (serial_exists(osh, regs)) {
++                              /* Set GPIO 1 to be the external UART IRQ */
++                              W_REG(osh, &eir->gpiointmask, 2);
++                              /* XXXDetermine external UART clock */
++                              if (add)
++                                      add(regs, irq, 13500000, 0);
++                      }
++              }
 +
 +
-+#if defined(CONFIG_PCMCIA) || defined(CONFIG_PCMCIA_MODULE)
++              /* Add internal UART if enabled */
++              if (R_REG(osh, &eir->corecontrol) & CC_UE)
++                      if (add)
++                              add((void *) &eir->uartdata, irq, sb_clock(sbh), 2);
++      } else if ((regs = sb_setcore(sbh, SB_CC, 0))) {
++              chipcregs_t *cc = (chipcregs_t *) regs;
++              uint32 rev, cap, pll, baud_base, div;
 +
 +
-+#include <pcmcia/version.h>
-+#include <pcmcia/cs_types.h>
-+#include <pcmcia/cs.h>
-+#include <pcmcia/cistpl.h>
-+#include <pcmcia/cisreg.h>
-+#include <pcmcia/ds.h>
++              /* Determine core revision and capabilities */
++              rev = sb_corerev(sbh);
++              cap = R_REG(osh, &cc->capabilities);
++              pll = cap & CAP_PLL_MASK;
 +
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,5,69))
-+/* In 2.5 (as of 2.5.69 at least) there is a cs_error exported which
-+ * does this, but it's not in 2.4 so we do our own for now. */
-+static inline void
-+cs_error(client_handle_t handle, int func, int ret)
-+{
-+      error_info_t err = { func, ret };
-+      CardServices(ReportError, handle, &err);
-+}
-+#endif
++              /* Determine IRQ */
++              irq = sb_irq(sbh);
 +
 +
-+#endif /* CONFIG_PCMCIA */
++              if (pll == PLL_TYPE1) {
++                      /* PLL clock */
++                      baud_base = sb_clock_rate(pll,
++                                                R_REG(osh, &cc->clockcontrol_n),
++                                                R_REG(osh, &cc->clockcontrol_m2));
++                      div = 1;
++              } else {
++                      /* Fixed ALP clock */
++                      if (rev >= 11 && rev != 15) {
++                              baud_base = 20000000;
++                              div = 1;
++                              /* Set the override bit so we don't divide it */
++                              W_REG(osh, &cc->corecontrol, CC_UARTCLKO);
++                      }
++                      /* Internal backplane clock */
++                      else if (rev >= 3) {
++                              baud_base = sb_clock(sbh);
++                              div = 2;        /* Minimum divisor */
++                              W_REG(osh, &cc->clkdiv,
++                                    ((R_REG(osh, &cc->clkdiv) & ~CLKD_UART) | div));
++                      }
++                      /* Fixed internal backplane clock */
++                      else {
++                              baud_base = 88000000;
++                              div = 48;
++                      }
 +
 +
-+#ifndef __exit
-+#define __exit
-+#endif
-+#ifndef __devexit
-+#define __devexit
-+#endif
-+#ifndef __devinit
-+#define __devinit     __init
-+#endif
-+#ifndef __devinitdata
-+#define __devinitdata
-+#endif
-+#ifndef __devexit_p
-+#define __devexit_p(x)        x
-+#endif
++                      /* Clock source depends on strapping if UartClkOverride is unset */
++                      if ((rev > 0) &&
++                          ((R_REG(osh, &cc->corecontrol) & CC_UARTCLKO) == 0)) {
++                              if ((cap & CAP_UCLKSEL) == CAP_UINTCLK) {
++                                      /* Internal divided backplane clock */
++                                      baud_base /= div;
++                              } else {
++                                      /* Assume external clock of 1.8432 MHz */
++                                      baud_base = 1843200;
++                              }
++                      }
++              }
 +
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,0))
++              /* Add internal UARTs */
++              n = cap & CAP_UARTS_MASK;
++              for (i = 0; i < n; i++) {
++                      /* Register offset changed after revision 0 */
++                      if (rev)
++                              regs = (void *)((ulong) &cc->uart0data + (i * 256));
++                      else
++                              regs = (void *)((ulong) &cc->uart0data + (i * 8));
 +
 +
-+#define pci_get_drvdata(dev)          (dev)->sysdata
-+#define pci_set_drvdata(dev, value)   (dev)->sysdata=(value)
++                      if (add)
++                              add(regs, irq, baud_base, 0);
++              }
++      }
++}
 +
 +
+diff -urN linux.old/arch/mips/bcm947xx/include/bcm4710.h linux.dev/arch/mips/bcm947xx/include/bcm4710.h
+--- linux.old/arch/mips/bcm947xx/include/bcm4710.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/bcm4710.h     2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,91 @@
 +/*
 +/*
-+ * New-style (2.4.x) PCI/hot-pluggable PCI/CardBus registration
++ * BCM4710 address space map and definitions
++ * Think twice before adding to this file, this is not the kitchen sink
++ * These definitions are not guaranteed for all 47xx chips, only the 4710
++ *
++ * Copyright 2004, Broadcom Corporation   
++ * All Rights Reserved.   
++ *    
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY   
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM   
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS   
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.   
++ *
++ * $Id: bcm4710.h,v 1.3 2004/09/27 07:23:30 tallest Exp $
 + */
 +
 + */
 +
-+struct pci_device_id {
-+      unsigned int vendor, device;            /* Vendor and device ID or PCI_ANY_ID */
-+      unsigned int subvendor, subdevice;      /* Subsystem ID's or PCI_ANY_ID */
-+      unsigned int class, class_mask;         /* (class,subclass,prog-if) triplet */
-+      unsigned long driver_data;              /* Data private to the driver */
-+};
-+
-+struct pci_driver {
-+      struct list_head node;
-+      char *name;
-+      const struct pci_device_id *id_table;   /* NULL if wants all devices */
-+      int (*probe)(struct pci_dev *dev, const struct pci_device_id *id);      /* New device inserted */
-+      void (*remove)(struct pci_dev *dev);    /* Device removed (NULL if not a hot-plug capable driver) */
-+      void (*suspend)(struct pci_dev *dev);   /* Device suspended */
-+      void (*resume)(struct pci_dev *dev);    /* Device woken up */
-+};
-+
-+#define MODULE_DEVICE_TABLE(type, name)
-+#define PCI_ANY_ID (~0)
++#ifndef _bcm4710_h_
++#define _bcm4710_h_
 +
 +
-+/* compatpci.c */
-+#define pci_module_init pci_register_driver
-+extern int pci_register_driver(struct pci_driver *drv);
-+extern void pci_unregister_driver(struct pci_driver *drv);
++/* Address map */
++#define BCM4710_SDRAM         0x00000000      /* Physical SDRAM */
++#define BCM4710_PCI_MEM               0x08000000      /* Host Mode PCI memory access space (64 MB) */
++#define BCM4710_PCI_CFG               0x0c000000      /* Host Mode PCI configuration space (64 MB) */
++#define BCM4710_PCI_DMA               0x40000000      /* Client Mode PCI memory access space (1 GB) */
++#define       BCM4710_SDRAM_SWAPPED   0x10000000      /* Byteswapped Physical SDRAM */
++#define BCM4710_ENUM          0x18000000      /* Beginning of core enumeration space */
 +
 +
-+#endif /* PCI registration */
++/* Core register space */
++#define BCM4710_REG_SDRAM     0x18000000      /* SDRAM core registers */
++#define BCM4710_REG_ILINE20   0x18001000      /* InsideLine20 core registers */
++#define BCM4710_REG_EMAC0     0x18002000      /* Ethernet MAC 0 core registers */
++#define BCM4710_REG_CODEC     0x18003000      /* Codec core registers */
++#define BCM4710_REG_USB               0x18004000      /* USB core registers */
++#define BCM4710_REG_PCI               0x18005000      /* PCI core registers */
++#define BCM4710_REG_MIPS      0x18006000      /* MIPS core registers */
++#define BCM4710_REG_EXTIF     0x18007000      /* External Interface core registers */
++#define BCM4710_REG_EMAC1     0x18008000      /* Ethernet MAC 1 core registers */
++
++#define       BCM4710_EXTIF           0x1f000000      /* External Interface base address */
++#define BCM4710_PCMCIA_MEM    0x1f000000      /* External Interface PCMCIA memory access */
++#define BCM4710_PCMCIA_IO     0x1f100000      /* PCMCIA I/O access */
++#define BCM4710_PCMCIA_CONF   0x1f200000      /* PCMCIA configuration */
++#define BCM4710_PROG          0x1f800000      /* Programable interface */
++#define BCM4710_FLASH         0x1fc00000      /* Flash */
++
++#define       BCM4710_EJTAG           0xff200000      /* MIPS EJTAG space (2M) */
++
++#define       BCM4710_UART            (BCM4710_REG_EXTIF + 0x00000300)
++
++#define       BCM4710_EUART           (BCM4710_EXTIF + 0x00800000)
++#define       BCM4710_LED             (BCM4710_EXTIF + 0x00900000)
++
++#define       SBFLAG_PCI      0
++#define       SBFLAG_ENET0    1
++#define       SBFLAG_ILINE20  2
++#define       SBFLAG_CODEC    3
++#define       SBFLAG_USB      4
++#define       SBFLAG_EXTIF    5
++#define       SBFLAG_ENET1    6
 +
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,2,18))
-+#ifdef MODULE
-+#define module_init(x) int init_module(void) { return x(); }
-+#define module_exit(x) void cleanup_module(void) { x(); }
++#ifdef        CONFIG_HWSIM
++#define       BCM4710_TRACE(trval)        do { *((int *)0xa0000f18) = (trval); } while (0)
 +#else
 +#else
-+#define module_init(x)        __initcall(x);
-+#define module_exit(x)        __exitcall(x);
-+#endif
++#define       BCM4710_TRACE(trval)
 +#endif
 +
 +#endif
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,48))
-+#define list_for_each(pos, head) \
-+      for (pos = (head)->next; pos != (head); pos = pos->next)
-+#endif
 +
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,13))
-+#define pci_resource_start(dev, bar)  ((dev)->base_address[(bar)])
-+#elif (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,44))
-+#define pci_resource_start(dev, bar)  ((dev)->resource[(bar)].start)
-+#endif
++/* BCM94702 CPCI -ExtIF used for LocalBus devs */
 +
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,23))
-+#define pci_enable_device(dev) do { } while (0)
-+#endif
++#define BCM94702_CPCI_RESET_ADDR       BCM4710_EXTIF
++#define BCM94702_CPCI_BOARDID_ADDR    (BCM4710_EXTIF | 0x4000)
++#define BCM94702_CPCI_DOC_ADDR        (BCM4710_EXTIF | 0x6000)
++#define BCM94702_DOC_ADDR                BCM94702_CPCI_DOC_ADDR
++#define BCM94702_CPCI_LED_ADDR        (BCM4710_EXTIF | 0xc000)
++#define BCM94702_CPCI_NVRAM_ADDR      (BCM4710_EXTIF | 0xe000)
++#define BCM94702_CPCI_NVRAM_SIZE         0x1ff0 /* 8K NVRAM : DS1743/STM48txx*/
++#define BCM94702_CPCI_TOD_REG_BASE       (BCM94702_CPCI_NVRAM_ADDR | 0x1ff0)
 +
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,14))
-+#define net_device device
-+#endif
++#define LED_REG(x)      \
++ (*(volatile unsigned char *) (KSEG1ADDR(BCM94702_CPCI_LED_ADDR) + (x)))
 +
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,42))
++/* 
++ * Reset function implemented in PLD.  Read or write should trigger hard reset 
++ */
++#define SYS_HARD_RESET()   \
++    { for (;;) \
++     *( (volatile unsigned char *)\
++      KSEG1ADDR(BCM94702_CPCI_RESET_ADDR) ) = 0x80; \
++    }
 +
 +
++#endif /* _bcm4710_h_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/bcmdefs.h linux.dev/arch/mips/bcm947xx/include/bcmdefs.h
+--- linux.old/arch/mips/bcm947xx/include/bcmdefs.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/bcmdefs.h     2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,106 @@
 +/*
 +/*
-+ * DMA mapping
++ * Misc system wide definitions
 + *
 + *
-+ * See linux/Documentation/DMA-mapping.txt
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ * $Id: bcmdefs.h,v 1.1.1.3 2006/04/08 06:13:39 honor Exp $
 + */
 +
 + */
 +
-+#ifndef PCI_DMA_TODEVICE
-+#define       PCI_DMA_TODEVICE        1
-+#define       PCI_DMA_FROMDEVICE      2
++#ifndef       _bcmdefs_h_
++#define       _bcmdefs_h_
++
++/*
++ * One doesn't need to include this file explicitly, gets included automatically if
++ * typedefs.h is included.
++ */
++
++/* Reclaiming text and data :
++ * The following macros specify special linker sections that can be reclaimed
++ * after a system is considered 'up'.
++ */
++#if defined(__GNUC__) && defined(BCMRECLAIM)
++extern bool   bcmreclaimed;
++#define BCMINITDATA(_data)    __attribute__ ((__section__ (".dataini." #_data))) _data
++#define BCMINITFN(_fn)                __attribute__ ((__section__ (".textini." #_fn))) _fn
++#else /* #if defined(__GNUC__) && defined(BCMRECLAIM) */
++#define BCMINITDATA(_data)    _data
++#define BCMINITFN(_fn)                _fn
++#define bcmreclaimed          0
++#endif /* #if defined(__GNUC__) && defined(BCMRECLAIM) */
++
++/* Reclaim uninit functions if BCMNODOWN is defined           */
++/* and if they are not already removed by -gc-sections        */
++#ifdef BCMNODOWN
++#define BCMUNINITFN(_fn)              BCMINITFN(_fn)
++#else
++#define BCMUNINITFN(_fn)              _fn
 +#endif
 +
 +#endif
 +
-+typedef u32 dma_addr_t;
++#ifdef BCMRECLAIM
++#define CONST
++#else
++#define CONST const
++#endif /* BCMRECLAIM */
 +
 +
-+/* Pure 2^n version of get_order */
-+static inline int get_order(unsigned long size)
-+{
-+      int order;
++/* Compatibility with old-style BCMRECLAIM */
++#define BCMINIT(_id)          _id
 +
 +
-+      size = (size-1) >> (PAGE_SHIFT-1);
-+      order = -1;
-+      do {
-+              size >>= 1;
-+              order++;
-+      } while (size);
-+      return order;
-+}
 +
 +
-+static inline void *pci_alloc_consistent(struct pci_dev *hwdev, size_t size,
-+                                       dma_addr_t *dma_handle)
-+{
-+      void *ret;
-+      int gfp = GFP_ATOMIC | GFP_DMA;
++/* Put some library data/code into ROM to reduce RAM requirements */
++#if defined(__GNUC__) && defined(BCMROMOFFLOAD)
++#define BCMROMDATA(_data)     __attribute__ ((__section__ (".datarom." #_data))) _data
++#define BCMROMFN(_fn)         __attribute__ ((__section__ (".textrom." #_fn))) _fn
++#else
++#define BCMROMDATA(_data)     _data
++#define BCMROMFN(_fn)         _fn
++#endif
 +
 +
-+      ret = (void *)__get_free_pages(gfp, get_order(size));
++/* Bus types */
++#define       SB_BUS                  0       /* Silicon Backplane */
++#define       PCI_BUS                 1       /* PCI target */
++#define       PCMCIA_BUS              2       /* PCMCIA target */
++#define SDIO_BUS              3       /* SDIO target */
++#define JTAG_BUS              4       /* JTAG */
++#define NO_BUS                        0xFF    /* Bus that does not support R/W REG */
 +
 +
-+      if (ret != NULL) {
-+              memset(ret, 0, size);
-+              *dma_handle = virt_to_bus(ret);
-+      }
-+      return ret;
-+}
-+static inline void pci_free_consistent(struct pci_dev *hwdev, size_t size,
-+                                     void *vaddr, dma_addr_t dma_handle)
-+{
-+      free_pages((unsigned long)vaddr, get_order(size));
-+}
-+#ifdef ILSIM
-+extern uint pci_map_single(void *dev, void *va, uint size, int direction);
-+extern void pci_unmap_single(void *dev, uint pa, uint size, int direction);
++/* Allows optimization for single-bus support */
++#ifdef BCMBUSTYPE
++#define BUSTYPE(bus) (BCMBUSTYPE)
 +#else
 +#else
-+#define pci_map_single(cookie, address, size, dir)    virt_to_bus(address)
-+#define pci_unmap_single(cookie, address, size, dir)
++#define BUSTYPE(bus) (bus)
 +#endif
 +
 +#endif
 +
-+#endif /* DMA mapping */
++/* Defines for DMA Address Width - Shared between OSL and HNDDMA */
++#define DMADDR_MASK_32 0x0            /* Address mask for 32-bits */
++#define DMADDR_MASK_30 0xc0000000     /* Address mask for 30-bits */
++#define DMADDR_MASK_0  0xffffffff     /* Address mask for 0-bits (hi-part) */
 +
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,3,43))
++#define       DMADDRWIDTH_30  30 /* 30-bit addressing capability */
++#define       DMADDRWIDTH_32  32 /* 32-bit addressing capability */
++#define       DMADDRWIDTH_63  63 /* 64-bit addressing capability */
++#define       DMADDRWIDTH_64  64 /* 64-bit addressing capability */
 +
 +
-+#define dev_kfree_skb_any(a)          dev_kfree_skb(a)
-+#define netif_down(dev)                       do { (dev)->start = 0; } while(0)
++/* packet headroom necessary to accomodate the largest header in the system, (i.e TXOFF).
++ * By doing, we avoid the need  to allocate an extra buffer for the header when bridging to WL.
++ * There is a compile time check in wlc.c which ensure that this value is at least as big
++ * as TXOFF. This value is used in dma_rxfill (hnddma.c).
++ */
++#define BCMEXTRAHDROOM 160
++
++/* Headroom required for dongle-to-host communication.  Packets allocated
++ * locally in the dongle (e.g. for CDC ioctls or RNDIS messages) should
++ * leave this much room in front for low-level message headers which may
++ * be needed to get across the dongle bus to the host.  (These messages
++ * don't go over the network, so room for the full WL header above would
++ * be a waste.)
++ */
++#define BCMDONGLEHDRSZ 8
 +
 +
-+/* pcmcia-cs provides its own netdevice compatibility layer */
-+#ifndef _COMPAT_NETDEVICE_H
 +
 +
++
++#endif /* _bcmdefs_h_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/bcmdevs1.h linux.dev/arch/mips/bcm947xx/include/bcmdevs1.h
+--- linux.old/arch/mips/bcm947xx/include/bcmdevs1.h    1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/bcmdevs1.h    2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,391 @@
 +/*
 +/*
-+ * SoftNet
++ * Broadcom device-specific manifest constants.
 + *
 + *
-+ * For pre-softnet kernels we need to tell the upper layer not to
-+ * re-enter start_xmit() while we are in there. However softnet
-+ * guarantees not to enter while we are in there so there is no need
-+ * to do the netif_stop_queue() dance unless the transmit queue really
-+ * gets stuck. This should also improve performance according to tests
-+ * done by Aman Singla.
++ * Copyright 2005, Broadcom Corporation   
++ * All Rights Reserved.   
++ *    
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY   
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM   
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS   
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.   
++ * $Id$
 + */
 +
 + */
 +
-+#define dev_kfree_skb_irq(a)          dev_kfree_skb(a)
-+#define netif_wake_queue(dev)         do { clear_bit(0, &(dev)->tbusy); mark_bh(NET_BH); } while(0)
-+#define netif_stop_queue(dev)         set_bit(0, &(dev)->tbusy)
-+
-+static inline void netif_start_queue(struct net_device *dev)
-+{
-+      dev->tbusy = 0;
-+      dev->interrupt = 0;
-+      dev->start = 1;
-+}
++#ifndef       _BCMDEVS_H
++#define       _BCMDEVS_H
 +
 +
-+#define netif_queue_stopped(dev)      (dev)->tbusy
-+#define netif_running(dev)            (dev)->start
 +
 +
-+#endif /* _COMPAT_NETDEVICE_H */
++/* Known PCI vendor Id's */
++#define       VENDOR_EPIGRAM          0xfeda
++#define       VENDOR_BROADCOM         0x14e4
++#define       VENDOR_3COM             0x10b7
++#define       VENDOR_NETGEAR          0x1385
++#define       VENDOR_DIAMOND          0x1092
++#define       VENDOR_DELL             0x1028
++#define       VENDOR_HP               0x0e11
++#define       VENDOR_APPLE            0x106b
 +
 +
-+#define netif_device_attach(dev)      netif_start_queue(dev)
-+#define netif_device_detach(dev)      netif_stop_queue(dev)
++/* PCI Device Id's */
++#define       BCM4210_DEVICE_ID       0x1072          /* never used */
++#define       BCM4211_DEVICE_ID       0x4211
++#define       BCM4230_DEVICE_ID       0x1086          /* never used */
++#define       BCM4231_DEVICE_ID       0x4231
 +
 +
-+/* 2.4.x renamed bottom halves to tasklets */
-+#define tasklet_struct                                tq_struct
-+static inline void tasklet_schedule(struct tasklet_struct *tasklet)
-+{
-+      queue_task(tasklet, &tq_immediate);
-+      mark_bh(IMMEDIATE_BH);
-+}
++#define       BCM4410_DEVICE_ID       0x4410          /* bcm44xx family pci iline */
++#define       BCM4430_DEVICE_ID       0x4430          /* bcm44xx family cardbus iline */
++#define       BCM4412_DEVICE_ID       0x4412          /* bcm44xx family pci enet */
++#define       BCM4432_DEVICE_ID       0x4432          /* bcm44xx family cardbus enet */
 +
 +
-+static inline void tasklet_init(struct tasklet_struct *tasklet,
-+                              void (*func)(unsigned long),
-+                              unsigned long data)
-+{
-+      tasklet->next = NULL;
-+      tasklet->sync = 0;
-+      tasklet->routine = (void (*)(void *))func;
-+      tasklet->data = (void *)data;
-+}
-+#define tasklet_kill(tasklet)                 {do{} while(0);}
++#define       BCM3352_DEVICE_ID       0x3352          /* bcm3352 device id */
++#define       BCM3360_DEVICE_ID       0x3360          /* bcm3360 device id */
 +
 +
-+/* 2.4.x introduced del_timer_sync() */
-+#define del_timer_sync(timer) del_timer(timer)
++#define       EPI41210_DEVICE_ID      0xa0fa          /* bcm4210 */
++#define       EPI41230_DEVICE_ID      0xa10e          /* bcm4230 */
 +
 +
-+#else
++#define       BCM47XX_ILINE_ID        0x4711          /* 47xx iline20 */
++#define       BCM47XX_V90_ID          0x4712          /* 47xx v90 codec */
++#define       BCM47XX_ENET_ID         0x4713          /* 47xx enet */
++#define       BCM47XX_EXT_ID          0x4714          /* 47xx external i/f */
++#define       BCM47XX_USB_ID          0x4715          /* 47xx usb */
++#define       BCM47XX_USBH_ID         0x4716          /* 47xx usb host */
++#define       BCM47XX_USBD_ID         0x4717          /* 47xx usb device */
++#define       BCM47XX_IPSEC_ID        0x4718          /* 47xx ipsec */
++#define       BCM47XX_ROBO_ID         0x4719          /* 47xx/53xx roboswitch core */
++#define       BCM47XX_USB20H_ID       0x471a          /* 47xx usb 2.0 host */
++#define       BCM47XX_USB20D_ID       0x471b          /* 47xx usb 2.0 device */
 +
 +
-+#define netif_down(dev)
++#define       BCM4710_DEVICE_ID       0x4710          /* 4710 primary function 0 */
 +
 +
-+#endif /* SoftNet */
++#define       BCM4610_DEVICE_ID       0x4610          /* 4610 primary function 0 */
++#define       BCM4610_ILINE_ID        0x4611          /* 4610 iline100 */
++#define       BCM4610_V90_ID          0x4612          /* 4610 v90 codec */
++#define       BCM4610_ENET_ID         0x4613          /* 4610 enet */
++#define       BCM4610_EXT_ID          0x4614          /* 4610 external i/f */
++#define       BCM4610_USB_ID          0x4615          /* 4610 usb */
 +
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,3))
++#define       BCM4402_DEVICE_ID       0x4402          /* 4402 primary function 0 */
++#define       BCM4402_ENET_ID         0x4402          /* 4402 enet */
++#define       BCM4402_V90_ID          0x4403          /* 4402 v90 codec */
++#define       BCM4401_ENET_ID         0x170c          /* 4401b0 production enet cards */
 +
 +
-+/*
-+ * Emit code to initialise a tq_struct's routine and data pointers
-+ */
-+#define PREPARE_TQUEUE(_tq, _routine, _data)                  \
-+      do {                                                    \
-+              (_tq)->routine = _routine;                      \
-+              (_tq)->data = _data;                            \
-+      } while (0)
++#define       BCM4301_DEVICE_ID       0x4301          /* 4301 primary function 0 */
++#define       BCM4301_D11B_ID         0x4301          /* 4301 802.11b */
 +
 +
-+/*
-+ * Emit code to initialise all of a tq_struct
-+ */
-+#define INIT_TQUEUE(_tq, _routine, _data)                     \
-+      do {                                                    \
-+              INIT_LIST_HEAD(&(_tq)->list);                   \
-+              (_tq)->sync = 0;                                \
-+              PREPARE_TQUEUE((_tq), (_routine), (_data));     \
-+      } while (0)
++#define       BCM4307_DEVICE_ID       0x4307          /* 4307 primary function 0 */
++#define       BCM4307_V90_ID          0x4305          /* 4307 v90 codec */
++#define       BCM4307_ENET_ID         0x4306          /* 4307 enet */
++#define       BCM4307_D11B_ID         0x4307          /* 4307 802.11b */
 +
 +
-+#endif
++#define       BCM4306_DEVICE_ID       0x4306          /* 4306 chipcommon chipid */
++#define       BCM4306_D11G_ID         0x4320          /* 4306 802.11g */
++#define       BCM4306_D11G_ID2        0x4325          
++#define       BCM4306_D11A_ID         0x4321          /* 4306 802.11a */
++#define       BCM4306_UART_ID         0x4322          /* 4306 uart */
++#define       BCM4306_V90_ID          0x4323          /* 4306 v90 codec */
++#define       BCM4306_D11DUAL_ID      0x4324          /* 4306 dual A+B */
 +
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,6))
++#define       BCM4309_PKG_ID          1               /* 4309 package id */
 +
 +
-+/* Power management related routines */
++#define       BCM4303_D11B_ID         0x4303          /* 4303 802.11b */
++#define       BCM4303_PKG_ID          2               /* 4303 package id */
 +
 +
-+static inline int
-+pci_save_state(struct pci_dev *dev, u32 *buffer)
-+{
-+      int i;
-+      if (buffer) {
-+              for (i = 0; i < 16; i++)
-+                      pci_read_config_dword(dev, i * 4,&buffer[i]);
-+      }
-+      return 0;
-+}
++#define       BCM4310_DEVICE_ID       0x4310          /* 4310 chipcommon chipid */
++#define       BCM4310_D11B_ID         0x4311          /* 4310 802.11b */
++#define       BCM4310_UART_ID         0x4312          /* 4310 uart */
++#define       BCM4310_ENET_ID         0x4313          /* 4310 enet */
++#define       BCM4310_USB_ID          0x4315          /* 4310 usb */
 +
 +
-+static inline int 
-+pci_restore_state(struct pci_dev *dev, u32 *buffer)
-+{
-+      int i;
++#define       BCMGPRS_UART_ID         0x4333          /* Uart id used by 4306/gprs card */
++#define       BCMGPRS2_UART_ID        0x4344          /* Uart id used by 4306/gprs card */
 +
 +
-+      if (buffer) {
-+              for (i = 0; i < 16; i++)
-+                      pci_write_config_dword(dev,i * 4, buffer[i]);
-+      }
-+      /*
-+       * otherwise, write the context information we know from bootup.
-+       * This works around a problem where warm-booting from Windows
-+       * combined with a D3(hot)->D0 transition causes PCI config
-+       * header data to be forgotten.
-+       */     
-+      else {
-+              for (i = 0; i < 6; i ++)
-+                      pci_write_config_dword(dev,
-+                                             PCI_BASE_ADDRESS_0 + (i * 4),
-+                                             pci_resource_start(dev, i));
-+              pci_write_config_byte(dev, PCI_INTERRUPT_LINE, dev->irq);
-+      }
-+      return 0;
-+}
 +
 +
-+#endif /* PCI power management */
++#define       BCM4704_DEVICE_ID       0x4704          /* 4704 chipcommon chipid */
++#define       BCM4704_ENET_ID         0x4706          /* 4704 enet (Use 47XX_ENET_ID instead!) */
 +
 +
-+/* Old cp0 access macros deprecated in 2.4.19 */
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,4,19))
-+#define read_c0_count() read_32bit_cp0_register(CP0_COUNT)
-+#endif
++#define       BCM4317_DEVICE_ID       0x4317          /* 4317 chip common chipid */
 +
 +
-+/* Module refcount handled internally in 2.6.x */
-+#ifndef SET_MODULE_OWNER
-+#define SET_MODULE_OWNER(dev)         do {} while (0)
-+#define OLD_MOD_INC_USE_COUNT         MOD_INC_USE_COUNT
-+#define OLD_MOD_DEC_USE_COUNT         MOD_DEC_USE_COUNT
-+#else
-+#define OLD_MOD_INC_USE_COUNT         do {} while (0)
-+#define OLD_MOD_DEC_USE_COUNT         do {} while (0)
-+#endif
++#define       BCM4318_DEVICE_ID       0x4318          /* 4318 chip common chipid */
++#define       BCM4318_D11G_ID         0x4318          /* 4318 801.11b/g id */
++#define       BCM4318_D11DUAL_ID      0x4319          /* 4318 801.11a/b/g id */
++#define BCM4318_JTAGM_ID      0x4331          /* 4318 jtagm device id */
 +
 +
-+#ifndef SET_NETDEV_DEV
-+#define SET_NETDEV_DEV(net, pdev)     do {} while (0)
-+#endif
++#define FPGA_JTAGM_ID         0x4330          /* ??? */
 +
 +
-+#ifndef HAVE_FREE_NETDEV
-+#define free_netdev(dev)              kfree(dev)
-+#endif
++/* Address map */
++#define BCM4710_SDRAM           0x00000000      /* Physical SDRAM */
++#define BCM4710_PCI_MEM         0x08000000      /* Host Mode PCI memory access space (64 MB) */
++#define BCM4710_PCI_CFG         0x0c000000      /* Host Mode PCI configuration space (64 MB) */
++#define BCM4710_PCI_DMA         0x40000000      /* Client Mode PCI memory access space (1 GB) */
++#define BCM4710_SDRAM_SWAPPED   0x10000000      /* Byteswapped Physical SDRAM */
++#define BCM4710_ENUM            0x18000000      /* Beginning of core enumeration space */
 +
 +
-+#if (LINUX_VERSION_CODE < KERNEL_VERSION(2,6,0))
-+/* struct packet_type redefined in 2.6.x */
-+#define af_packet_priv                        data
-+#endif
++/* Core register space */
++#define BCM4710_REG_SDRAM       0x18000000      /* SDRAM core registers */
++#define BCM4710_REG_ILINE20     0x18001000      /* InsideLine20 core registers */
++#define BCM4710_REG_EMAC0       0x18002000      /* Ethernet MAC 0 core registers */
++#define BCM4710_REG_CODEC       0x18003000      /* Codec core registers */
++#define BCM4710_REG_USB         0x18004000      /* USB core registers */
++#define BCM4710_REG_PCI         0x18005000      /* PCI core registers */
++#define BCM4710_REG_MIPS        0x18006000      /* MIPS core registers */
++#define BCM4710_REG_EXTIF       0x18007000      /* External Interface core registers */
++#define BCM4710_REG_EMAC1       0x18008000      /* Ethernet MAC 1 core registers */
 +
 +
-+#endif /* _linuxver_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/mipsinc.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/mipsinc.h
---- linux-2.4.32/arch/mips/bcm947xx/include/mipsinc.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/mipsinc.h     2005-12-16 23:39:10.748824500 +0100
-@@ -0,0 +1,552 @@
-+/*
-+ * HND Run Time Environment for standalone MIPS programs.
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
-+ */
++#define BCM4710_EXTIF           0x1f000000      /* External Interface base address */
++#define BCM4710_PCMCIA_MEM      0x1f000000      /* External Interface PCMCIA memory access */
++#define BCM4710_PCMCIA_IO       0x1f100000      /* PCMCIA I/O access */
++#define BCM4710_PCMCIA_CONF     0x1f200000      /* PCMCIA configuration */
++#define BCM4710_PROG            0x1f800000      /* Programable interface */
++#define BCM4710_FLASH           0x1fc00000      /* Flash */
 +
 +
-+#ifndef       _MISPINC_H
-+#define _MISPINC_H
++#define BCM4710_EJTAG           0xff200000      /* MIPS EJTAG space (2M) */
 +
 +
++#define BCM4710_UART            (BCM4710_REG_EXTIF + 0x00000300)
 +
 +
-+/* MIPS defines */
++#define BCM4710_EUART           (BCM4710_EXTIF + 0x00800000)
++#define BCM4710_LED             (BCM4710_EXTIF + 0x00900000)
 +
 +
-+#ifdef        _LANGUAGE_ASSEMBLY
++#define       BCM4712_DEVICE_ID       0x4712          /* 4712 chipcommon chipid */
++#define       BCM4712_MIPS_ID         0x4720          /* 4712 base devid */
++#define       BCM4712LARGE_PKG_ID     0               /* 340pin 4712 package id */
++#define       BCM4712SMALL_PKG_ID     1               /* 200pin 4712 package id */
++#define       BCM4712MID_PKG_ID       2               /* 225pin 4712 package id */
 +
 +
-+/*
-+ * Symbolic register names for 32 bit ABI
-+ */
-+#define zero  $0      /* wired zero */
-+#define AT    $1      /* assembler temp - uppercase because of ".set at" */
-+#define v0    $2      /* return value */
-+#define v1    $3
-+#define a0    $4      /* argument registers */
-+#define a1    $5
-+#define a2    $6
-+#define a3    $7
-+#define t0    $8      /* caller saved */
-+#define t1    $9
-+#define t2    $10
-+#define t3    $11
-+#define t4    $12
-+#define t5    $13
-+#define t6    $14
-+#define t7    $15
-+#define s0    $16     /* callee saved */
-+#define s1    $17
-+#define s2    $18
-+#define s3    $19
-+#define s4    $20
-+#define s5    $21
-+#define s6    $22
-+#define s7    $23
-+#define t8    $24     /* caller saved */
-+#define t9    $25
-+#define jp    $25     /* PIC jump register */
-+#define k0    $26     /* kernel scratch */
-+#define k1    $27
-+#define gp    $28     /* global pointer */
-+#define sp    $29     /* stack pointer */
-+#define fp    $30     /* frame pointer */
-+#define s8    $30     /* same like fp! */
-+#define ra    $31     /* return address */
++#define       SDIOH_FPGA_ID           0x4380          /* sdio host fpga */
 +
 +
++#define BCM5365_DEVICE_ID       0x5365          /* 5365 chipcommon chipid */
++#define       BCM5350_DEVICE_ID       0x5350          /* bcm5350 chipcommon chipid */
++#define       BCM5352_DEVICE_ID       0x5352          /* bcm5352 chipcommon chipid */
 +
 +
-+/*
-+ * CP0 Registers 
-+ */
++#define       BCM4320_DEVICE_ID       0x4320          /* bcm4320 chipcommon chipid */
 +
 +
-+#define C0_INX                $0
-+#define C0_RAND               $1
-+#define C0_TLBLO0     $2
-+#define C0_TLBLO      C0_TLBLO0
-+#define C0_TLBLO1     $3
-+#define C0_CTEXT      $4
-+#define C0_PGMASK     $5
-+#define C0_WIRED      $6
-+#define C0_BADVADDR   $8
-+#define C0_COUNT      $9
-+#define C0_TLBHI      $10
-+#define C0_COMPARE    $11
-+#define C0_SR         $12
-+#define C0_STATUS     C0_SR
-+#define C0_CAUSE      $13
-+#define C0_EPC                $14
-+#define C0_PRID               $15
-+#define C0_CONFIG     $16
-+#define C0_LLADDR     $17
-+#define C0_WATCHLO    $18
-+#define C0_WATCHHI    $19
-+#define C0_XCTEXT     $20
-+#define C0_DIAGNOSTIC $22
-+#define C0_BROADCOM   C0_DIAGNOSTIC
-+#define       C0_PERFORMANCE  $25
-+#define C0_ECC                $26
-+#define C0_CACHEERR   $27
-+#define C0_TAGLO      $28
-+#define C0_TAGHI      $29
-+#define C0_ERREPC     $30
-+#define C0_DESAVE     $31
++/* PCMCIA vendor Id's */
 +
 +
-+/*
-+ * LEAF - declare leaf routine
-+ */
-+#define LEAF(symbol)                          \
-+              .globl  symbol;                 \
-+              .align  2;                      \
-+              .type   symbol,@function;       \
-+              .ent    symbol,0;               \
-+symbol:               .frame  sp,0,ra
++#define       VENDOR_BROADCOM_PCMCIA  0x02d0
 +
 +
-+/*
-+ * END - mark end of function
-+ */
-+#define END(function)                         \
-+              .end    function;               \
-+              .size   function,.-function
++/* SDIO vendor Id's */
++#define       VENDOR_BROADCOM_SDIO    0x00BF
 +
 +
-+#define _ULCAST_
 +
 +
-+#else
++/* boardflags */
++#define       BFL_BTCOEXIST           0x0001  /* This board implements Bluetooth coexistance */
++#define       BFL_PACTRL              0x0002  /* This board has gpio 9 controlling the PA */
++#define       BFL_AIRLINEMODE         0x0004  /* This board implements gpio13 radio disable indication */
++#define       BFL_ENETROBO            0x0010  /* This board has robo switch or core */
++#define       BFL_CCKHIPWR            0x0040  /* Can do high-power CCK transmission */
++#define       BFL_ENETADM             0x0080  /* This board has ADMtek switch */
++#define       BFL_ENETVLAN            0x0100  /* This board has vlan capability */
++#define       BFL_AFTERBURNER         0x0200  /* This board supports Afterburner mode */
++#define BFL_NOPCI             0x0400  /* This board leaves PCI floating */
++#define BFL_FEM                       0x0800  /* This board supports the Front End Module */
++#define BFL_EXTLNA            0x1000  /* This board has an external LNA */
++#define BFL_HGPA              0x2000  /* This board has a high gain PA */
++#define       BFL_BTCMOD              0x4000  /* This board' BTCOEXIST is in the alternate gpios */
++#define       BFL_ALTIQ               0x8000  /* Alternate I/Q settings */
 +
 +
-+/*
-+ * The following macros are especially useful for __asm__
-+ * inline assembler.
-+ */
-+#ifndef __STR
-+#define __STR(x) #x
-+#endif
-+#ifndef STR
-+#define STR(x) __STR(x)
-+#endif
++/* board specific GPIO assignment, gpio 0-3 are also customer-configurable led */
++#define BOARD_GPIO_HWRAD_B    0x010   /* bit 4 is HWRAD input on 4301 */
++#define       BOARD_GPIO_BTCMOD_IN    0x010   /* bit 4 is the alternate BT Coexistance Input */
++#define       BOARD_GPIO_BTCMOD_OUT   0x020   /* bit 5 is the alternate BT Coexistance Out */
++#define       BOARD_GPIO_BTC_IN       0x080   /* bit 7 is BT Coexistance Input */
++#define       BOARD_GPIO_BTC_OUT      0x100   /* bit 8 is BT Coexistance Out */
++#define       BOARD_GPIO_PACTRL       0x200   /* bit 9 controls the PA on new 4306 boards */
++#define       PCI_CFG_GPIO_SCS        0x10    /* PCI config space bit 4 for 4306c0 slow clock source */
++#define PCI_CFG_GPIO_HWRAD    0x20    /* PCI config space GPIO 13 for hw radio disable */
++#define PCI_CFG_GPIO_XTAL     0x40    /* PCI config space GPIO 14 for Xtal powerup */
++#define PCI_CFG_GPIO_PLL      0x80    /* PCI config space GPIO 15 for PLL powerdown */
 +
 +
-+#define _ULCAST_ (unsigned long)
++/* Bus types */
++#define       SB_BUS                  0       /* Silicon Backplane */
++#define       PCI_BUS                 1       /* PCI target */
++#define       PCMCIA_BUS              2       /* PCMCIA target */
++#define SDIO_BUS              3       /* SDIO target */
++#define JTAG_BUS              4       /* JTAG */
 +
 +
++/* Allows optimization for single-bus support */
++#ifdef BCMBUSTYPE
++#define BUSTYPE(bus) (BCMBUSTYPE)
++#else
++#define BUSTYPE(bus) (bus)
++#endif
 +
 +
-+/*
-+ * CP0 Registers 
-+ */
++/* power control defines */
++#define PLL_DELAY             150             /* us pll on delay */
++#define FREF_DELAY            200             /* us fref change delay */
++#define MIN_SLOW_CLK          32              /* us Slow clock period */
++#define       XTAL_ON_DELAY           1000            /* us crystal power-on delay */
 +
 +
-+#define C0_INX                0               /* CP0: TLB Index */
-+#define C0_RAND               1               /* CP0: TLB Random */
-+#define C0_TLBLO0     2               /* CP0: TLB EntryLo0 */
-+#define C0_TLBLO      C0_TLBLO0       /* CP0: TLB EntryLo0 */
-+#define C0_TLBLO1     3               /* CP0: TLB EntryLo1 */
-+#define C0_CTEXT      4               /* CP0: Context */
-+#define C0_PGMASK     5               /* CP0: TLB PageMask */
-+#define C0_WIRED      6               /* CP0: TLB Wired */
-+#define C0_BADVADDR   8               /* CP0: Bad Virtual Address */
-+#define C0_COUNT      9               /* CP0: Count */
-+#define C0_TLBHI      10              /* CP0: TLB EntryHi */
-+#define C0_COMPARE    11              /* CP0: Compare */
-+#define C0_SR         12              /* CP0: Processor Status */
-+#define C0_STATUS     C0_SR           /* CP0: Processor Status */
-+#define C0_CAUSE      13              /* CP0: Exception Cause */
-+#define C0_EPC                14              /* CP0: Exception PC */
-+#define C0_PRID               15              /* CP0: Processor Revision Indentifier */
-+#define C0_CONFIG     16              /* CP0: Config */
-+#define C0_LLADDR     17              /* CP0: LLAddr */
-+#define C0_WATCHLO    18              /* CP0: WatchpointLo */
-+#define C0_WATCHHI    19              /* CP0: WatchpointHi */
-+#define C0_XCTEXT     20              /* CP0: XContext */
-+#define C0_DIAGNOSTIC 22              /* CP0: Diagnostic */
-+#define C0_BROADCOM   C0_DIAGNOSTIC   /* CP0: Broadcom Register */
-+#define       C0_PERFORMANCE  25              /* CP0: Performance Counter/Control Registers */
-+#define C0_ECC                26              /* CP0: ECC */
-+#define C0_CACHEERR   27              /* CP0: CacheErr */
-+#define C0_TAGLO      28              /* CP0: TagLo */
-+#define C0_TAGHI      29              /* CP0: TagHi */
-+#define C0_ERREPC     30              /* CP0: ErrorEPC */
-+#define C0_DESAVE     31              /* CP0: DebugSave */
++/* Reference Board Types */
 +
 +
-+#endif        /* _LANGUAGE_ASSEMBLY */
++#define       BU4710_BOARD            0x0400
++#define       VSIM4710_BOARD          0x0401
++#define       QT4710_BOARD            0x0402
 +
 +
-+/*
-+ * Memory segments (32bit kernel mode addresses)
-+ */
-+#undef KUSEG
-+#undef KSEG0
-+#undef KSEG1
-+#undef KSEG2
-+#undef KSEG3
-+#define KUSEG         0x00000000
-+#define KSEG0         0x80000000
-+#define KSEG1         0xa0000000
-+#define KSEG2         0xc0000000
-+#define KSEG3         0xe0000000
-+#define PHYSADDR_MASK 0x1fffffff
++#define       BU4610_BOARD            0x0403
++#define       VSIM4610_BOARD          0x0404
 +
 +
-+/*
-+ * Map an address to a certain kernel segment
-+ */
-+#undef PHYSADDR
-+#undef KSEG0ADDR
-+#undef KSEG1ADDR
-+#undef KSEG2ADDR
-+#undef KSEG3ADDR
++#define       BU4307_BOARD            0x0405
++#define       BCM94301CB_BOARD        0x0406
++#define       BCM94301PC_BOARD        0x0406          /* Pcmcia 5v card */
++#define       BCM94301MP_BOARD        0x0407
++#define       BCM94307MP_BOARD        0x0408
++#define       BCMAP4307_BOARD         0x0409
 +
 +
-+#define PHYSADDR(a)   (_ULCAST_(a) & PHYSADDR_MASK)
-+#define KSEG0ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG0)
-+#define KSEG1ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG1)
-+#define KSEG2ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG2)
-+#define KSEG3ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG3)
++#define       BU4309_BOARD            0x040a
++#define       BCM94309CB_BOARD        0x040b
++#define       BCM94309MP_BOARD        0x040c
++#define       BCM4309AP_BOARD         0x040d
 +
 +
++#define       BCM94302MP_BOARD        0x040e
 +
 +
-+#ifndef       Index_Invalidate_I
-+/*
-+ * Cache Operations
-+ */
-+#define Index_Invalidate_I    0x00
-+#define Index_Writeback_Inv_D 0x01
-+#define Index_Invalidate_SI   0x02
-+#define Index_Writeback_Inv_SD        0x03
-+#define Index_Load_Tag_I      0x04
-+#define Index_Load_Tag_D      0x05
-+#define Index_Load_Tag_SI     0x06
-+#define Index_Load_Tag_SD     0x07
-+#define Index_Store_Tag_I     0x08
-+#define Index_Store_Tag_D     0x09
-+#define Index_Store_Tag_SI    0x0A
-+#define Index_Store_Tag_SD    0x0B
-+#define Create_Dirty_Excl_D   0x0d
-+#define Create_Dirty_Excl_SD  0x0f
-+#define Hit_Invalidate_I      0x10
-+#define Hit_Invalidate_D      0x11
-+#define Hit_Invalidate_SI     0x12
-+#define Hit_Invalidate_SD     0x13
-+#define Fill_I                        0x14
-+#define Hit_Writeback_Inv_D   0x15
-+                                      /* 0x16 is unused */
-+#define Hit_Writeback_Inv_SD  0x17
-+#define R5K_Page_Invalidate_S 0x17
-+#define Hit_Writeback_I               0x18
-+#define Hit_Writeback_D               0x19
-+                                      /* 0x1a is unused */
-+#define Hit_Writeback_SD      0x1b
-+                                      /* 0x1c is unused */
-+                                      /* 0x1e is unused */
-+#define Hit_Set_Virtual_SI    0x1e
-+#define Hit_Set_Virtual_SD    0x1f
-+#endif
++#define       VSIM4310_BOARD          0x040f
++#define       BU4711_BOARD            0x0410
++#define       BCM94310U_BOARD         0x0411
++#define       BCM94310AP_BOARD        0x0412
++#define       BCM94310MP_BOARD        0x0414
 +
 +
++#define       BU4306_BOARD            0x0416
++#define       BCM94306CB_BOARD        0x0417
++#define       BCM94306MP_BOARD        0x0418
 +
 +
-+/*
-+ * R4x00 interrupt enable / cause bits
-+ */
-+#define IE_SW0                        (_ULCAST_(1) <<  8)
-+#define IE_SW1                        (_ULCAST_(1) <<  9)
-+#define IE_IRQ0                       (_ULCAST_(1) << 10)
-+#define IE_IRQ1                       (_ULCAST_(1) << 11)
-+#define IE_IRQ2                       (_ULCAST_(1) << 12)
-+#define IE_IRQ3                       (_ULCAST_(1) << 13)
-+#define IE_IRQ4                       (_ULCAST_(1) << 14)
-+#define IE_IRQ5                       (_ULCAST_(1) << 15)
++#define       BCM94710D_BOARD         0x041a
++#define       BCM94710R1_BOARD        0x041b
++#define       BCM94710R4_BOARD        0x041c
++#define       BCM94710AP_BOARD        0x041d
 +
 +
-+#ifndef       ST0_UM
-+/*
-+ * Bitfields in the mips32 cp0 status register
-+ */
-+#define ST0_IE                        0x00000001
-+#define ST0_EXL                       0x00000002
-+#define ST0_ERL                       0x00000004
-+#define ST0_UM                        0x00000010
-+#define ST0_SWINT0            0x00000100
-+#define ST0_SWINT1            0x00000200
-+#define ST0_HWINT0            0x00000400
-+#define ST0_HWINT1            0x00000800
-+#define ST0_HWINT2            0x00001000
-+#define ST0_HWINT3            0x00002000
-+#define ST0_HWINT4            0x00004000
-+#define ST0_HWINT5            0x00008000
-+#define ST0_IM                        0x0000ff00
-+#define ST0_NMI                       0x00080000
-+#define ST0_SR                        0x00100000
-+#define ST0_TS                        0x00200000
-+#define ST0_BEV                       0x00400000
-+#define ST0_RE                        0x02000000
-+#define ST0_RP                        0x08000000
-+#define ST0_CU                        0xf0000000
-+#define ST0_CU0                       0x10000000
-+#define ST0_CU1                       0x20000000
-+#define ST0_CU2                       0x40000000
-+#define ST0_CU3                       0x80000000
-+#endif
 +
 +
++#define       BU2050_BOARD            0x041f
 +
 +
-+/*
-+ * Bitfields in the mips32 cp0 cause register
-+ */
-+#define C_EXC                 0x0000007c
-+#define C_EXC_SHIFT           2
-+#define C_INT                 0x0000ff00
-+#define C_INT_SHIFT           8
-+#define C_SW0                 (_ULCAST_(1) <<  8)
-+#define C_SW1                 (_ULCAST_(1) <<  9)
-+#define C_IRQ0                        (_ULCAST_(1) << 10)
-+#define C_IRQ1                        (_ULCAST_(1) << 11)
-+#define C_IRQ2                        (_ULCAST_(1) << 12)
-+#define C_IRQ3                        (_ULCAST_(1) << 13)
-+#define C_IRQ4                        (_ULCAST_(1) << 14)
-+#define C_IRQ5                        (_ULCAST_(1) << 15)
-+#define C_WP                  0x00400000
-+#define C_IV                  0x00800000
-+#define C_CE                  0x30000000
-+#define C_CE_SHIFT            28
-+#define C_BD                  0x80000000
 +
 +
-+/* Values in C_EXC */
-+#define EXC_INT                       0
-+#define EXC_TLBM              1
-+#define EXC_TLBL              2
-+#define EXC_TLBS              3
-+#define EXC_AEL                       4
-+#define EXC_AES                       5
-+#define EXC_IBE                       6
-+#define EXC_DBE                       7
-+#define EXC_SYS                       8
-+#define EXC_BPT                       9
-+#define EXC_RI                        10
-+#define EXC_CU                        11
-+#define EXC_OV                        12
-+#define EXC_TR                        13
-+#define EXC_WATCH             23
-+#define EXC_MCHK              24
++#define       BCM94309G_BOARD         0x0421
 +
 +
++#define       BCM94301PC3_BOARD       0x0422          /* Pcmcia 3.3v card */
 +
 +
-+/*
-+ * Bits in the cp0 config register.
-+ */
-+#define CONF_CM_CACHABLE_NO_WA                0
-+#define CONF_CM_CACHABLE_WA           1
-+#define CONF_CM_UNCACHED              2
-+#define CONF_CM_CACHABLE_NONCOHERENT  3
-+#define CONF_CM_CACHABLE_CE           4
-+#define CONF_CM_CACHABLE_COW          5
-+#define CONF_CM_CACHABLE_CUW          6
-+#define CONF_CM_CACHABLE_ACCELERATED  7
-+#define CONF_CM_CMASK                 7
-+#define CONF_CU                               (_ULCAST_(1) <<  3)
-+#define CONF_DB                               (_ULCAST_(1) <<  4)
-+#define CONF_IB                               (_ULCAST_(1) <<  5)
-+#define CONF_SE                               (_ULCAST_(1) << 12)
-+#define CONF_SC                               (_ULCAST_(1) << 17)
-+#define CONF_AC                               (_ULCAST_(1) << 23)
-+#define CONF_HALT                     (_ULCAST_(1) << 25)
++#define       BU4704_BOARD            0x0423
++#define       BU4702_BOARD            0x0424
 +
 +
++#define       BCM94306PC_BOARD        0x0425          /* pcmcia 3.3v 4306 card */
 +
 +
-+/*
-+ * Bits in the cp0 config register select 1.
-+ */
-+#define CONF1_FP              0x00000001      /* FPU present */
-+#define CONF1_EP              0x00000002      /* EJTAG present */
-+#define CONF1_CA              0x00000004      /* mips16 implemented */
-+#define CONF1_WR              0x00000008      /* Watch registers present */
-+#define CONF1_PC              0x00000010      /* Performance counters present */
-+#define CONF1_DA_SHIFT                7               /* D$ associativity */
-+#define CONF1_DA_MASK         0x00000380
-+#define CONF1_DA_BASE         1
-+#define CONF1_DL_SHIFT                10              /* D$ line size */
-+#define CONF1_DL_MASK         0x00001c00
-+#define CONF1_DL_BASE         2
-+#define CONF1_DS_SHIFT                13              /* D$ sets/way */
-+#define CONF1_DS_MASK         0x0000e000
-+#define CONF1_DS_BASE         64
-+#define CONF1_IA_SHIFT                16              /* I$ associativity */
-+#define CONF1_IA_MASK         0x00070000
-+#define CONF1_IA_BASE         1
-+#define CONF1_IL_SHIFT                19              /* I$ line size */
-+#define CONF1_IL_MASK         0x00380000
-+#define CONF1_IL_BASE         2
-+#define CONF1_IS_SHIFT                22              /* Instruction cache sets/way */
-+#define CONF1_IS_MASK         0x01c00000
-+#define CONF1_IS_BASE         64
-+#define CONF1_MS_MASK         0x7e000000      /* Number of tlb entries */
-+#define CONF1_MS_SHIFT                25
++#define       BU4317_BOARD            0x0426
 +
 +
-+/* PRID register */
-+#define PRID_COPT_MASK                0xff000000
-+#define PRID_COMP_MASK                0x00ff0000
-+#define PRID_IMP_MASK         0x0000ff00
-+#define PRID_REV_MASK         0x000000ff
 +
 +
-+#define PRID_COMP_LEGACY      0x000000
-+#define PRID_COMP_MIPS                0x010000
-+#define PRID_COMP_BROADCOM    0x020000
-+#define PRID_COMP_ALCHEMY     0x030000
-+#define PRID_COMP_SIBYTE      0x040000
-+#define PRID_IMP_BCM4710      0x4000
-+#define PRID_IMP_BCM3302      0x9000
-+#define PRID_IMP_BCM3303      0x9100
++#define       BCM94702MN_BOARD        0x0428
 +
 +
-+#define PRID_IMP_UNKNOWN      0xff00
++/* BCM4702 1U CompactPCI Board */
++#define       BCM94702CPCI_BOARD      0x0429
 +
 +
-+#define BCM330X(id) \
-+      (((id & (PRID_COMP_MASK | PRID_IMP_MASK)) == (PRID_COMP_BROADCOM | PRID_IMP_BCM3302)) \
-+      || ((id & (PRID_COMP_MASK | PRID_IMP_MASK)) == (PRID_COMP_BROADCOM | PRID_IMP_BCM3303)))
++/* BCM4702 with BCM95380 VLAN Router */
++#define       BCM95380RR_BOARD        0x042a
 +
 +
-+/* Bits in C0_BROADCOM */
-+#define BRCM_PFC_AVAIL                0x20000000      /* PFC is available */
-+#define BRCM_DC_ENABLE                0x40000000      /* Enable Data $ */
-+#define BRCM_IC_ENABLE                0x80000000      /* Enable Instruction $ */
-+#define BRCM_PFC_ENABLE               0x00400000      /* Obsolete? Enable PFC (at least on 4310) */
++/* cb4306 with SiGe PA */
++#define       BCM94306CBSG_BOARD      0x042b
 +
 +
-+/* PreFetch Cache aka Read Ahead Cache */
++/* mp4301 with 2050 radio */
++#define       BCM94301MPL_BOARD       0x042c
 +
 +
-+#define PFC_CR0                       0xff400000      /* control reg 0 */
-+#define PFC_CR1                       0xff400004      /* control reg 1 */
++/* cb4306 with SiGe PA */
++#define       PCSG94306_BOARD         0x042d
 +
 +
-+/* PFC operations */
-+#define PFC_I                 0x00000001      /* Enable PFC use for instructions */
-+#define PFC_D                 0x00000002      /* Enable PFC use for data */
-+#define PFC_PFI                       0x00000004      /* Enable seq. prefetch for instructions */
-+#define PFC_PFD                       0x00000008      /* Enable seq. prefetch for data */
-+#define PFC_CINV              0x00000010      /* Enable selective (i/d) cacheop flushing */
-+#define PFC_NCH                       0x00000020      /* Disable flushing based on cacheops */
-+#define PFC_DPF                       0x00000040      /* Enable directional prefetching */
-+#define PFC_FLUSH             0x00000100      /* Flush the PFC */
-+#define PFC_BRR                       0x40000000      /* Bus error indication */
-+#define PFC_PWR                       0x80000000      /* Disable power saving (clock gating) */
++/* bu4704 with sdram */
++#define       BU4704SD_BOARD          0x042e
 +
 +
-+/* Handy defaults */
-+#define PFC_DISABLED          0
-+#define PFC_AUTO                      0xffffffff      /* auto select the default mode */
-+#define PFC_INST              (PFC_I | PFC_PFI | PFC_CINV)
-+#define PFC_INST_NOPF         (PFC_I | PFC_CINV)
-+#define PFC_DATA              (PFC_D | PFC_PFD | PFC_CINV)
-+#define PFC_DATA_NOPF         (PFC_D | PFC_CINV)
-+#define PFC_I_AND_D           (PFC_INST | PFC_DATA)
-+#define PFC_I_AND_D_NOPF      (PFC_INST_NOPF | PFC_DATA_NOPF)
++/* Dual 11a/11g Router */
++#define       BCM94704AGR_BOARD       0x042f
 +
 +
++/* 11a-only minipci */
++#define       BCM94308MP_BOARD        0x0430
 +
 +
-+/* 
-+ * These are the UART port assignments, expressed as offsets from the base
-+ * register.  These assignments should hold for any serial port based on
-+ * a 8250, 16450, or 16550(A).
-+ */
 +
 +
-+#define UART_RX               0       /* In:  Receive buffer (DLAB=0) */
-+#define UART_TX               0       /* Out: Transmit buffer (DLAB=0) */
-+#define UART_DLL      0       /* Out: Divisor Latch Low (DLAB=1) */
-+#define UART_DLM      1       /* Out: Divisor Latch High (DLAB=1) */
-+#define UART_LCR      3       /* Out: Line Control Register */
-+#define UART_MCR      4       /* Out: Modem Control Register */
-+#define UART_LSR      5       /* In:  Line Status Register */
-+#define UART_MSR      6       /* In:  Modem Status Register */
-+#define UART_SCR      7       /* I/O: Scratch Register */
-+#define UART_LCR_DLAB 0x80    /* Divisor latch access bit */
-+#define UART_LCR_WLEN8        0x03    /* Wordlength: 8 bits */
-+#define UART_MCR_LOOP 0x10    /* Enable loopback test mode */
-+#define UART_LSR_THRE 0x20    /* Transmit-hold-register empty */
-+#define UART_LSR_RXRDY        0x01    /* Receiver ready */
 +
 +
++/* BCM94317 boards */
++#define BCM94317CB_BOARD      0x0440
++#define BCM94317MP_BOARD      0x0441
++#define BCM94317PCMCIA_BOARD  0x0442
++#define BCM94317SDIO_BOARD    0x0443
 +
 +
-+#ifndef       _LANGUAGE_ASSEMBLY
++#define BU4712_BOARD          0x0444
++#define       BU4712SD_BOARD          0x045d
++#define       BU4712L_BOARD           0x045f
 +
 +
-+/*
-+ * Macros to access the system control coprocessor
-+ */
++/* BCM4712 boards */
++#define BCM94712AP_BOARD      0x0445
++#define BCM94712P_BOARD               0x0446
 +
 +
-+#define MFC0(source, sel)                                     \
-+({                                                            \
-+      int __res;                                              \
-+      __asm__ __volatile__(                                   \
-+      ".set\tnoreorder\n\t"                                   \
-+      ".set\tnoat\n\t"                                        \
-+      ".word\t"STR(0x40010000 | ((source)<<11) | (sel))"\n\t" \
-+      "move\t%0,$1\n\t"                                       \
-+      ".set\tat\n\t"                                          \
-+      ".set\treorder"                                         \
-+      :"=r" (__res)                                           \
-+      :                                                       \
-+      :"$1");                                                 \
-+      __res;                                                  \
-+})
++/* BCM4318 boards */
++#define BU4318_BOARD          0x0447
++#define CB4318_BOARD          0x0448
++#define MPG4318_BOARD         0x0449
++#define MP4318_BOARD          0x044a
++#define SD4318_BOARD          0x044b
 +
 +
-+#define MTC0(source, sel, value)                              \
-+do {                                                          \
-+      __asm__ __volatile__(                                   \
-+      ".set\tnoreorder\n\t"                                   \
-+      ".set\tnoat\n\t"                                        \
-+      "move\t$1,%z0\n\t"                                      \
-+      ".word\t"STR(0x40810000 | ((source)<<11) | (sel))"\n\t" \
-+      ".set\tat\n\t"                                          \
-+      ".set\treorder"                                         \
-+      :                                                       \
-+      :"jr" (value)                                           \
-+      :"$1");                                                 \
-+} while (0)
++/* BCM63XX boards */
++#define BCM96338_BOARD                0x6338
++#define BCM96345_BOARD                0x6345
++#define BCM96348_BOARD                0x6348
 +
 +
-+#define get_c0_count()                                                \
-+({                                                            \
-+      int __res;                                              \
-+      __asm__ __volatile__(                                   \
-+      ".set\tnoreorder\n\t"                                   \
-+      ".set\tnoat\n\t"                                        \
-+      "mfc0\t%0,$9\n\t"                                       \
-+      ".set\tat\n\t"                                          \
-+      ".set\treorder"                                         \
-+      :"=r" (__res));                                         \
-+      __res;                                                  \
-+})
++/* Another mp4306 with SiGe */
++#define       BCM94306P_BOARD         0x044c
 +
 +
-+static INLINE void icache_probe(uint32 config1, uint *size, uint *lsize)
-+{
-+      uint lsz, sets, ways;
++/* CF-like 4317 modules */
++#define       BCM94317CF_BOARD        0x044d
 +
 +
-+      /* Instruction Cache Size = Associativity * Line Size * Sets Per Way */
-+      if ((lsz = ((config1 & CONF1_IL_MASK) >> CONF1_IL_SHIFT)))
-+              lsz = CONF1_IL_BASE << lsz;
-+      sets = CONF1_IS_BASE << ((config1 & CONF1_IS_MASK) >> CONF1_IS_SHIFT);
-+      ways = CONF1_IA_BASE + ((config1 & CONF1_IA_MASK) >> CONF1_IA_SHIFT);
-+      *size = lsz * sets * ways;
-+      *lsize = lsz;
-+}
++/* mp4303 */
++#define       BCM94303MP_BOARD        0x044e
 +
 +
-+static INLINE void dcache_probe(uint32 config1, uint *size, uint *lsize)
-+{
-+      uint lsz, sets, ways;
++/* mpsgh4306 */
++#define       BCM94306MPSGH_BOARD     0x044f
 +
 +
-+      /* Data Cache Size = Associativity * Line Size * Sets Per Way */
-+      if ((lsz = ((config1 & CONF1_DL_MASK) >> CONF1_DL_SHIFT)))
-+              lsz = CONF1_DL_BASE << lsz;
-+      sets = CONF1_DS_BASE << ((config1 & CONF1_DS_MASK) >> CONF1_DS_SHIFT);
-+      ways = CONF1_DA_BASE + ((config1 & CONF1_DA_MASK) >> CONF1_DA_SHIFT);
-+      *size = lsz * sets * ways;
-+      *lsize = lsz;
-+}
++/* BRCM 4306 w/ Front End Modules */
++#define BCM94306MPM           0x0450
++#define BCM94306MPL           0x0453
 +
 +
-+#define cache_op(base, op)                    \
-+      __asm__ __volatile__("                  \
-+              .set noreorder;                 \
-+              .set mips3;                     \
-+              cache %1, (%0);                 \
-+              .set mips0;                     \
-+              .set reorder"                   \
-+              :                               \
-+              : "r" (base),                   \
-+                "i" (op));
++/* 4712agr */
++#define       BCM94712AGR_BOARD       0x0451
 +
 +
-+#define cache_unroll4(base, delta, op)                \
-+      __asm__ __volatile__("                  \
-+              .set noreorder;                 \
-+              .set mips3;                     \
-+              cache %1,0(%0);                 \
-+              cache %1,delta(%0);             \
-+              cache %1,(2 * delta)(%0);       \
-+              cache %1,(3 * delta)(%0);       \
-+              .set mips0;                     \
-+              .set reorder"                   \
-+              :                               \
-+              : "r" (base),                   \
-+                "i" (op));
++/* The real CF 4317 board */
++#define       CFI4317_BOARD           0x0452
 +
 +
-+#endif /* !_LANGUAGE_ASSEMBLY */
++/* pcmcia 4303 */
++#define       PC4303_BOARD            0x0454
 +
 +
-+#endif        /* _MISPINC_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/osl.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/osl.h
---- linux-2.4.32/arch/mips/bcm947xx/include/osl.h      1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/osl.h 2005-12-16 23:39:10.748824500 +0100
-@@ -0,0 +1,42 @@
-+/*
-+ * OS Abstraction Layer
-+ * 
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ * $Id$
-+ */
++/* 5350K */
++#define       BCM95350K_BOARD         0x0455
 +
 +
-+#ifndef _osl_h_
-+#define _osl_h_
++/* 5350R */
++#define       BCM95350R_BOARD         0x0456
 +
 +
-+/* osl handle type forward declaration */
-+typedef struct os_handle osl_t;
++/* 4306mplna */
++#define       BCM94306MPLNA_BOARD     0x0457
 +
 +
-+#if defined(linux)
-+#include <linux_osl.h>
-+#elif defined(NDIS)
-+#include <ndis_osl.h>
-+#elif defined(_CFE_)
-+#include <cfe_osl.h>
-+#elif defined(_HNDRTE_)
-+#include <hndrte_osl.h>
-+#elif defined(_MINOSL_)
-+#include <min_osl.h>
-+#elif PMON
-+#include <pmon_osl.h>
-+#elif defined(MACOSX)
-+#include <macosx_osl.h>
-+#else
-+#error "Unsupported OSL requested"
-+#endif
++/* 4320 boards */
++#define       BU4320_BOARD            0x0458
++#define       BU4320S_BOARD           0x0459
++#define       BCM94320PH_BOARD        0x045a
++
++/* 4306mph */
++#define       BCM94306MPH_BOARD       0x045b
++
++/* 4306pciv */
++#define       BCM94306PCIV_BOARD      0x045c
++
++#define       BU4712SD_BOARD          0x045d
++
++#define       BCM94320PFLSH_BOARD     0x045e
++
++#define       BU4712L_BOARD           0x045f
++#define       BCM94712LGR_BOARD       0x0460
++#define       BCM94320R_BOARD         0x0461
++
++#define       BU5352_BOARD            0x0462
 +
 +
-+/* handy */
-+#define       SET_REG(r, mask, val)   W_REG((r), ((R_REG(r) & ~(mask)) | (val)))
-+#define       MAXPRIO         7       /* 0-7 */
++#define       BCM94318MPGH_BOARD      0x0463
++
++
++#define       BCM95352GR_BOARD        0x0467
++
++/* bcm95351agr */
++#define       BCM95351AGR_BOARD       0x0470
++
++/* # of GPIO pins */
++#define GPIO_NUMPINS          16
 +
 +
-+#endif        /* _osl_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/pcicfg.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/pcicfg.h
---- linux-2.4.32/arch/mips/bcm947xx/include/pcicfg.h   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/pcicfg.h      2005-12-16 23:39:10.752824750 +0100
-@@ -0,0 +1,451 @@
++#endif /* _BCMDEVS_H */
+diff -urN linux.old/arch/mips/bcm947xx/include/bcmdevs.h linux.dev/arch/mips/bcm947xx/include/bcmdevs.h
+--- linux.old/arch/mips/bcm947xx/include/bcmdevs.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/bcmdevs.h     2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,369 @@
 +/*
 +/*
-+ * pcicfg.h: PCI configuration  constants and structures.
++ * Broadcom device-specific manifest constants.
 + *
 + *
-+ * Copyright 2005, Broadcom Corporation
++ * Copyright 2006, Broadcom Corporation
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
 + * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
 + * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
++ * $Id: bcmdevs.h,v 1.1.1.17 2006/04/15 01:29:08 michael Exp $
 + */
 +
 + */
 +
-+#ifndef       _h_pci_
-+#define       _h_pci_
++#ifndef       _BCMDEVS_H
++#define       _BCMDEVS_H
 +
 +
-+/* The following inside ifndef's so we don't collide with NTDDK.H */
-+#ifndef PCI_MAX_BUS
-+#define PCI_MAX_BUS           0x100
-+#endif
-+#ifndef PCI_MAX_DEVICES
-+#define PCI_MAX_DEVICES               0x20
-+#endif
-+#ifndef PCI_MAX_FUNCTION
-+#define PCI_MAX_FUNCTION      0x8
-+#endif
++#include "bcm4710.h"
 +
 +
-+#ifndef PCI_INVALID_VENDORID
-+#define PCI_INVALID_VENDORID  0xffff
-+#endif
-+#ifndef PCI_INVALID_DEVICEID
-+#define PCI_INVALID_DEVICEID  0xffff
-+#endif
++/* Known PCI vendor Id's */
++#define       VENDOR_EPIGRAM          0xfeda
++#define       VENDOR_BROADCOM         0x14e4
++#define       VENDOR_3COM             0x10b7
++#define       VENDOR_NETGEAR          0x1385
++#define       VENDOR_DIAMOND          0x1092
++#define       VENDOR_DELL             0x1028
++#define       VENDOR_HP               0x0e11
++#define       VENDOR_APPLE            0x106b
 +
 +
++/* PCI Device Id's */
++#define       BCM4210_DEVICE_ID       0x1072          /* never used */
++#define       BCM4211_DEVICE_ID       0x4211
++#define       BCM4230_DEVICE_ID       0x1086          /* never used */
++#define       BCM4231_DEVICE_ID       0x4231
 +
 +
-+/* Convert between bus-slot-function-register and config addresses */
++#define       BCM4410_DEVICE_ID       0x4410          /* bcm44xx family pci iline */
++#define       BCM4430_DEVICE_ID       0x4430          /* bcm44xx family cardbus iline */
++#define       BCM4412_DEVICE_ID       0x4412          /* bcm44xx family pci enet */
++#define       BCM4432_DEVICE_ID       0x4432          /* bcm44xx family cardbus enet */
 +
 +
-+#define       PCICFG_BUS_SHIFT        16      /* Bus shift */
-+#define       PCICFG_SLOT_SHIFT       11      /* Slot shift */
-+#define       PCICFG_FUN_SHIFT        8       /* Function shift */
-+#define       PCICFG_OFF_SHIFT        0       /* Register shift */
++#define       BCM3352_DEVICE_ID       0x3352          /* bcm3352 device id */
++#define       BCM3360_DEVICE_ID       0x3360          /* bcm3360 device id */
 +
 +
-+#define       PCICFG_BUS_MASK         0xff    /* Bus mask */
-+#define       PCICFG_SLOT_MASK        0x1f    /* Slot mask */
-+#define       PCICFG_FUN_MASK         7       /* Function mask */
-+#define       PCICFG_OFF_MASK         0xff    /* Bus mask */
++#define       EPI41210_DEVICE_ID      0xa0fa          /* bcm4210 */
++#define       EPI41230_DEVICE_ID      0xa10e          /* bcm4230 */
 +
 +
-+#define       PCI_CONFIG_ADDR(b, s, f, o)                                     \
-+              ((((b) & PCICFG_BUS_MASK) << PCICFG_BUS_SHIFT)          \
-+               | (((s) & PCICFG_SLOT_MASK) << PCICFG_SLOT_SHIFT)      \
-+               | (((f) & PCICFG_FUN_MASK) << PCICFG_FUN_SHIFT)        \
-+               | (((o) & PCICFG_OFF_MASK) << PCICFG_OFF_SHIFT))
++#define       BCM47XX_ILINE_ID        0x4711          /* 47xx iline20 */
++#define       BCM47XX_V90_ID          0x4712          /* 47xx v90 codec */
++#define       BCM47XX_ENET_ID         0x4713          /* 47xx enet */
++#define       BCM47XX_EXT_ID          0x4714          /* 47xx external i/f */
++#define       BCM47XX_USB_ID          0x4715          /* 47xx usb */
++#define       BCM47XX_USBH_ID         0x4716          /* 47xx usb host */
++#define       BCM47XX_USBD_ID         0x4717          /* 47xx usb device */
++#define       BCM47XX_IPSEC_ID        0x4718          /* 47xx ipsec */
++#define       BCM47XX_ROBO_ID         0x4719          /* 47xx/53xx roboswitch core */
++#define       BCM47XX_USB20H_ID       0x471a          /* 47xx usb 2.0 host */
++#define       BCM47XX_USB20D_ID       0x471b          /* 47xx usb 2.0 device */
++#define       BCM47XX_ATA100_ID       0x471d          /* 47xx parallel ATA */
++#define       BCM47XX_SATAXOR_ID      0x471e          /* 47xx serial ATA & XOR DMA */
++#define       BCM47XX_GIGETH_ID       0x471f          /* 47xx GbE (5700) */
 +
 +
-+#define       PCI_CONFIG_BUS(a)       (((a) >> PCICFG_BUS_SHIFT) & PCICFG_BUS_MASK)
-+#define       PCI_CONFIG_SLOT(a)      (((a) >> PCICFG_SLOT_SHIFT) & PCICFG_SLOT_MASK)
-+#define       PCI_CONFIG_FUN(a)       (((a) >> PCICFG_FUN_SHIFT) & PCICFG_FUN_MASK)
-+#define       PCI_CONFIG_OFF(a)       (((a) >> PCICFG_OFF_SHIFT) & PCICFG_OFF_MASK)
++#define BCM47XX_SMBUS_EMU_ID  0x47fe          /* 47xx emulated SMBus device */
++#define       BCM47XX_XOR_EMU_ID      0x47ff          /* 47xx emulated XOR engine */
 +
 +
-+/* PCIE Config space accessing MACROS*/
++#define       BCM4710_CHIP_ID         0x4710          /* 4710 chipid returned by sb_chip() */
++#define       BCM4710_DEVICE_ID       0x4710          /* 4710 primary function 0 */
 +
 +
-+#define       PCIECFG_BUS_SHIFT       24      /* Bus shift */
-+#define       PCIECFG_SLOT_SHIFT      19      /* Slot/Device shift */
-+#define       PCIECFG_FUN_SHIFT       16      /* Function shift */
-+#define       PCIECFG_OFF_SHIFT       0       /* Register shift */
++#define       BCM4402_CHIP_ID         0x4402          /* 4402 chipid */
++#define       BCM4402_ENET_ID         0x4402          /* 4402 enet */
++#define       BCM4402_V90_ID          0x4403          /* 4402 v90 codec */
++#define       BCM4401_ENET_ID         0x170c          /* 4401b0 production enet cards */
 +
 +
-+#define       PCIECFG_BUS_MASK        0xff    /* Bus mask */
-+#define       PCIECFG_SLOT_MASK       0x1f    /* Slot/Device mask */
-+#define       PCIECFG_FUN_MASK        7       /* Function mask */
-+#define       PCIECFG_OFF_MASK        0x3ff   /* Register mask */
++#define       BCM4306_CHIP_ID         0x4306          /* 4306 chipcommon chipid */
++#define       BCM4306_D11G_ID         0x4320          /* 4306 802.11g */
++#define       BCM4306_D11G_ID2        0x4325          
++#define       BCM4306_D11A_ID         0x4321          /* 4306 802.11a */
++#define       BCM4306_UART_ID         0x4322          /* 4306 uart */
++#define       BCM4306_V90_ID          0x4323          /* 4306 v90 codec */
++#define       BCM4306_D11DUAL_ID      0x4324          /* 4306 dual A+B */
 +
 +
-+#define       PCIE_CONFIG_ADDR(b, s, f, o)                                    \
-+              ((((b) & PCIECFG_BUS_MASK) << PCIECFG_BUS_SHIFT)                \
-+               | (((s) & PCIECFG_SLOT_MASK) << PCIECFG_SLOT_SHIFT)    \
-+               | (((f) & PCIECFG_FUN_MASK) << PCIECFG_FUN_SHIFT)      \
-+               | (((o) & PCIECFG_OFF_MASK) << PCIECFG_OFF_SHIFT))
++#define       BCM4309_PKG_ID          1               /* 4309 package id */
 +
 +
-+#define       PCIE_CONFIG_BUS(a)      (((a) >> PCIECFG_BUS_SHIFT) & PCIECFG_BUS_MASK)
-+#define       PCIE_CONFIG_SLOT(a)     (((a) >> PCIECFG_SLOT_SHIFT) & PCIECFG_SLOT_MASK)
-+#define       PCIE_CONFIG_FUN(a)      (((a) >> PCIECFG_FUN_SHIFT) & PCIECFG_FUN_MASK)
-+#define       PCIE_CONFIG_OFF(a)      (((a) >> PCIECFG_OFF_SHIFT) & PCIECFG_OFF_MASK)
++#define       BCM4311_CHIP_ID         0x4311          /* 4311 PCIe 802.11a/b/g */
++#define       BCM4311_D11G_ID         0x4311          /* 4311 802.11b/g id */
++#define       BCM4311_D11DUAL_ID      0x4312          /* 4311 802.11a/b/g id */
++#define       BCM4311_D11A_ID         0x4313          /* 4311 802.11a id */
 +
 +
-+      
-+/* The actual config space */
++#define       BCM4303_D11B_ID         0x4303          /* 4303 802.11b */
++#define       BCM4303_PKG_ID          2               /* 4303 package id */
 +
 +
-+#define       PCI_BAR_MAX             6
++#define       BCMGPRS_UART_ID         0x4333          /* Uart id used by 4306/gprs card */
++#define       BCMGPRS2_UART_ID        0x4344          /* Uart id used by 4306/gprs card */
 +
 +
-+#define       PCI_ROM_BAR             8
++#define       BCM4704_CHIP_ID         0x4704          /* 4704 chipcommon chipid */
++#define       BCM4704_ENET_ID         0x4706          /* 4704 enet (Use 47XX_ENET_ID instead!) */
 +
 +
-+#define       PCR_RSVDA_MAX           2
++#define       BCM4318_CHIP_ID         0x4318          /* 4318 chip common chipid */
++#define       BCM4318_D11G_ID         0x4318          /* 4318 802.11b/g id */
++#define       BCM4318_D11DUAL_ID      0x4319          /* 4318 802.11a/b/g id */
++#define       BCM4318_D11A_ID         0x431a          /* 4318 802.11a id */
 +
 +
-+/* pci config status reg has a bit to indicate that capability ptr is present*/
++#define       BCM4321_CHIP_ID         0x4321          /* 4321 chip common chipid */
++#define       BCM4321_D11N_ID         0x4328          /* 4321 802.11n dualband id */
++#define       BCM4321_D11N2G_ID       0x4329          /* 4321 802.11n 2.4Hgz band id */
++#define       BCM4321_D11N5G_ID       0x432a          /* 4321 802.11n 5Ghz band id */
 +
 +
-+#define PCI_CAPPTR_PRESENT    0x0010
++#define BCM4331_CHIP_ID               0x4331          /* 4331 chip common chipid */
++#define BCM4331_D11N2G_ID     0x4330          /* 4331 802.11n 2.4Ghz band id */
++#define BCM4331_D11N_ID               0x4331          /* 4331 802.11n dualband id */
++#define BCM4331_D11N5G_ID     0x4332          /* 4331 802.11n 5Ghz band id */
 +
 +
-+typedef struct _pci_config_regs {
-+    unsigned short    vendor;
-+    unsigned short    device;
-+    unsigned short    command;
-+    unsigned short    status;
-+    unsigned char     rev_id;
-+    unsigned char     prog_if;
-+    unsigned char     sub_class;
-+    unsigned char     base_class;
-+    unsigned char     cache_line_size;
-+    unsigned char     latency_timer;
-+    unsigned char     header_type;
-+    unsigned char     bist;
-+    unsigned long     base[PCI_BAR_MAX];
-+    unsigned long     cardbus_cis;
-+    unsigned short    subsys_vendor;
-+    unsigned short    subsys_id;
-+    unsigned long     baserom;
-+    unsigned long     rsvd_a[PCR_RSVDA_MAX];
-+    unsigned char     int_line;
-+    unsigned char     int_pin;
-+    unsigned char     min_gnt;
-+    unsigned char     max_lat;
-+    unsigned char     dev_dep[192];
-+} pci_config_regs;
++#define HDLSIM5350_PKG_ID     1               /* HDL simulator package id for a 5350 */
++#define HDLSIM_PKG_ID         14              /* HDL simulator package id */
++#define HWSIM_PKG_ID          15              /* Hardware simulator package id */
 +
 +
-+#define       SZPCR           (sizeof (pci_config_regs))
-+#define       MINSZPCR        64              /* offsetof (dev_dep[0] */
++#define       BCM4712_CHIP_ID         0x4712          /* 4712 chipcommon chipid */
++#define       BCM4712_MIPS_ID         0x4720          /* 4712 base devid */
++#define       BCM4712LARGE_PKG_ID     0               /* 340pin 4712 package id */
++#define       BCM4712SMALL_PKG_ID     1               /* 200pin 4712 package id */
++#define       BCM4712MID_PKG_ID       2               /* 225pin 4712 package id */
 +
 +
-+/* A structure for the config registers is nice, but in most
-+ * systems the config space is not memory mapped, so we need
-+ * filed offsetts. :-(
-+ */
-+#define       PCI_CFG_VID             0
-+#define       PCI_CFG_DID             2
-+#define       PCI_CFG_CMD             4
-+#define       PCI_CFG_STAT            6
-+#define       PCI_CFG_REV             8
-+#define       PCI_CFG_PROGIF          9
-+#define       PCI_CFG_SUBCL           0xa
-+#define       PCI_CFG_BASECL          0xb
-+#define       PCI_CFG_CLSZ            0xc
-+#define       PCI_CFG_LATTIM          0xd
-+#define       PCI_CFG_HDR             0xe
-+#define       PCI_CFG_BIST            0xf
-+#define       PCI_CFG_BAR0            0x10
-+#define       PCI_CFG_BAR1            0x14
-+#define       PCI_CFG_BAR2            0x18
-+#define       PCI_CFG_BAR3            0x1c
-+#define       PCI_CFG_BAR4            0x20
-+#define       PCI_CFG_BAR5            0x24
-+#define       PCI_CFG_CIS             0x28
-+#define       PCI_CFG_SVID            0x2c
-+#define       PCI_CFG_SSID            0x2e
-+#define       PCI_CFG_ROMBAR          0x30
-+#define PCI_CFG_CAPPTR                0x34
-+#define       PCI_CFG_INT             0x3c
-+#define       PCI_CFG_PIN             0x3d
-+#define       PCI_CFG_MINGNT          0x3e
-+#define       PCI_CFG_MAXLAT          0x3f
++#define BCM5365_CHIP_ID               0x5365          /* 5365 chipcommon chipid */
++#define       BCM5350_CHIP_ID         0x5350          /* bcm5350 chipcommon chipid */
++#define       BCM5352_CHIP_ID         0x5352          /* bcm5352 chipcommon chipid */
 +
 +
-+/* Classes and subclasses */
++#define       BCM4320_CHIP_ID         0x4320          /* bcm4320 chipcommon chipid */
 +
 +
-+typedef enum {
-+    PCI_CLASS_OLD = 0,
-+    PCI_CLASS_DASDI,
-+    PCI_CLASS_NET,
-+    PCI_CLASS_DISPLAY,
-+    PCI_CLASS_MMEDIA,
-+    PCI_CLASS_MEMORY,
-+    PCI_CLASS_BRIDGE,
-+    PCI_CLASS_COMM,
-+    PCI_CLASS_BASE,
-+    PCI_CLASS_INPUT,
-+    PCI_CLASS_DOCK,
-+    PCI_CLASS_CPU,
-+    PCI_CLASS_SERIAL,
-+    PCI_CLASS_INTELLIGENT = 0xe,
-+    PCI_CLASS_SATELLITE,
-+    PCI_CLASS_CRYPT,
-+    PCI_CLASS_DSP,
-+    PCI_CLASS_MAX
-+} pci_classes;
++#define BCM4328_CHIP_ID               0x4328          /* bcm4328 chipcommon chipid */
 +
 +
-+typedef enum {
-+    PCI_DASDI_SCSI,
-+    PCI_DASDI_IDE,
-+    PCI_DASDI_FLOPPY,
-+    PCI_DASDI_IPI,
-+    PCI_DASDI_RAID,
-+    PCI_DASDI_OTHER = 0x80
-+} pci_dasdi_subclasses;
++#define FPGA_JTAGM_ID         0x43f0          /* FPGA jtagm device id */
++#define BCM43XX_JTAGM_ID      0x43f1          /* 43xx jtagm device id */
++#define BCM43XXOLD_JTAGM_ID   0x4331          /* 43xx old jtagm device id */
 +
 +
-+typedef enum {
-+    PCI_NET_ETHER,
-+    PCI_NET_TOKEN,
-+    PCI_NET_FDDI,
-+    PCI_NET_ATM,
-+    PCI_NET_OTHER = 0x80
-+} pci_net_subclasses;
++#define SDIOH_FPGA_ID         0x43f2          /* sdio host fpga */
++#define SDIOD_FPGA_ID         0x43f4          /* sdio device fpga */
 +
 +
-+typedef enum {
-+    PCI_DISPLAY_VGA,
-+    PCI_DISPLAY_XGA,
-+    PCI_DISPLAY_3D,
-+    PCI_DISPLAY_OTHER = 0x80
-+} pci_display_subclasses;
++#define MIMO_FPGA_ID          0x43f8          /* FPGA mimo minimacphy device id */
 +
 +
-+typedef enum {
-+    PCI_MMEDIA_VIDEO,
-+    PCI_MMEDIA_AUDIO,
-+    PCI_MMEDIA_PHONE,
-+    PCI_MEDIA_OTHER = 0x80
-+} pci_mmedia_subclasses;
++#define BCM4785_CHIP_ID               0x4785          /* 4785 chipcommon chipid */
 +
 +
-+typedef enum {
-+    PCI_MEMORY_RAM,
-+    PCI_MEMORY_FLASH,
-+    PCI_MEMORY_OTHER = 0x80
-+} pci_memory_subclasses;
++/* PCMCIA vendor Id's */
 +
 +
-+typedef enum {
-+    PCI_BRIDGE_HOST,
-+    PCI_BRIDGE_ISA,
-+    PCI_BRIDGE_EISA,
-+    PCI_BRIDGE_MC,
-+    PCI_BRIDGE_PCI,
-+    PCI_BRIDGE_PCMCIA,
-+    PCI_BRIDGE_NUBUS,
-+    PCI_BRIDGE_CARDBUS,
-+    PCI_BRIDGE_RACEWAY,
-+    PCI_BRIDGE_OTHER = 0x80
-+} pci_bridge_subclasses;
++#define       VENDOR_BROADCOM_PCMCIA  0x02d0
 +
 +
-+typedef enum {
-+    PCI_COMM_UART,
-+    PCI_COMM_PARALLEL,
-+    PCI_COMM_MULTIUART,
-+    PCI_COMM_MODEM,
-+    PCI_COMM_OTHER = 0x80
-+} pci_comm_subclasses;
++/* SDIO vendor Id's */
++#define       VENDOR_BROADCOM_SDIO    0x00BF
 +
 +
-+typedef enum {
-+    PCI_BASE_PIC,
-+    PCI_BASE_DMA,
-+    PCI_BASE_TIMER,
-+    PCI_BASE_RTC,
-+    PCI_BASE_PCI_HOTPLUG,
-+    PCI_BASE_OTHER = 0x80
-+} pci_base_subclasses;
 +
 +
-+typedef enum {
-+    PCI_INPUT_KBD,
-+    PCI_INPUT_PEN,
-+    PCI_INPUT_MOUSE,
-+    PCI_INPUT_SCANNER,
-+    PCI_INPUT_GAMEPORT,
-+    PCI_INPUT_OTHER = 0x80
-+} pci_input_subclasses;
++/* boardflags */
++#define       BFL_BTCOEXIST           0x0001  /* This board implements Bluetooth coexistance */
++#define       BFL_PACTRL              0x0002  /* This board has gpio 9 controlling the PA */
++#define       BFL_AIRLINEMODE         0x0004  /* This board implements gpio13 radio disable indication */
++#define       BFL_ENETROBO            0x0010  /* This board has robo switch or core */
++#define       BFL_CCKHIPWR            0x0040  /* Can do high-power CCK transmission */
++#define       BFL_ENETADM             0x0080  /* This board has ADMtek switch */
++#define       BFL_ENETVLAN            0x0100  /* This board has vlan capability */
++#define       BFL_AFTERBURNER         0x0200  /* This board supports Afterburner mode */
++#define BFL_NOPCI             0x0400  /* This board leaves PCI floating */
++#define BFL_FEM                       0x0800  /* This board supports the Front End Module */
++#define BFL_EXTLNA            0x1000  /* This board has an external LNA */
++#define BFL_HGPA              0x2000  /* This board has a high gain PA */
++#define       BFL_BTCMOD              0x4000  /* This board' BTCOEXIST is in the alternate gpios */
++#define       BFL_ALTIQ               0x8000  /* Alternate I/Q settings */
 +
 +
-+typedef enum {
-+    PCI_DOCK_GENERIC,
-+    PCI_DOCK_OTHER = 0x80
-+} pci_dock_subclasses;
++/* boardflags2 */
++#define BFL2_RXBB_INT_REG_DIS 0x00000001      /* This board has an external rxbb regulator */
++#define BFL2_SSWITCH_AVAIL    0x00000002      /* This board has a superswitch for > 2 antennas */
++#define BFL2_TXPWRCTRL_EN     0x00000004      /* This board permits TX Power Control to be enabled */
 +
 +
-+typedef enum {
-+    PCI_CPU_386,
-+    PCI_CPU_486,
-+    PCI_CPU_PENTIUM,
-+    PCI_CPU_ALPHA = 0x10,
-+    PCI_CPU_POWERPC = 0x20,
-+    PCI_CPU_MIPS = 0x30,
-+    PCI_CPU_COPROC = 0x40,
-+    PCI_CPU_OTHER = 0x80
-+} pci_cpu_subclasses;
++/* board specific GPIO assignment, gpio 0-3 are also customer-configurable led */
++#define       BOARD_GPIO_BTCMOD_IN    0x010   /* bit 4 is the alternate BT Coexistance Input */
++#define       BOARD_GPIO_BTCMOD_OUT   0x020   /* bit 5 is the alternate BT Coexistance Out */
++#define       BOARD_GPIO_BTC_IN       0x080   /* bit 7 is BT Coexistance Input */
++#define       BOARD_GPIO_BTC_OUT      0x100   /* bit 8 is BT Coexistance Out */
++#define       BOARD_GPIO_PACTRL       0x200   /* bit 9 controls the PA on new 4306 boards */
++#define       PCI_CFG_GPIO_SCS        0x10    /* PCI config space bit 4 for 4306c0 slow clock source */
++#define PCI_CFG_GPIO_HWRAD    0x20    /* PCI config space GPIO 13 for hw radio disable */
++#define PCI_CFG_GPIO_XTAL     0x40    /* PCI config space GPIO 14 for Xtal powerup */
++#define PCI_CFG_GPIO_PLL      0x80    /* PCI config space GPIO 15 for PLL powerdown */
 +
 +
-+typedef enum {
-+    PCI_SERIAL_IEEE1394,
-+    PCI_SERIAL_ACCESS,
-+    PCI_SERIAL_SSA,
-+    PCI_SERIAL_USB,
-+    PCI_SERIAL_FIBER,
-+    PCI_SERIAL_SMBUS,
-+    PCI_SERIAL_OTHER = 0x80
-+} pci_serial_subclasses;
++/* power control defines */
++#define PLL_DELAY             150             /* us pll on delay */
++#define FREF_DELAY            200             /* us fref change delay */
++#define MIN_SLOW_CLK          32              /* us Slow clock period */
++#define       XTAL_ON_DELAY           1000            /* us crystal power-on delay */
 +
 +
-+typedef enum {
-+    PCI_INTELLIGENT_I2O,
-+} pci_intelligent_subclasses;
++/* Reference Board Types */
 +
 +
-+typedef enum {
-+    PCI_SATELLITE_TV,
-+    PCI_SATELLITE_AUDIO,
-+    PCI_SATELLITE_VOICE,
-+    PCI_SATELLITE_DATA,
-+    PCI_SATELLITE_OTHER = 0x80
-+} pci_satellite_subclasses;
++#define       BU4710_BOARD            0x0400
++#define       VSIM4710_BOARD          0x0401
++#define       QT4710_BOARD            0x0402
 +
 +
-+typedef enum {
-+    PCI_CRYPT_NETWORK,
-+    PCI_CRYPT_ENTERTAINMENT,
-+    PCI_CRYPT_OTHER = 0x80
-+} pci_crypt_subclasses;
++#define       BU4309_BOARD            0x040a
++#define       BCM94309CB_BOARD        0x040b
++#define       BCM94309MP_BOARD        0x040c
++#define       BCM4309AP_BOARD         0x040d
 +
 +
-+typedef enum {
-+    PCI_DSP_DPIO,
-+    PCI_DSP_OTHER = 0x80
-+} pci_dsp_subclasses;
++#define       BCM94302MP_BOARD        0x040e
 +
 +
-+/* Header types */
-+typedef enum {
-+      PCI_HEADER_NORMAL,
-+      PCI_HEADER_BRIDGE,
-+      PCI_HEADER_CARDBUS
-+} pci_header_types;
++#define       BU4306_BOARD            0x0416
++#define       BCM94306CB_BOARD        0x0417
++#define       BCM94306MP_BOARD        0x0418
 +
 +
++#define       BCM94710D_BOARD         0x041a
++#define       BCM94710R1_BOARD        0x041b
++#define       BCM94710R4_BOARD        0x041c
++#define       BCM94710AP_BOARD        0x041d
 +
 +
-+/* Overlay for a PCI-to-PCI bridge */
++#define       BU2050_BOARD            0x041f
 +
 +
-+#define       PPB_RSVDA_MAX           2
-+#define       PPB_RSVDD_MAX           8
 +
 +
-+typedef struct _ppb_config_regs {
-+    unsigned short    vendor;
-+    unsigned short    device;
-+    unsigned short    command;
-+    unsigned short    status;
-+    unsigned char     rev_id;
-+    unsigned char     prog_if;
-+    unsigned char     sub_class;
-+    unsigned char     base_class;
-+    unsigned char     cache_line_size;
-+    unsigned char     latency_timer;
-+    unsigned char     header_type;
-+    unsigned char     bist;
-+    unsigned long     rsvd_a[PPB_RSVDA_MAX];
-+    unsigned char     prim_bus;
-+    unsigned char     sec_bus;
-+    unsigned char     sub_bus;
-+    unsigned char     sec_lat;
-+    unsigned char     io_base;
-+    unsigned char     io_lim;
-+    unsigned short    sec_status;
-+    unsigned short    mem_base;
-+    unsigned short    mem_lim;
-+    unsigned short    pf_mem_base;
-+    unsigned short    pf_mem_lim;
-+    unsigned long     pf_mem_base_hi;
-+    unsigned long     pf_mem_lim_hi;
-+    unsigned short    io_base_hi;
-+    unsigned short    io_lim_hi;
-+    unsigned short    subsys_vendor;
-+    unsigned short    subsys_id;
-+    unsigned long     rsvd_b;
-+    unsigned char     rsvd_c;
-+    unsigned char     int_pin;
-+    unsigned short    bridge_ctrl;
-+    unsigned char     chip_ctrl;
-+    unsigned char     diag_ctrl;
-+    unsigned short    arb_ctrl;
-+    unsigned long     rsvd_d[PPB_RSVDD_MAX];
-+    unsigned char     dev_dep[192];
-+} ppb_config_regs;
++#define       BCM94309G_BOARD         0x0421
 +
 +
++#define       BU4704_BOARD            0x0423
++#define       BU4702_BOARD            0x0424
 +
 +
-+/* PCI CAPABILITY DEFINES */
-+#define PCI_CAP_POWERMGMTCAP_ID               0x01
-+#define PCI_CAP_MSICAP_ID             0x05
-+#define PCI_CAP_PCIECAP_ID            0x10
++#define       BCM94306PC_BOARD        0x0425          /* pcmcia 3.3v 4306 card */
 +
 +
-+/* Data structure to define the Message Signalled Interrupt facility 
-+ * Valid for PCI and PCIE configurations */
-+typedef struct _pciconfig_cap_msi {
-+      unsigned char capID;
-+      unsigned char nextptr;
-+      unsigned short msgctrl;
-+      unsigned int msgaddr;
-+} pciconfig_cap_msi;
 +
 +
-+/* Data structure to define the Power managment facility
-+ * Valid for PCI and PCIE configurations */
-+typedef struct _pciconfig_cap_pwrmgmt {
-+      unsigned char capID;
-+      unsigned char nextptr;
-+      unsigned short pme_cap;
-+      unsigned short  pme_sts_ctrl; 
-+      unsigned char  pme_bridge_ext;
-+      unsigned char  data;
-+} pciconfig_cap_pwrmgmt;
++#define       BCM94702MN_BOARD        0x0428
 +
 +
-+/* Data structure to define the PCIE capability */
-+typedef struct _pciconfig_cap_pcie {
-+      unsigned char capID;
-+      unsigned char nextptr;
-+      unsigned short pcie_cap;
-+      unsigned int  dev_cap;
-+      unsigned short dev_ctrl;
-+      unsigned short dev_status;
-+      unsigned int  link_cap;
-+      unsigned short link_ctrl;
-+      unsigned short link_status;
-+} pciconfig_cap_pcie;
++/* BCM4702 1U CompactPCI Board */
++#define       BCM94702CPCI_BOARD      0x0429
 +
 +
-+/* PCIE Enhanced CAPABILITY DEFINES */
-+#define PCIE_EXTCFG_OFFSET    0x100
-+#define PCIE_ADVERRREP_CAPID  0x0001
-+#define PCIE_VC_CAPID         0x0002
-+#define PCIE_DEVSNUM_CAPID    0x0003
-+#define PCIE_PWRBUDGET_CAPID  0x0004
++/* BCM4702 with BCM95380 VLAN Router */
++#define       BCM95380RR_BOARD        0x042a
 +
 +
-+/* Header to define the PCIE specific capabilities in the extended config space */
-+typedef struct _pcie_enhanced_caphdr {
-+      unsigned short capID;
-+      unsigned short cap_ver : 4;
-+      unsigned short next_ptr : 12;
-+} pcie_enhanced_caphdr;
++/* cb4306 with SiGe PA */
++#define       BCM94306CBSG_BOARD      0x042b
 +
 +
++/* cb4306 with SiGe PA */
++#define       PCSG94306_BOARD         0x042d
 +
 +
-+/* Everything below is BRCM HND proprietary */
++/* bu4704 with sdram */
++#define       BU4704SD_BOARD          0x042e
 +
 +
-+#define       PCI_BAR0_WIN            0x80    /* backplane addres space accessed by BAR0 */
-+#define       PCI_BAR1_WIN            0x84    /* backplane addres space accessed by BAR1 */
-+#define       PCI_SPROM_CONTROL       0x88    /* sprom property control */
-+#define       PCI_BAR1_CONTROL        0x8c    /* BAR1 region burst control */
-+#define       PCI_INT_STATUS          0x90    /* PCI and other cores interrupts */
-+#define       PCI_INT_MASK            0x94    /* mask of PCI and other cores interrupts */
-+#define PCI_TO_SB_MB          0x98    /* signal backplane interrupts */
-+#define PCI_BACKPLANE_ADDR    0xA0    /* address an arbitrary location on the system backplane */
-+#define PCI_BACKPLANE_DATA    0xA4    /* data at the location specified by above address register */
-+#define       PCI_GPIO_IN             0xb0    /* pci config space gpio input (>=rev3) */
-+#define       PCI_GPIO_OUT            0xb4    /* pci config space gpio output (>=rev3) */
-+#define       PCI_GPIO_OUTEN          0xb8    /* pci config space gpio output enable (>=rev3) */
++/* Dual 11a/11g Router */
++#define       BCM94704AGR_BOARD       0x042f
 +
 +
-+#define       PCI_BAR0_SPROM_OFFSET   (4 * 1024)      /* bar0 + 4K accesses external sprom */
-+#define       PCI_BAR0_PCIREGS_OFFSET (6 * 1024)      /* bar0 + 6K accesses pci core registers */
++/* 11a-only minipci */
++#define       BCM94308MP_BOARD        0x0430
 +
 +
-+/* PCI_INT_STATUS */
-+#define       PCI_SBIM_STATUS_SERR    0x4     /* backplane SBErr interrupt status */
 +
 +
-+/* PCI_INT_MASK */
-+#define       PCI_SBIM_SHIFT          8       /* backplane core interrupt mask bits offset */
-+#define       PCI_SBIM_MASK           0xff00  /* backplane core interrupt mask */
-+#define       PCI_SBIM_MASK_SERR      0x4     /* backplane SBErr interrupt mask */
 +
 +
-+/* PCI_SPROM_CONTROL */
-+#define       SPROM_BLANK             0x04    /* indicating a blank sprom */
-+#define SPROM_WRITEEN         0x10    /* sprom write enable */
-+#define SPROM_BOOTROM_WE      0x20    /* external bootrom write enable */
++#define BU4712_BOARD          0x0444
++#define       BU4712SD_BOARD          0x045d
++#define       BU4712L_BOARD           0x045f
 +
 +
-+#define       SPROM_SIZE              256     /* sprom size in 16-bit */
-+#define SPROM_CRC_RANGE               64      /* crc cover range in 16-bit */
++/* BCM4712 boards */
++#define BCM94712AP_BOARD      0x0445
++#define BCM94712P_BOARD               0x0446
 +
 +
-+/* PCI_CFG_CMD_STAT */
-+#define PCI_CFG_CMD_STAT_TA   0x08000000      /* target abort status */
++/* BCM4318 boards */
++#define BU4318_BOARD          0x0447
++#define CB4318_BOARD          0x0448
++#define MPG4318_BOARD         0x0449
++#define MP4318_BOARD          0x044a
++#define SD4318_BOARD          0x044b
 +
 +
-+#endif
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/sbchipc.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbchipc.h
---- linux-2.4.32/arch/mips/bcm947xx/include/sbchipc.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbchipc.h     2005-12-16 23:39:10.932836000 +0100
-@@ -0,0 +1,440 @@
-+/*
-+ * SiliconBackplane Chipcommon core hardware definitions.
-+ *
-+ * The chipcommon core provides chip identification, SB control,
-+ * jtag, 0/1/2 uarts, clock frequency control, a watchdog interrupt timer,
-+ * gpio interface, extbus, and support for serial and parallel flashes.
-+ *
-+ * $Id$
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ */
++/* BCM63XX boards */
++#define BCM96338_BOARD                0x6338
++#define BCM96348_BOARD                0x6348
 +
 +
-+#ifndef       _SBCHIPC_H
-+#define       _SBCHIPC_H
++/* Another mp4306 with SiGe */
++#define       BCM94306P_BOARD         0x044c
 +
 +
++/* mp4303 */
++#define       BCM94303MP_BOARD        0x044e
 +
 +
-+#ifndef _LANGUAGE_ASSEMBLY
++/* mpsgh4306 */
++#define       BCM94306MPSGH_BOARD     0x044f
 +
 +
-+/* cpp contortions to concatenate w/arg prescan */
-+#ifndef PAD
-+#define       _PADLINE(line)  pad ## line
-+#define       _XSTR(line)     _PADLINE(line)
-+#define       PAD             _XSTR(__LINE__)
-+#endif        /* PAD */
++/* BRCM 4306 w/ Front End Modules */
++#define BCM94306MPM           0x0450
++#define BCM94306MPL           0x0453
 +
 +
-+typedef volatile struct {
-+      uint32  chipid;                 /* 0x0 */
-+      uint32  capabilities;
-+      uint32  corecontrol;            /* corerev >= 1 */
-+      uint32  bist;
++/* 4712agr */
++#define       BCM94712AGR_BOARD       0x0451
 +
 +
-+      /* OTP */
-+      uint32  otpstatus;              /* 0x10, corerev >= 10 */
-+      uint32  otpcontrol;
-+      uint32  otpprog;
-+      uint32  PAD;
++/* pcmcia 4303 */
++#define       PC4303_BOARD            0x0454
 +
 +
-+      /* Interrupt control */
-+      uint32  intstatus;              /* 0x20 */
-+      uint32  intmask;
-+      uint32  chipcontrol;            /* 0x28, rev >= 11 */
-+      uint32  chipstatus;             /* 0x2c, rev >= 11 */
++/* 5350K */
++#define       BCM95350K_BOARD         0x0455
 +
 +
-+      /* Jtag Master */
-+      uint32  jtagcmd;                /* 0x30, rev >= 10 */
-+      uint32  jtagir;
-+      uint32  jtagdr;
-+      uint32  jtagctrl;
++/* 5350R */
++#define       BCM95350R_BOARD         0x0456
 +
 +
-+      /* serial flash interface registers */
-+      uint32  flashcontrol;           /* 0x40 */
-+      uint32  flashaddress;
-+      uint32  flashdata;
-+      uint32  PAD[1];
++/* 4306mplna */
++#define       BCM94306MPLNA_BOARD     0x0457
 +
 +
-+      /* Silicon backplane configuration broadcast control */
-+      uint32  broadcastaddress;       /* 0x50 */
-+      uint32  broadcastdata;
-+      uint32  PAD[2];
++/* 4320 boards */
++#define       BU4320_BOARD            0x0458
++#define       BU4320S_BOARD           0x0459
++#define       BCM94320PH_BOARD        0x045a
 +
 +
-+      /* gpio - cleared only by power-on-reset */
-+      uint32  gpioin;                 /* 0x60 */
-+      uint32  gpioout;
-+      uint32  gpioouten;
-+      uint32  gpiocontrol;
-+      uint32  gpiointpolarity;
-+      uint32  gpiointmask;
-+      uint32  PAD[2];
++/* 4306mph */
++#define       BCM94306MPH_BOARD       0x045b
 +
 +
-+      /* Watchdog timer */
-+      uint32  watchdog;               /* 0x80 */
-+      uint32  PAD[1];
++/* 4306pciv */
++#define       BCM94306PCIV_BOARD      0x045c
 +
 +
-+      /*GPIO based LED powersave registers corerev >= 16*/
-+      uint32  gpiotimerval;           /*0x88 */
-+      uint32  gpiotimeroutmask;
++#define       BU4712SD_BOARD          0x045d
 +
 +
-+      /* clock control */
-+      uint32  clockcontrol_n;         /* 0x90 */
-+      uint32  clockcontrol_sb;        /* aka m0 */
-+      uint32  clockcontrol_pci;       /* aka m1 */
-+      uint32  clockcontrol_m2;        /* mii/uart/mipsref */
-+      uint32  clockcontrol_mips;      /* aka m3 */
-+      uint32  clkdiv;                 /* corerev >= 3 */
-+      uint32  PAD[2];
++#define       BCM94320PFLSH_BOARD     0x045e
 +
 +
-+      /* pll delay registers (corerev >= 4) */
-+      uint32  pll_on_delay;           /* 0xb0 */
-+      uint32  fref_sel_delay;
-+      uint32  slow_clk_ctl;           /* 5 < corerev < 10 */
-+      uint32  PAD[1];
++#define       BU4712L_BOARD           0x045f
++#define       BCM94712LGR_BOARD       0x0460
++#define       BCM94320R_BOARD         0x0461
 +
 +
-+      /* Instaclock registers (corerev >= 10) */
-+      uint32  system_clk_ctl;         /* 0xc0 */
-+      uint32  clkstatestretch;
-+      uint32  PAD[14];
++#define       BU5352_BOARD            0x0462
 +
 +
-+      /* ExtBus control registers (corerev >= 3) */
-+      uint32  pcmcia_config;          /* 0x100 */
-+      uint32  pcmcia_memwait;
-+      uint32  pcmcia_attrwait;
-+      uint32  pcmcia_iowait;
-+      uint32  ide_config;
-+      uint32  ide_memwait;
-+      uint32  ide_attrwait;
-+      uint32  ide_iowait;
-+      uint32  prog_config;
-+      uint32  prog_waitcount;
-+      uint32  flash_config;
-+      uint32  flash_waitcount;
-+      uint32  PAD[116];
++#define       BCM94318MPGH_BOARD      0x0463
 +
 +
-+      /* uarts */
-+      uint8   uart0data;              /* 0x300 */
-+      uint8   uart0imr;
-+      uint8   uart0fcr;
-+      uint8   uart0lcr;
-+      uint8   uart0mcr;
-+      uint8   uart0lsr;
-+      uint8   uart0msr;
-+      uint8   uart0scratch;
-+      uint8   PAD[248];               /* corerev >= 1 */
++#define       BU4311_BOARD            0x0464
++#define       BCM94311MC_BOARD        0x0465
++#define       BCM94311MCAG_BOARD      0x0466
 +
 +
-+      uint8   uart1data;              /* 0x400 */
-+      uint8   uart1imr;
-+      uint8   uart1fcr;
-+      uint8   uart1lcr;
-+      uint8   uart1mcr;
-+      uint8   uart1lsr;
-+      uint8   uart1msr;
-+      uint8   uart1scratch;
-+} chipcregs_t;
++#define       BCM95352GR_BOARD        0x0467
 +
 +
-+#endif /* _LANGUAGE_ASSEMBLY */
++/* bcm95351agr */
++#define       BCM95351AGR_BOARD       0x0470
 +
 +
-+#define       CC_CHIPID               0
-+#define       CC_CAPABILITIES         4
-+#define       CC_JTAGCMD              0x30
-+#define       CC_JTAGIR               0x34
-+#define       CC_JTAGDR               0x38
-+#define       CC_JTAGCTRL             0x3c
-+#define       CC_WATCHDOG             0x80
-+#define       CC_CLKC_N               0x90
-+#define       CC_CLKC_M0              0x94
-+#define       CC_CLKC_M1              0x98
-+#define       CC_CLKC_M2              0x9c
-+#define       CC_CLKC_M3              0xa0
-+#define       CC_CLKDIV               0xa4
-+#define       CC_SYS_CLK_CTL          0xc0
-+#define       CC_OTP                  0x800
++/* bcm94704mpcb */
++#define       BCM94704MPCB_BOARD      0x0472
 +
 +
-+/* chipid */
-+#define       CID_ID_MASK             0x0000ffff              /* Chip Id mask */
-+#define       CID_REV_MASK            0x000f0000              /* Chip Revision mask */
-+#define       CID_REV_SHIFT           16                      /* Chip Revision shift */
-+#define       CID_PKG_MASK            0x00f00000              /* Package Option mask */
-+#define       CID_PKG_SHIFT           20                      /* Package Option shift */
-+#define       CID_CC_MASK             0x0f000000              /* CoreCount (corerev >= 4) */
-+#define CID_CC_SHIFT          24
++/* 4785 boards */
++#define BU4785_BOARD          0x0478
 +
 +
-+/* capabilities */
-+#define       CAP_UARTS_MASK          0x00000003              /* Number of uarts */
-+#define CAP_MIPSEB            0x00000004              /* MIPS is in big-endian mode */
-+#define CAP_UCLKSEL           0x00000018              /* UARTs clock select */
-+#define CAP_UINTCLK           0x00000008              /* UARTs are driven by internal divided clock */
-+#define CAP_UARTGPIO          0x00000020              /* UARTs own Gpio's 15:12 */
-+#define CAP_EXTBUS            0x00000040              /* External bus present */
-+#define       CAP_FLASH_MASK          0x00000700              /* Type of flash */
-+#define       CAP_PLL_MASK            0x00038000              /* Type of PLL */
-+#define CAP_PWR_CTL           0x00040000              /* Power control */
-+#define CAP_OTPSIZE           0x00380000              /* OTP Size (0 = none) */
-+#define CAP_OTPSIZE_SHIFT     19                      /* OTP Size shift */
-+#define CAP_OTPSIZE_BASE      5                       /* OTP Size base */
-+#define CAP_JTAGP             0x00400000              /* JTAG Master Present */
-+#define CAP_ROM                       0x00800000              /* Internal boot rom active */
++/* 4321 boards */
++#define BU4321_BOARD          0x046b
++#define BU4321E_BOARD         0x047c
++#define MP4321_BOARD          0x046c
++#define CB2_4321_BOARD                0x046d
++#define MC4321_BOARD          0x046e
 +
 +
-+/* PLL type */
-+#define PLL_NONE              0x00000000
-+#define PLL_TYPE1             0x00010000              /* 48Mhz base, 3 dividers */
-+#define PLL_TYPE2             0x00020000              /* 48Mhz, 4 dividers */
-+#define PLL_TYPE3             0x00030000              /* 25Mhz, 2 dividers */
-+#define PLL_TYPE4             0x00008000              /* 48Mhz, 4 dividers */
-+#define PLL_TYPE5             0x00018000              /* 25Mhz, 4 dividers */
-+#define PLL_TYPE6             0x00028000              /* 100/200 or 120/240 only */
-+#define PLL_TYPE7             0x00038000              /* 25Mhz, 4 dividers */
++/* # of GPIO pins */
++#define GPIO_NUMPINS          16
 +
 +
-+/* corecontrol */
-+#define CC_UARTCLKO           0x00000001              /* Drive UART with internal clock */
-+#define       CC_SE                   0x00000002              /* sync clk out enable (corerev >= 3) */
++/* radio ID codes */
++#define       NORADIO_ID              0xe4f5
++#define       NORADIO_IDCODE          0x4e4f5246
 +
 +
-+/* Fields in the otpstatus register */
-+#define       OTPS_PROGFAIL           0x80000000
-+#define       OTPS_PROTECT            0x00000007
-+#define       OTPS_HW_PROTECT         0x00000001
-+#define       OTPS_SW_PROTECT         0x00000002
-+#define       OTPS_CID_PROTECT        0x00000004
++#define       BCM2050_ID              0x2050
++#define       BCM2050_IDCODE          0x02050000
++#define       BCM2050A0_IDCODE        0x1205017f
++#define       BCM2050A1_IDCODE        0x2205017f
++#define       BCM2050R8_IDCODE        0x8205017f
 +
 +
-+/* Fields in the otpcontrol register */
-+#define       OTPC_RECWAIT            0xff000000
-+#define       OTPC_PROGWAIT           0x00ffff00
-+#define       OTPC_PRW_SHIFT          8
-+#define       OTPC_MAXFAIL            0x00000038
-+#define       OTPC_VSEL               0x00000006
-+#define       OTPC_SELVL              0x00000001
++#define BCM2055_ID            0x2055
++#define BCM2055_IDCODE                0x02055000
++#define BCM2055A0_IDCODE      0x1205517f
 +
 +
-+/* Fields in otpprog */
-+#define       OTPP_COL_MASK           0x000000ff
-+#define       OTPP_ROW_MASK           0x0000ff00
-+#define       OTPP_ROW_SHIFT          8
-+#define       OTPP_READERR            0x10000000
-+#define       OTPP_VALUE              0x20000000
-+#define       OTPP_VALUE_SHIFT                29
-+#define       OTPP_READ               0x40000000
-+#define       OTPP_START              0x80000000
-+#define       OTPP_BUSY               0x80000000
++#define       BCM2060_ID              0x2060
++#define       BCM2060_IDCODE          0x02060000
++#define       BCM2060WW_IDCODE        0x1206017f
 +
 +
-+/* jtagcmd */
-+#define JCMD_START            0x80000000
-+#define JCMD_BUSY             0x80000000
-+#define JCMD_PAUSE            0x40000000
-+#define JCMD0_ACC_MASK                0x0000f000
-+#define JCMD0_ACC_IRDR                0x00000000
-+#define JCMD0_ACC_DR          0x00001000
-+#define JCMD0_ACC_IR          0x00002000
-+#define JCMD0_ACC_RESET               0x00003000
-+#define JCMD0_ACC_IRPDR               0x00004000
-+#define JCMD0_ACC_PDR         0x00005000
-+#define JCMD0_IRW_MASK                0x00000f00
-+#define JCMD_ACC_MASK         0x000f0000              /* Changes for corerev 11 */
-+#define JCMD_ACC_IRDR         0x00000000
-+#define JCMD_ACC_DR           0x00010000
-+#define JCMD_ACC_IR           0x00020000
-+#define JCMD_ACC_RESET                0x00030000
-+#define JCMD_ACC_IRPDR                0x00040000
-+#define JCMD_ACC_PDR          0x00050000
-+#define JCMD_IRW_MASK         0x00001f00
-+#define JCMD_IRW_SHIFT                8
-+#define JCMD_DRW_MASK         0x0000003f
++#define BCM2062_ID            0x2062
++#define BCM2062_IDCODE                0x02062000
++#define BCM2062A0_IDCODE      0x0206217f
 +
 +
-+/* jtagctrl */
-+#define JCTRL_FORCE_CLK               4                       /* Force clock */
-+#define JCTRL_EXT_EN          2                       /* Enable external targets */
-+#define JCTRL_EN              1                       /* Enable Jtag master */
++/* parts of an idcode: */
++#define       IDCODE_MFG_MASK         0x00000fff
++#define       IDCODE_MFG_SHIFT        0
++#define       IDCODE_ID_MASK          0x0ffff000
++#define       IDCODE_ID_SHIFT         12
++#define       IDCODE_REV_MASK         0xf0000000
++#define       IDCODE_REV_SHIFT        28
 +
 +
-+/* Fields in clkdiv */
-+#define       CLKD_SFLASH             0x0f000000
-+#define       CLKD_SFLASH_SHIFT       24
-+#define       CLKD_OTP                0x000f0000
-+#define       CLKD_OTP_SHIFT          16
-+#define       CLKD_JTAG               0x00000f00
-+#define       CLKD_JTAG_SHIFT         8               
-+#define       CLKD_UART               0x000000ff
++#endif /* _BCMDEVS_H */
+diff -urN linux.old/arch/mips/bcm947xx/include/bcmendian.h linux.dev/arch/mips/bcm947xx/include/bcmendian.h
+--- linux.old/arch/mips/bcm947xx/include/bcmendian.h   1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/bcmendian.h   2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,198 @@
++/*
++ * local version of endian.h - byte order defines
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ *  $Id: bcmendian.h,v 1.1.1.10 2006/02/27 03:43:16 honor Exp $
++*/
 +
 +
-+/* intstatus/intmask */
-+#define       CI_GPIO                 0x00000001              /* gpio intr */
-+#define       CI_EI                   0x00000002              /* ro: ext intr pin (corerev >= 3) */
-+#define       CI_WDRESET              0x80000000              /* watchdog reset occurred */
++#ifndef _BCMENDIAN_H_
++#define _BCMENDIAN_H_
 +
 +
-+/* slow_clk_ctl */
-+#define SCC_SS_MASK           0x00000007              /* slow clock source mask */
-+#define       SCC_SS_LPO              0x00000000              /* source of slow clock is LPO */
-+#define       SCC_SS_XTAL             0x00000001              /* source of slow clock is crystal */
-+#define       SCC_SS_PCI              0x00000002              /* source of slow clock is PCI */
-+#define SCC_LF                        0x00000200              /* LPOFreqSel, 1: 160Khz, 0: 32KHz */
-+#define SCC_LP                        0x00000400              /* LPOPowerDown, 1: LPO is disabled, 0: LPO is enabled */
-+#define SCC_FS                        0x00000800              /* ForceSlowClk, 1: sb/cores running on slow clock, 0: power logic control */
-+#define SCC_IP                        0x00001000              /* IgnorePllOffReq, 1/0: power logic ignores/honors PLL clock disable requests from core */
-+#define SCC_XC                        0x00002000              /* XtalControlEn, 1/0: power logic does/doesn't disable crystal when appropriate */
-+#define SCC_XP                        0x00004000              /* XtalPU (RO), 1/0: crystal running/disabled */
-+#define SCC_CD_MASK           0xffff0000              /* ClockDivider (SlowClk = 1/(4+divisor)) */
-+#define SCC_CD_SHIFT          16
++#include <typedefs.h>
 +
 +
-+/* system_clk_ctl */
-+#define       SYCC_IE                 0x00000001              /* ILPen: Enable Idle Low Power */
-+#define       SYCC_AE                 0x00000002              /* ALPen: Enable Active Low Power */
-+#define       SYCC_FP                 0x00000004              /* ForcePLLOn */
-+#define       SYCC_AR                 0x00000008              /* Force ALP (or HT if ALPen is not set */
-+#define       SYCC_HR                 0x00000010              /* Force HT */
-+#define SYCC_CD_MASK          0xffff0000              /* ClkDiv  (ILP = 1/(4+divisor)) */
-+#define SYCC_CD_SHIFT         16
++/* Byte swap a 16 bit value */
++#define BCMSWAP16(val) \
++      ((uint16)(\
++              (((uint16)(val) & (uint16)0x00ffU) << 8) | \
++              (((uint16)(val) & (uint16)0xff00U) >> 8)))
 +
 +
-+/* gpiotimerval*/
-+#define GPIO_ONTIME_SHIFT     16
++/* Byte swap a 32 bit value */
++#define BCMSWAP32(val) \
++      ((uint32)(\
++              (((uint32)(val) & (uint32)0x000000ffUL) << 24) | \
++              (((uint32)(val) & (uint32)0x0000ff00UL) <<  8) | \
++              (((uint32)(val) & (uint32)0x00ff0000UL) >>  8) | \
++              (((uint32)(val) & (uint32)0xff000000UL) >> 24)))
 +
 +
-+/* clockcontrol_n */
-+#define       CN_N1_MASK              0x3f                    /* n1 control */
-+#define       CN_N2_MASK              0x3f00                  /* n2 control */
-+#define       CN_N2_SHIFT             8
-+#define       CN_PLLC_MASK            0xf0000                 /* pll control */
-+#define       CN_PLLC_SHIFT           16
++/* 2 Byte swap a 32 bit value */
++#define BCMSWAP32BY16(val) \
++      ((uint32)(\
++              (((uint32)(val) & (uint32)0x0000ffffUL) << 16) | \
++              (((uint32)(val) & (uint32)0xffff0000UL) >> 16)))
 +
 +
-+/* clockcontrol_sb/pci/uart */
-+#define       CC_M1_MASK              0x3f                    /* m1 control */
-+#define       CC_M2_MASK              0x3f00                  /* m2 control */
-+#define       CC_M2_SHIFT             8
-+#define       CC_M3_MASK              0x3f0000                /* m3 control */
-+#define       CC_M3_SHIFT             16
-+#define       CC_MC_MASK              0x1f000000              /* mux control */
-+#define       CC_MC_SHIFT             24
 +
 +
-+/* N3M Clock control magic field values */
-+#define       CC_F6_2                 0x02                    /* A factor of 2 in */
-+#define       CC_F6_3                 0x03                    /* 6-bit fields like */
-+#define       CC_F6_4                 0x05                    /* N1, M1 or M3 */
-+#define       CC_F6_5                 0x09
-+#define       CC_F6_6                 0x11
-+#define       CC_F6_7                 0x21
++static INLINE uint16
++bcmswap16(uint16 val)
++{
++      return BCMSWAP16(val);
++}
 +
 +
-+#define       CC_F5_BIAS              5                       /* 5-bit fields get this added */
++static INLINE uint32
++bcmswap32(uint32 val)
++{
++      return BCMSWAP32(val);
++}
 +
 +
-+#define       CC_MC_BYPASS            0x08
-+#define       CC_MC_M1                0x04
-+#define       CC_MC_M1M2              0x02
-+#define       CC_MC_M1M2M3            0x01
-+#define       CC_MC_M1M3              0x11
++static INLINE uint32
++bcmswap32by16(uint32 val)
++{
++      return BCMSWAP32BY16(val);
++}
 +
 +
-+/* Type 2 Clock control magic field values */
-+#define       CC_T2_BIAS              2                       /* n1, n2, m1 & m3 bias */
-+#define       CC_T2M2_BIAS            3                       /* m2 bias */
++/* buf        - start of buffer of shorts to swap */
++/* len  - byte length of buffer */
++static INLINE void
++bcmswap16_buf(uint16 *buf, uint len)
++{
++      len = len/2;
 +
 +
-+#define       CC_T2MC_M1BYP           1
-+#define       CC_T2MC_M2BYP           2
-+#define       CC_T2MC_M3BYP           4
++      while (len--) {
++              *buf = bcmswap16(*buf);
++              buf++;
++      }
++}
 +
 +
-+/* Type 6 Clock control magic field values */
-+#define       CC_T6_MMASK             1                       /* bits of interest in m */
-+#define       CC_T6_M0                120000000               /* sb clock for m = 0 */
-+#define       CC_T6_M1                100000000               /* sb clock for m = 1 */
-+#define       SB2MIPS_T6(sb)          (2 * (sb))
++#ifndef hton16
++#ifndef IL_BIGENDIAN
++#define HTON16(i) BCMSWAP16(i)
++#define       hton16(i) bcmswap16(i)
++#define       hton32(i) bcmswap32(i)
++#define       ntoh16(i) bcmswap16(i)
++#define       ntoh32(i) bcmswap32(i)
++#define ltoh16(i) (i)
++#define ltoh32(i) (i)
++#define htol16(i) (i)
++#define htol32(i) (i)
++#else
++#define HTON16(i) (i)
++#define       hton16(i) (i)
++#define       hton32(i) (i)
++#define       ntoh16(i) (i)
++#define       ntoh32(i) (i)
++#define       ltoh16(i) bcmswap16(i)
++#define       ltoh32(i) bcmswap32(i)
++#define htol16(i) bcmswap16(i)
++#define htol32(i) bcmswap32(i)
++#endif /* IL_BIGENDIAN */
++#endif /* hton16 */
 +
 +
-+/* Common clock base */
-+#define       CC_CLOCK_BASE1          24000000                /* Half the clock freq */
-+#define CC_CLOCK_BASE2                12500000                /* Alternate crystal on some PLL's */
++#ifndef IL_BIGENDIAN
++#define ltoh16_buf(buf, i)
++#define htol16_buf(buf, i)
++#else
++#define ltoh16_buf(buf, i) bcmswap16_buf((uint16*)buf, i)
++#define htol16_buf(buf, i) bcmswap16_buf((uint16*)buf, i)
++#endif /* IL_BIGENDIAN */
 +
 +
-+/* Clock control values for 200Mhz in 5350 */
-+#define       CLKC_5350_N             0x0311
-+#define       CLKC_5350_M             0x04020009
++/*
++* store 16-bit value to unaligned little endian byte array.
++*/
++static INLINE void
++htol16_ua_store(uint16 val, uint8 *bytes)
++{
++      bytes[0] = val&0xff;
++      bytes[1] = val>>8;
++}
 +
 +
-+/* Flash types in the chipcommon capabilities register */
-+#define FLASH_NONE            0x000           /* No flash */
-+#define SFLASH_ST             0x100           /* ST serial flash */
-+#define SFLASH_AT             0x200           /* Atmel serial flash */
-+#define       PFLASH                  0x700           /* Parallel flash */
++/*
++* store 32-bit value to unaligned little endian byte array.
++*/
++static INLINE void
++htol32_ua_store(uint32 val, uint8 *bytes)
++{
++      bytes[0] = val&0xff;
++      bytes[1] = (val>>8)&0xff;
++      bytes[2] = (val>>16)&0xff;
++      bytes[3] = val>>24;
++}
 +
 +
-+/* Bits in the config registers */
-+#define       CC_CFG_EN               0x0001          /* Enable */
-+#define       CC_CFG_EM_MASK          0x000e          /* Extif Mode */
-+#define       CC_CFG_EM_ASYNC         0x0002          /*   Async/Parallel flash */
-+#define       CC_CFG_EM_SYNC          0x0004          /*   Synchronous */
-+#define       CC_CFG_EM_PCMCIA        0x0008          /*   PCMCIA */
-+#define       CC_CFG_EM_IDE           0x000a          /*   IDE */
-+#define       CC_CFG_DS               0x0010          /* Data size, 0=8bit, 1=16bit */
-+#define       CC_CFG_CD_MASK          0x0060          /* Sync: Clock divisor */
-+#define       CC_CFG_CE               0x0080          /* Sync: Clock enable */
-+#define       CC_CFG_SB               0x0100          /* Sync: Size/Bytestrobe */
++/*
++* store 16-bit value to unaligned network(big) endian byte array.
++*/
++static INLINE void
++hton16_ua_store(uint16 val, uint8 *bytes)
++{
++      bytes[1] = val&0xff;
++      bytes[0] = val>>8;
++}
 +
 +
-+/* Start/busy bit in flashcontrol */
-+#define SFLASH_START          0x80000000
-+#define SFLASH_BUSY           SFLASH_START
++/*
++* store 32-bit value to unaligned network(big) endian byte array.
++*/
++static INLINE void
++hton32_ua_store(uint32 val, uint8 *bytes)
++{
++      bytes[3] = val&0xff;
++      bytes[2] = (val>>8)&0xff;
++      bytes[1] = (val>>16)&0xff;
++      bytes[0] = val>>24;
++}
 +
 +
-+/* flashcontrol opcodes for ST flashes */
-+#define SFLASH_ST_WREN                0x0006          /* Write Enable */
-+#define SFLASH_ST_WRDIS               0x0004          /* Write Disable */
-+#define SFLASH_ST_RDSR                0x0105          /* Read Status Register */
-+#define SFLASH_ST_WRSR                0x0101          /* Write Status Register */
-+#define SFLASH_ST_READ                0x0303          /* Read Data Bytes */
-+#define SFLASH_ST_PP          0x0302          /* Page Program */
-+#define SFLASH_ST_SE          0x02d8          /* Sector Erase */
-+#define SFLASH_ST_BE          0x00c7          /* Bulk Erase */
-+#define SFLASH_ST_DP          0x00b9          /* Deep Power-down */
-+#define SFLASH_ST_RES         0x03ab          /* Read Electronic Signature */
++/*
++* load 16-bit value from unaligned little endian byte array.
++*/
++static INLINE uint16
++ltoh16_ua(void *bytes)
++{
++      return (((uint8*)bytes)[1]<<8)+((uint8 *)bytes)[0];
++}
 +
 +
-+/* Status register bits for ST flashes */
-+#define SFLASH_ST_WIP         0x01            /* Write In Progress */
-+#define SFLASH_ST_WEL         0x02            /* Write Enable Latch */
-+#define SFLASH_ST_BP_MASK     0x1c            /* Block Protect */
-+#define SFLASH_ST_BP_SHIFT    2
-+#define SFLASH_ST_SRWD                0x80            /* Status Register Write Disable */
++/*
++* load 32-bit value from unaligned little endian byte array.
++*/
++static INLINE uint32
++ltoh32_ua(void *bytes)
++{
++      return (((uint8*)bytes)[3]<<24)+(((uint8*)bytes)[2]<<16)+
++             (((uint8*)bytes)[1]<<8)+((uint8*)bytes)[0];
++}
 +
 +
-+/* flashcontrol opcodes for Atmel flashes */
-+#define SFLASH_AT_READ                                0x07e8
-+#define SFLASH_AT_PAGE_READ                   0x07d2
-+#define SFLASH_AT_BUF1_READ
-+#define SFLASH_AT_BUF2_READ
-+#define SFLASH_AT_STATUS                      0x01d7
-+#define SFLASH_AT_BUF1_WRITE                  0x0384
-+#define SFLASH_AT_BUF2_WRITE                  0x0387
-+#define SFLASH_AT_BUF1_ERASE_PROGRAM          0x0283
-+#define SFLASH_AT_BUF2_ERASE_PROGRAM          0x0286
-+#define SFLASH_AT_BUF1_PROGRAM                        0x0288
-+#define SFLASH_AT_BUF2_PROGRAM                        0x0289
-+#define SFLASH_AT_PAGE_ERASE                  0x0281
-+#define SFLASH_AT_BLOCK_ERASE                 0x0250
-+#define SFLASH_AT_BUF1_WRITE_ERASE_PROGRAM    0x0382
-+#define SFLASH_AT_BUF2_WRITE_ERASE_PROGRAM    0x0385
-+#define SFLASH_AT_BUF1_LOAD                   0x0253
-+#define SFLASH_AT_BUF2_LOAD                   0x0255
-+#define SFLASH_AT_BUF1_COMPARE                        0x0260
-+#define SFLASH_AT_BUF2_COMPARE                        0x0261
-+#define SFLASH_AT_BUF1_REPROGRAM              0x0258
-+#define SFLASH_AT_BUF2_REPROGRAM              0x0259
++/*
++* load 16-bit value from unaligned big(network) endian byte array.
++*/
++static INLINE uint16
++ntoh16_ua(void *bytes)
++{
++      return (((uint8*)bytes)[0]<<8)+((uint8*)bytes)[1];
++}
 +
 +
-+/* Status register bits for Atmel flashes */
-+#define SFLASH_AT_READY                               0x80
-+#define SFLASH_AT_MISMATCH                    0x40
-+#define SFLASH_AT_ID_MASK                     0x38
-+#define SFLASH_AT_ID_SHIFT                    3
++/*
++* load 32-bit value from unaligned big(network) endian byte array.
++*/
++static INLINE uint32
++ntoh32_ua(void *bytes)
++{
++      return (((uint8*)bytes)[0]<<24)+(((uint8*)bytes)[1]<<16)+
++             (((uint8*)bytes)[2]<<8)+((uint8*)bytes)[3];
++}
 +
 +
-+/* OTP regions */
-+#define       OTP_HW_REGION   OTPS_HW_PROTECT
-+#define       OTP_SW_REGION   OTPS_SW_PROTECT
-+#define       OTP_CID_REGION  OTPS_CID_PROTECT
++#define ltoh_ua(ptr) (\
++      sizeof(*(ptr)) == sizeof(uint8) ?  *(uint8 *)ptr : \
++      sizeof(*(ptr)) == sizeof(uint16) ? (((uint8 *)ptr)[1]<<8)+((uint8 *)ptr)[0] : \
++      (((uint8 *)ptr)[3]<<24)+(((uint8 *)ptr)[2]<<16)+(((uint8 *)ptr)[1]<<8)+((uint8 *)ptr)[0] \
++)
 +
 +
-+/* OTP regions (Byte offsets from otp size) */
-+#define       OTP_SWLIM_OFF   (-8)
-+#define       OTP_CIDBASE_OFF 0
-+#define       OTP_CIDLIM_OFF  8
++#define ntoh_ua(ptr) (\
++      sizeof(*(ptr)) == sizeof(uint8) ?  *(uint8 *)ptr : \
++      sizeof(*(ptr)) == sizeof(uint16) ? (((uint8 *)ptr)[0]<<8)+((uint8 *)ptr)[1] : \
++      (((uint8 *)ptr)[0]<<24)+(((uint8 *)ptr)[1]<<16)+(((uint8 *)ptr)[2]<<8)+((uint8 *)ptr)[3] \
++)
 +
 +
-+/* Predefined OTP words (Word offset from otp size) */
-+#define       OTP_BOUNDARY_OFF (-4)
-+#define       OTP_HWSIGN_OFF  (-3)
-+#define       OTP_SWSIGN_OFF  (-2)
-+#define       OTP_CIDSIGN_OFF (-1)
++#endif /* _BCMENDIAN_H_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/bcmnvram.h linux.dev/arch/mips/bcm947xx/include/bcmnvram.h
+--- linux.old/arch/mips/bcm947xx/include/bcmnvram.h    1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/bcmnvram.h    2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,159 @@
++/*
++ * NVRAM variable manipulation
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: bcmnvram.h,v 1.17 2006/03/02 12:33:44 honor Exp $
++ */
 +
 +
-+#define       OTP_CID_OFF     0
-+#define       OTP_PKG_OFF     1
-+#define       OTP_FID_OFF     2
-+#define       OTP_RSV_OFF     3
-+#define       OTP_LIM_OFF     4
++#ifndef _bcmnvram_h_
++#define _bcmnvram_h_
 +
 +
-+#define       OTP_SIGNATURE   0x578a
-+#define       OTP_MAGIC       0x4e56
++#ifndef _LANGUAGE_ASSEMBLY
++
++#include <typedefs.h>
++#include <bcmdefs.h>
++
++struct nvram_header {
++      uint32 magic;
++      uint32 len;
++      uint32 crc_ver_init;    /* 0:7 crc, 8:15 ver, 16:31 sdram_init */
++      uint32 config_refresh;  /* 0:15 sdram_config, 16:31 sdram_refresh */
++      uint32 config_ncdl;     /* ncdl values for memc */
++};
++
++struct nvram_tuple {
++      char *name;
++      char *value;
++      struct nvram_tuple *next;
++};
 +
 +
-+#endif        /* _SBCHIPC_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/sbconfig.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbconfig.h
---- linux-2.4.32/arch/mips/bcm947xx/include/sbconfig.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbconfig.h    2005-12-16 23:39:10.932836000 +0100
-@@ -0,0 +1,342 @@
 +/*
 +/*
-+ * Broadcom SiliconBackplane hardware register definitions.
-+ *
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ * $Id$
++ * Initialize NVRAM access. May be unnecessary or undefined on certain
++ * platforms.
 + */
 + */
++extern int nvram_init(void *sbh);
 +
 +
-+#ifndef       _SBCONFIG_H
-+#define       _SBCONFIG_H
-+
-+/* cpp contortions to concatenate w/arg prescan */
-+#ifndef PAD
-+#define       _PADLINE(line)  pad ## line
-+#define       _XSTR(line)     _PADLINE(line)
-+#define       PAD             _XSTR(__LINE__)
-+#endif
++/*
++ * Disable NVRAM access. May be unnecessary or undefined on certain
++ * platforms.
++ */
++extern void nvram_exit(void *sbh);
 +
 +/*
 +
 +/*
-+ * SiliconBackplane Address Map.
-+ * All regions may not exist on all chips.
++ * Get the value of an NVRAM variable. The pointer returned may be
++ * invalid after a set.
++ * @param     name    name of variable to get
++ * @return    value of variable or NULL if undefined
 + */
 + */
-+#define SB_SDRAM_BASE         0x00000000      /* Physical SDRAM */
-+#define SB_PCI_MEM            0x08000000      /* Host Mode sb2pcitranslation0 (64 MB) */
-+#define SB_PCI_CFG            0x0c000000      /* Host Mode sb2pcitranslation1 (64 MB) */
-+#define       SB_SDRAM_SWAPPED        0x10000000      /* Byteswapped Physical SDRAM */
-+#define SB_ENUM_BASE          0x18000000      /* Enumeration space base */
-+#define       SB_ENUM_LIM             0x18010000      /* Enumeration space limit */
++extern char * nvram_get(const char *name);
 +
 +
-+#define       SB_FLASH2               0x1c000000      /* Flash Region 2 (region 1 shadowed here) */
-+#define       SB_FLASH2_SZ            0x02000000      /* Size of Flash Region 2 */
++/* 
++ * Read the reset GPIO value from the nvram and set the GPIO
++ * as input
++ */
++extern int BCMINITFN(nvram_resetgpio_init)(void *sbh);
++extern int BCMINITFN(nvram_gpio_init)(const char *name, void *sbh);
++extern int BCMINITFN(nvram_gpio_set)(const char *name, void *sbh, int type);
 +
 +
-+#define       SB_EXTIF_BASE           0x1f000000      /* External Interface region base address */
-+#define       SB_FLASH1               0x1fc00000      /* Flash Region 1 */
-+#define       SB_FLASH1_SZ            0x00400000      /* Size of Flash Region 1 */
++/* 
++ * Get the value of an NVRAM variable.
++ * @param     name    name of variable to get
++ * @return    value of variable or NUL if undefined
++ */
++#define nvram_safe_get(name) (nvram_get(name) ? : "")
 +
 +
-+#define SB_PCI_DMA            0x40000000      /* Client Mode sb2pcitranslation2 (1 GB) */
-+#define SB_PCI_DMA_SZ         0x40000000      /* Client Mode sb2pcitranslation2 size in bytes */
-+#define SB_PCIE_DMA_L32               0x00000000      /* PCIE Client Mode sb2pcitranslation2 (2 ZettaBytes), low 32 bits */
-+#define SB_PCIE_DMA_H32               0x80000000      /* PCIE Client Mode sb2pcitranslation2 (2 ZettaBytes), high 32 bits */
-+#define       SB_EUART                (SB_EXTIF_BASE + 0x00800000)
-+#define       SB_LED                  (SB_EXTIF_BASE + 0x00900000)
++#define nvram_safe_unset(name) ({ \
++      if(nvram_get(name)) \
++              nvram_unset(name); \
++})
 +
 +
++#define nvram_safe_set(name, value) ({ \
++      if(!nvram_get(name) || strcmp(nvram_get(name), value)) \
++              nvram_set(name, value); \
++})
 +
 +
-+/* enumeration space related defs */
-+#define SB_CORE_SIZE          0x1000          /* each core gets 4Kbytes for registers */
-+#define       SB_MAXCORES             ((SB_ENUM_LIM - SB_ENUM_BASE)/SB_CORE_SIZE)
-+#define       SBCONFIGOFF             0xf00           /* core sbconfig regs are top 256bytes of regs */
-+#define       SBCONFIGSIZE            256             /* sizeof (sbconfig_t) */
++/*
++ * Match an NVRAM variable.
++ * @param     name    name of variable to match
++ * @param     match   value to compare against value of variable
++ * @return    TRUE if variable is defined and its value is string equal
++ *            to match or FALSE otherwise
++ */
++static INLINE int
++nvram_match(char *name, char *match) {
++      const char *value = nvram_get(name);
++      return (value && !strcmp(value, match));
++}
 +
 +
-+/* mips address */
-+#define       SB_EJTAG                0xff200000      /* MIPS EJTAG space (2M) */
++/*
++ * Inversely match an NVRAM variable.
++ * @param     name    name of variable to match
++ * @param     match   value to compare against value of variable
++ * @return    TRUE if variable is defined and its value is not string
++ *            equal to invmatch or FALSE otherwise
++ */
++static INLINE int
++nvram_invmatch(char *name, char *invmatch) {
++      const char *value = nvram_get(name);
++      return (value && strcmp(value, invmatch));
++}
 +
 +/*
 +
 +/*
-+ * Sonics Configuration Space Registers.
++ * Set the value of an NVRAM variable. The name and value strings are
++ * copied into private storage. Pointers to previously set values
++ * may become invalid. The new value may be immediately
++ * retrieved but will not be permanently stored until a commit.
++ * @param     name    name of variable to set
++ * @param     value   value of variable
++ * @return    0 on success and errno on failure
 + */
 + */
-+#define SBIPSFLAG             0x08
-+#define SBTPSFLAG             0x18
-+#define       SBTMERRLOGA             0x48            /* sonics >= 2.3 */
-+#define       SBTMERRLOG              0x50            /* sonics >= 2.3 */
-+#define SBADMATCH3            0x60
-+#define SBADMATCH2            0x68
-+#define SBADMATCH1            0x70
-+#define SBIMSTATE             0x90
-+#define SBINTVEC              0x94
-+#define SBTMSTATELOW          0x98
-+#define SBTMSTATEHIGH         0x9c
-+#define SBBWA0                        0xa0
-+#define SBIMCONFIGLOW         0xa8
-+#define SBIMCONFIGHIGH                0xac
-+#define SBADMATCH0            0xb0
-+#define SBTMCONFIGLOW         0xb8
-+#define SBTMCONFIGHIGH                0xbc
-+#define SBBCONFIG             0xc0
-+#define SBBSTATE              0xc8
-+#define SBACTCNFG             0xd8
-+#define       SBFLAGST                0xe8
-+#define SBIDLOW                       0xf8
-+#define SBIDHIGH              0xfc
++extern int nvram_set(const char *name, const char *value);
 +
 +
-+#ifndef _LANGUAGE_ASSEMBLY
++/*
++ * Unset an NVRAM variable. Pointers to previously set values
++ * remain valid until a set.
++ * @param     name    name of variable to unset
++ * @return    0 on success and errno on failure
++ * NOTE: use nvram_commit to commit this change to flash.
++ */
++extern int nvram_unset(const char *name);
 +
 +
-+typedef volatile struct _sbconfig {
-+      uint32  PAD[2];
-+      uint32  sbipsflag;              /* initiator port ocp slave flag */
-+      uint32  PAD[3];
-+      uint32  sbtpsflag;              /* target port ocp slave flag */
-+      uint32  PAD[11];
-+      uint32  sbtmerrloga;            /* (sonics >= 2.3) */
-+      uint32  PAD;
-+      uint32  sbtmerrlog;             /* (sonics >= 2.3) */
-+      uint32  PAD[3];
-+      uint32  sbadmatch3;             /* address match3 */
-+      uint32  PAD;
-+      uint32  sbadmatch2;             /* address match2 */
-+      uint32  PAD;
-+      uint32  sbadmatch1;             /* address match1 */
-+      uint32  PAD[7];
-+      uint32  sbimstate;              /* initiator agent state */
-+      uint32  sbintvec;               /* interrupt mask */
-+      uint32  sbtmstatelow;           /* target state */
-+      uint32  sbtmstatehigh;          /* target state */
-+      uint32  sbbwa0;                 /* bandwidth allocation table0 */
-+      uint32  PAD;
-+      uint32  sbimconfiglow;          /* initiator configuration */
-+      uint32  sbimconfighigh;         /* initiator configuration */
-+      uint32  sbadmatch0;             /* address match0 */
-+      uint32  PAD;
-+      uint32  sbtmconfiglow;          /* target configuration */
-+      uint32  sbtmconfighigh;         /* target configuration */
-+      uint32  sbbconfig;              /* broadcast configuration */
-+      uint32  PAD;
-+      uint32  sbbstate;               /* broadcast state */
-+      uint32  PAD[3];
-+      uint32  sbactcnfg;              /* activate configuration */
-+      uint32  PAD[3];
-+      uint32  sbflagst;               /* current sbflags */
-+      uint32  PAD[3];
-+      uint32  sbidlow;                /* identification */
-+      uint32  sbidhigh;               /* identification */
-+} sbconfig_t;
++/*
++ * Commit NVRAM variables to permanent storage. All pointers to values
++ * may be invalid after a commit.
++ * NVRAM values are undefined after a commit.
++ * @return    0 on success and errno on failure
++ */
++extern int nvram_commit(void);
 +
 +
-+#endif /* _LANGUAGE_ASSEMBLY */
++/*
++ * Get all NVRAM variables (format name=value\0 ... \0\0).
++ * @param     buf     buffer to store variables
++ * @param     count   size of buffer in bytes
++ * @return    0 on success and errno on failure
++ */
++extern int nvram_getall(char *buf, int count);
 +
 +
-+/* sbipsflag */
-+#define       SBIPS_INT1_MASK         0x3f            /* which sbflags get routed to mips interrupt 1 */
-+#define       SBIPS_INT1_SHIFT        0
-+#define       SBIPS_INT2_MASK         0x3f00          /* which sbflags get routed to mips interrupt 2 */
-+#define       SBIPS_INT2_SHIFT        8
-+#define       SBIPS_INT3_MASK         0x3f0000        /* which sbflags get routed to mips interrupt 3 */
-+#define       SBIPS_INT3_SHIFT        16
-+#define       SBIPS_INT4_MASK         0x3f000000      /* which sbflags get routed to mips interrupt 4 */
-+#define       SBIPS_INT4_SHIFT        24
++extern int file2nvram(char *filename, char *varname);
++extern int nvram2file(char *varname, char *filename);
 +
 +
-+/* sbtpsflag */
-+#define       SBTPS_NUM0_MASK         0x3f            /* interrupt sbFlag # generated by this core */
-+#define       SBTPS_F0EN0             0x40            /* interrupt is always sent on the backplane */
++#endif /* _LANGUAGE_ASSEMBLY */
 +
 +
-+/* sbtmerrlog */
-+#define       SBTMEL_CM               0x00000007      /* command */
-+#define       SBTMEL_CI               0x0000ff00      /* connection id */
-+#define       SBTMEL_EC               0x0f000000      /* error code */
-+#define       SBTMEL_ME               0x80000000      /* multiple error */
++#define NVRAM_MAGIC           0x48534C46      /* 'FLSH' */
++#define NVRAM_CLEAR_MAGIC             0x0
++#define NVRAM_INVALID_MAGIC   0xFFFFFFFF
++#define NVRAM_VERSION         1
++#define NVRAM_HEADER_SIZE     20
++#define NVRAM_SPACE           0x8000
 +
 +
-+/* sbimstate */
-+#define       SBIM_PC                 0xf             /* pipecount */
-+#define       SBIM_AP_MASK            0x30            /* arbitration policy */
-+#define       SBIM_AP_BOTH            0x00            /* use both timeslaces and token */
-+#define       SBIM_AP_TS              0x10            /* use timesliaces only */
-+#define       SBIM_AP_TK              0x20            /* use token only */
-+#define       SBIM_AP_RSV             0x30            /* reserved */
-+#define       SBIM_IBE                0x20000         /* inbanderror */
-+#define       SBIM_TO                 0x40000         /* timeout */
-+#define       SBIM_BY                 0x01800000      /* busy (sonics >= 2.3) */
-+#define       SBIM_RJ                 0x02000000      /* reject (sonics >= 2.3) */
++#define NVRAM_MAX_VALUE_LEN 255
++#define NVRAM_MAX_PARAM_LEN 64
 +
 +
-+/* sbtmstatelow */
-+#define       SBTML_RESET             0x1             /* reset */
-+#define       SBTML_REJ_MASK          0x6             /* reject */
-+#define       SBTML_REJ_SHIFT         1
-+#define       SBTML_CLK               0x10000         /* clock enable */
-+#define       SBTML_FGC               0x20000         /* force gated clocks on */
-+#define       SBTML_FL_MASK           0x3ffc0000      /* core-specific flags */
-+#define       SBTML_PE                0x40000000      /* pme enable */
-+#define       SBTML_BE                0x80000000      /* bist enable */
++#endif /* _bcmnvram_h_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/bcmsrom.h linux.dev/arch/mips/bcm947xx/include/bcmsrom.h
+--- linux.old/arch/mips/bcm947xx/include/bcmsrom.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/bcmsrom.h     2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,108 @@
++/*
++ * Misc useful routines to access NIC local SROM/OTP .
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: bcmsrom.h,v 1.1.1.13 2006/04/15 01:29:08 michael Exp $
++ */
 +
 +
-+/* sbtmstatehigh */
-+#define       SBTMH_SERR              0x1             /* serror */
-+#define       SBTMH_INT               0x2             /* interrupt */
-+#define       SBTMH_BUSY              0x4             /* busy */
-+#define       SBTMH_TO                0x00000020      /* timeout (sonics >= 2.3) */
-+#define       SBTMH_FL_MASK           0x1fff0000      /* core-specific flags */
-+#define SBTMH_DMA64           0x10000000      /* supports DMA with 64-bit addresses */
-+#define       SBTMH_GCR               0x20000000      /* gated clock request */
-+#define       SBTMH_BISTF             0x40000000      /* bist failed */
-+#define       SBTMH_BISTD             0x80000000      /* bist done */
++#ifndef       _bcmsrom_h_
++#define       _bcmsrom_h_
 +
 +
++/* Maximum srom: 4 Kilobits == 512 bytes */
++#define       SROM_MAX        512
 +
 +
-+/* sbbwa0 */
-+#define       SBBWA_TAB0_MASK         0xffff          /* lookup table 0 */
-+#define       SBBWA_TAB1_MASK         0xffff          /* lookup table 1 */
-+#define       SBBWA_TAB1_SHIFT        16
++/* SROM Rev 4: Reallocate the software part of the srom to accomodate
++ * MIMO features. It assumes up to two PCIE functions and 440 bytes
++ * of useable srom i.e. the useable storage in chips with OTP that
++ * implements hardware redundancy.
++ */
 +
 +
-+/* sbimconfiglow */
-+#define       SBIMCL_STO_MASK         0x7             /* service timeout */
-+#define       SBIMCL_RTO_MASK         0x70            /* request timeout */
-+#define       SBIMCL_RTO_SHIFT        4
-+#define       SBIMCL_CID_MASK         0xff0000        /* connection id */
-+#define       SBIMCL_CID_SHIFT        16
++#define       SROM4_WORDS             220
++
++#define       SROM4_SIGN              32
++#define       SROM4_SIGNATURE         0x5372
++
++#define       SROM4_BREV              33
++
++#define       SROM4_BFL0              34
++#define       SROM4_BFL1              35
++#define       SROM4_BFL2              36
++#define       SROM4_BFL3              37
++
++#define       SROM4_MACHI             38
++#define       SROM4_MACMID            39
++#define       SROM4_MACLO             40
++
++#define       SROM4_CCODE             41
++#define       SROM4_REGREV            42
++
++#define       SROM4_LEDBH10           43
++#define       SROM4_LEDBH32           44
++
++#define       SROM4_LEDDC             45
++
++#define       SROM4_AA                46
++#define       SROM4_AA2G_MASK         0x00ff
++#define       SROM4_AA2G_SHIFT        0
++#define       SROM4_AA5G_MASK         0xff00
++#define       SROM4_AA5G_SHIFT        8
++
++#define       SROM4_AG10              47
++#define       SROM4_AG32              48
++
++#define       SROM4_TXPID2G           49
++#define       SROM4_TXPID5G           51
++#define       SROM4_TXPID5GL          53
++#define       SROM4_TXPID5GH          55
++
++/* Per-path fields */
++#define       MAX_PATH                4
++#define       SROM4_PATH0             64
++#define       SROM4_PATH1             87
++#define       SROM4_PATH2             110
++#define       SROM4_PATH3             133
++
++#define       SROM4_2G_ITT_MAXP       0
++#define       SROM4_2G_PA             1
++#define       SROM4_5G_ITT_MAXP       5
++#define       SROM4_5GLH_MAXP         6
++#define       SROM4_5G_PA             7
++#define       SROM4_5GL_PA            11
++#define       SROM4_5GH_PA            15
++
++/* Fields in the ITT_MAXP and 5GLH_MAXP words */
++#define       B2G_MAXP_MASK           0xff
++#define       B2G_ITT_SHIFT           8
++#define       B5G_MAXP_MASK           0xff
++#define       B5G_ITT_SHIFT           8
++#define       B5GH_MAXP_MASK          0xff
++#define       B5GL_MAXP_SHIFT         8
++
++/* All the miriad power offsets */
++#define       SROM4_2G_CCKPO          156
++#define       SROM4_2G_OFDMPO         157
++#define       SROM4_5G_OFDMPO         159
++#define       SROM4_5GL_OFDMPO        161
++#define       SROM4_5GH_OFDMPO        163
++#define       SROM4_2G_MCSPO          165
++#define       SROM4_5G_MCSPO          173
++#define       SROM4_5GL_MCSPO         181
++#define       SROM4_5GH_MCSPO         189
++#define       SROM4_CCDPO             197
++#define       SROM4_STBCPO            198
++#define       SROM4_BW40PO            199
++#define       SROM4_BWDUPPO           200
++
++extern int srom_var_init(void *sbh, uint bus, void *curmap, osl_t *osh, char **vars, uint *count);
 +
 +
-+/* sbimconfighigh */
-+#define       SBIMCH_IEM_MASK         0xc             /* inband error mode */
-+#define       SBIMCH_TEM_MASK         0x30            /* timeout error mode */
-+#define       SBIMCH_TEM_SHIFT        4
-+#define       SBIMCH_BEM_MASK         0xc0            /* bus error mode */
-+#define       SBIMCH_BEM_SHIFT        6
++extern int srom_read(uint bus, void *curmap, osl_t *osh, uint byteoff, uint nbytes, uint16 *buf);
++extern int srom_write(uint bus, void *curmap, osl_t *osh, uint byteoff, uint nbytes, uint16 *buf);
 +
 +
-+/* sbadmatch0 */
-+#define       SBAM_TYPE_MASK          0x3             /* address type */
-+#define       SBAM_AD64               0x4             /* reserved */
-+#define       SBAM_ADINT0_MASK        0xf8            /* type0 size */
-+#define       SBAM_ADINT0_SHIFT       3
-+#define       SBAM_ADINT1_MASK        0x1f8           /* type1 size */
-+#define       SBAM_ADINT1_SHIFT       3
-+#define       SBAM_ADINT2_MASK        0x1f8           /* type2 size */
-+#define       SBAM_ADINT2_SHIFT       3
-+#define       SBAM_ADEN               0x400           /* enable */
-+#define       SBAM_ADNEG              0x800           /* negative decode */
-+#define       SBAM_BASE0_MASK         0xffffff00      /* type0 base address */
-+#define       SBAM_BASE0_SHIFT        8
-+#define       SBAM_BASE1_MASK         0xfffff000      /* type1 base address for the core */
-+#define       SBAM_BASE1_SHIFT        12
-+#define       SBAM_BASE2_MASK         0xffff0000      /* type2 base address for the core */
-+#define       SBAM_BASE2_SHIFT        16
++#endif        /* _bcmsrom_h_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/bcmutils.h linux.dev/arch/mips/bcm947xx/include/bcmutils.h
+--- linux.old/arch/mips/bcm947xx/include/bcmutils.h    1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/bcmutils.h    2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,433 @@
++/*
++ * Misc useful os-independent macros and functions.
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ * $Id: bcmutils.h,v 1.1.1.16 2006/04/08 06:13:39 honor Exp $
++ */
 +
 +
-+/* sbtmconfiglow */
-+#define       SBTMCL_CD_MASK          0xff            /* clock divide */
-+#define       SBTMCL_CO_MASK          0xf800          /* clock offset */
-+#define       SBTMCL_CO_SHIFT         11
-+#define       SBTMCL_IF_MASK          0xfc0000        /* interrupt flags */
-+#define       SBTMCL_IF_SHIFT         18
-+#define       SBTMCL_IM_MASK          0x3000000       /* interrupt mode */
-+#define       SBTMCL_IM_SHIFT         24
++#ifndef       _bcmutils_h_
++#define       _bcmutils_h_
 +
 +
-+/* sbtmconfighigh */
-+#define       SBTMCH_BM_MASK          0x3             /* busy mode */
-+#define       SBTMCH_RM_MASK          0x3             /* retry mode */
-+#define       SBTMCH_RM_SHIFT         2
-+#define       SBTMCH_SM_MASK          0x30            /* stop mode */
-+#define       SBTMCH_SM_SHIFT         4
-+#define       SBTMCH_EM_MASK          0x300           /* sb error mode */
-+#define       SBTMCH_EM_SHIFT         8
-+#define       SBTMCH_IM_MASK          0xc00           /* int mode */
-+#define       SBTMCH_IM_SHIFT         10
++/* ** driver-only section ** */
++#ifdef BCMDRIVER
 +
 +
-+/* sbbconfig */
-+#define       SBBC_LAT_MASK           0x3             /* sb latency */
-+#define       SBBC_MAX0_MASK          0xf0000         /* maxccntr0 */
-+#define       SBBC_MAX0_SHIFT         16
-+#define       SBBC_MAX1_MASK          0xf00000        /* maxccntr1 */
-+#define       SBBC_MAX1_SHIFT         20
++#define _BCM_U        0x01    /* upper */
++#define _BCM_L        0x02    /* lower */
++#define _BCM_D        0x04    /* digit */
++#define _BCM_C        0x08    /* cntrl */
++#define _BCM_P        0x10    /* punct */
++#define _BCM_S        0x20    /* white space (space/lf/tab) */
++#define _BCM_X        0x40    /* hex digit */
++#define _BCM_SP       0x80    /* hard space (0x20) */
 +
 +
-+/* sbbstate */
-+#define       SBBS_SRD                0x1             /* st reg disable */
-+#define       SBBS_HRD                0x2             /* hold reg disable */
++#define GPIO_PIN_NOTDEFINED   0x20    /* Pin not defined */
 +
 +
-+/* sbidlow */
-+#define       SBIDL_CS_MASK           0x3             /* config space */
-+#define       SBIDL_AR_MASK           0x38            /* # address ranges supported */
-+#define       SBIDL_AR_SHIFT          3
-+#define       SBIDL_SYNCH             0x40            /* sync */
-+#define       SBIDL_INIT              0x80            /* initiator */
-+#define       SBIDL_MINLAT_MASK       0xf00           /* minimum backplane latency */
-+#define       SBIDL_MINLAT_SHIFT      8
-+#define       SBIDL_MAXLAT            0xf000          /* maximum backplane latency */
-+#define       SBIDL_MAXLAT_SHIFT      12
-+#define       SBIDL_FIRST             0x10000         /* this initiator is first */
-+#define       SBIDL_CW_MASK           0xc0000         /* cycle counter width */
-+#define       SBIDL_CW_SHIFT          18
-+#define       SBIDL_TP_MASK           0xf00000        /* target ports */
-+#define       SBIDL_TP_SHIFT          20
-+#define       SBIDL_IP_MASK           0xf000000       /* initiator ports */
-+#define       SBIDL_IP_SHIFT          24
-+#define       SBIDL_RV_MASK           0xf0000000      /* sonics backplane revision code */
-+#define       SBIDL_RV_SHIFT          28
-+#define       SBIDL_RV_2_2            0x00000000      /* version 2.2 or earlier */
-+#define       SBIDL_RV_2_3            0x10000000      /* version 2.3 */
++extern unsigned char bcm_ctype[];
++#define bcm_ismask(x) (bcm_ctype[(int)(unsigned char)(x)])
 +
 +
-+/* sbidhigh */
-+#define       SBIDH_RC_MASK           0x000f          /* revision code */
-+#define       SBIDH_RCE_MASK          0x7000          /* revision code extension field */
-+#define       SBIDH_RCE_SHIFT         8
-+#define       SBCOREREV(sbidh) \
-+      ((((sbidh) & SBIDH_RCE_MASK) >> SBIDH_RCE_SHIFT) | ((sbidh) & SBIDH_RC_MASK))
-+#define       SBIDH_CC_MASK           0x8ff0          /* core code */
-+#define       SBIDH_CC_SHIFT          4
-+#define       SBIDH_VC_MASK           0xffff0000      /* vendor code */
-+#define       SBIDH_VC_SHIFT          16
++#define bcm_isalnum(c)        ((bcm_ismask(c)&(_BCM_U|_BCM_L|_BCM_D)) != 0)
++#define bcm_isalpha(c)        ((bcm_ismask(c)&(_BCM_U|_BCM_L)) != 0)
++#define bcm_iscntrl(c)        ((bcm_ismask(c)&(_BCM_C)) != 0)
++#define bcm_isdigit(c)        ((bcm_ismask(c)&(_BCM_D)) != 0)
++#define bcm_isgraph(c)        ((bcm_ismask(c)&(_BCM_P|_BCM_U|_BCM_L|_BCM_D)) != 0)
++#define bcm_islower(c)        ((bcm_ismask(c)&(_BCM_L)) != 0)
++#define bcm_isprint(c)        ((bcm_ismask(c)&(_BCM_P|_BCM_U|_BCM_L|_BCM_D|_BCM_SP)) != 0)
++#define bcm_ispunct(c)        ((bcm_ismask(c)&(_BCM_P)) != 0)
++#define bcm_isspace(c)        ((bcm_ismask(c)&(_BCM_S)) != 0)
++#define bcm_isupper(c)        ((bcm_ismask(c)&(_BCM_U)) != 0)
++#define bcm_isxdigit(c)       ((bcm_ismask(c)&(_BCM_D|_BCM_X)) != 0)
 +
 +
-+#define       SB_COMMIT               0xfd8           /* update buffered registers value */
++/*
++ * Spin at most 'us' microseconds while 'exp' is true.
++ * Caller should explicitly test 'exp' when this completes
++ * and take appropriate error action if 'exp' is still true.
++ */
++#define SPINWAIT(exp, us) { \
++      uint countdown = (us) + 9; \
++      while ((exp) && (countdown >= 10)) {\
++              OSL_DELAY(10); \
++              countdown -= 10; \
++      } \
++}
 +
 +
-+/* vendor codes */
-+#define       SB_VEND_BCM             0x4243          /* Broadcom's SB vendor code */
++struct  ether_addr {
++      uint8 octet[6];
++} __attribute__((packed));
 +
 +
-+/* core codes */
-+#define       SB_CC                   0x800           /* chipcommon core */
-+#define       SB_ILINE20              0x801           /* iline20 core */
-+#define       SB_SDRAM                0x803           /* sdram core */
-+#define       SB_PCI                  0x804           /* pci core */
-+#define       SB_MIPS                 0x805           /* mips core */
-+#define       SB_ENET                 0x806           /* enet mac core */
-+#define       SB_CODEC                0x807           /* v90 codec core */
-+#define       SB_USB                  0x808           /* usb 1.1 host/device core */
-+#define       SB_ADSL                 0x809           /* ADSL core */
-+#define       SB_ILINE100             0x80a           /* iline100 core */
-+#define       SB_IPSEC                0x80b           /* ipsec core */
-+#define       SB_PCMCIA               0x80d           /* pcmcia core */
-+#define       SB_SOCRAM               0x80e           /* internal memory core */
-+#define       SB_MEMC                 0x80f           /* memc sdram core */
-+#define       SB_EXTIF                0x811           /* external interface core */
-+#define       SB_D11                  0x812           /* 802.11 MAC core */
-+#define       SB_MIPS33               0x816           /* mips3302 core */
-+#define       SB_USB11H               0x817           /* usb 1.1 host core */
-+#define       SB_USB11D               0x818           /* usb 1.1 device core */
-+#define       SB_USB20H               0x819           /* usb 2.0 host core */
-+#define       SB_USB20D               0x81a           /* usb 2.0 device core */
-+#define       SB_SDIOH                0x81b           /* sdio host core */
-+#define       SB_ROBO                 0x81c           /* roboswitch core */
-+#define       SB_ATA100               0x81d           /* parallel ATA core */
-+#define       SB_SATAXOR              0x81e           /* serial ATA & XOR DMA core */
-+#define       SB_GIGETH               0x81f           /* gigabit ethernet core */
-+#define       SB_PCIE                 0x820           /* pci express core */
-+#define       SB_SRAMC                0x822           /* SRAM controller core */
-+#define       SB_MINIMAC              0x823           /* MINI MAC/phy core */
-+
-+#define       SB_CC_IDX               0               /* chipc, when present, is always core 0 */
-+
-+/* Not really related to Silicon Backplane, but a couple of software
-+ * conventions for the use the flash space:
++/* string */
++extern uchar bcm_toupper(uchar c);
++extern ulong bcm_strtoul(char *cp, char **endp, uint base);
++extern char *bcmstrstr(char *haystack, char *needle);
++extern char *bcmstrcat(char *dest, const char *src);
++extern ulong wchar2ascii(char *abuf, ushort *wbuf, ushort wbuflen, ulong abuflen);
++/* ethernet address */
++extern char *bcm_ether_ntoa(struct ether_addr *ea, char *buf);
++/* variable access */
++extern char *getvar(char *vars, char *name);
++extern int getintvar(char *vars, char *name);
++extern uint getgpiopin(char *vars, char *pin_name, uint def_pin);
++#ifdef BCMPERFSTATS
++extern void bcm_perf_enable(void);
++extern void bcmstats(char *fmt);
++extern void bcmlog(char *fmt, uint a1, uint a2);
++extern void bcmdumplog(char *buf, int size);
++extern int bcmdumplogent(char *buf, uint idx);
++#else
++#define bcm_perf_enable()
++#define bcmstats(fmt)
++#define       bcmlog(fmt, a1, a2)
++#define       bcmdumplog(buf, size)   *buf = '\0'
++#define       bcmdumplogent(buf, idx) -1
++#endif /* BCMPERFSTATS */
++extern char *bcm_nvram_vars(uint *length);
++extern int bcm_nvram_cache(void *sbh);
++
++/* Support for sharing code across in-driver iovar implementations.
++ * The intent is that a driver use this structure to map iovar names
++ * to its (private) iovar identifiers, and the lookup function to
++ * find the entry.  Macros are provided to map ids and get/set actions
++ * into a single number space for a switch statement.
 + */
 +
 + */
 +
-+/* Minumum amount of flash we support */
-+#define FLASH_MIN             0x00020000      /* Minimum flash size */
-+
-+/* A boot/binary may have an embedded block that describes its size  */
-+#define       BISZ_OFFSET             0x3e0           /* At this offset into the binary */
-+#define       BISZ_MAGIC              0x4249535a      /* Marked with this value: 'BISZ' */
-+#define       BISZ_MAGIC_IDX          0               /* Word 0: magic */
-+#define       BISZ_TXTST_IDX          1               /*      1: text start */
-+#define       BISZ_TXTEND_IDX         2               /*      2: text start */
-+#define       BISZ_DATAST_IDX         3               /*      3: text start */
-+#define       BISZ_DATAEND_IDX        4               /*      4: text start */
-+#define       BISZ_BSSST_IDX          5               /*      5: text start */
-+#define       BISZ_BSSEND_IDX         6               /*      6: text start */
-+#define BISZ_SIZE             7               /* descriptor size in 32-bit intergers */
++/* iovar structure */
++typedef struct bcm_iovar {
++      const char *name;       /* name for lookup and display */
++      uint16 varid;           /* id for switch */
++      uint16 flags;           /* driver-specific flag bits */
++      uint16 type;            /* base type of argument */
++      uint16 minlen;          /* min length for buffer vars */
++} bcm_iovar_t;
++
++/* varid definitions are per-driver, may use these get/set bits */
++
++/* IOVar action bits for id mapping */
++#define IOV_GET 0 /* Get an iovar */
++#define IOV_SET 1 /* Set an iovar */
++
++/* Varid to actionid mapping */
++#define IOV_GVAL(id)          ((id)*2)
++#define IOV_SVAL(id)          (((id)*2)+IOV_SET)
++#define IOV_ISSET(actionid)   ((actionid & IOV_SET) == IOV_SET)
++
++/* flags are per-driver based on driver attributes */
++
++/* Base type definitions */
++#define IOVT_VOID     0       /* no value (implictly set only) */
++#define IOVT_BOOL     1       /* any value ok (zero/nonzero) */
++#define IOVT_INT8     2       /* integer values are range-checked */
++#define IOVT_UINT8    3       /* unsigned int 8 bits */
++#define IOVT_INT16    4       /* int 16 bits */
++#define IOVT_UINT16   5       /* unsigned int 16 bits */
++#define IOVT_INT32    6       /* int 32 bits */
++#define IOVT_UINT32   7       /* unsigned int 32 bits */
++#define IOVT_BUFFER   8       /* buffer is size-checked as per minlen */
++
++extern const bcm_iovar_t *bcm_iovar_lookup(const bcm_iovar_t *table, const char *name);
++extern int bcm_iovar_lencheck(const bcm_iovar_t *table, void *arg, int len, bool set);
 +
 +
-+#endif        /* _SBCONFIG_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/sbextif.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbextif.h
---- linux-2.4.32/arch/mips/bcm947xx/include/sbextif.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbextif.h     2005-12-16 23:39:10.932836000 +0100
-@@ -0,0 +1,242 @@
-+/*
-+ * Hardware-specific External Interface I/O core definitions
-+ * for the BCM47xx family of SiliconBackplane-based chips.
-+ *
-+ * The External Interface core supports a total of three external chip selects
-+ * supporting external interfaces. One of the external chip selects is
-+ * used for Flash, one is used for PCMCIA, and the other may be
-+ * programmed to support either a synchronous interface or an
-+ * asynchronous interface. The asynchronous interface can be used to
-+ * support external devices such as UARTs and the BCM2019 Bluetooth
-+ * baseband processor.
-+ * The external interface core also contains 2 on-chip 16550 UARTs, clock
-+ * frequency control, a watchdog interrupt timer, and a GPIO interface.
-+ *
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ * $Id$
-+ */
++#endif        /* #ifdef BCMDRIVER */
 +
 +
-+#ifndef       _SBEXTIF_H
-+#define       _SBEXTIF_H
++/* ** driver/apps-shared section ** */
 +
 +
-+/* external interface address space */
-+#define       EXTIF_PCMCIA_MEMBASE(x) (x)
-+#define       EXTIF_PCMCIA_IOBASE(x)  ((x) + 0x100000)
-+#define       EXTIF_PCMCIA_CFGBASE(x) ((x) + 0x200000)
-+#define       EXTIF_CFGIF_BASE(x)     ((x) + 0x800000)
-+#define       EXTIF_FLASH_BASE(x)     ((x) + 0xc00000)
++#define BCME_STRLEN           64      /* Max string length for BCM errors */
++#define VALID_BCMERROR(e)  ((e <= 0) && (e >= BCME_LAST))
 +
 +
-+/* cpp contortions to concatenate w/arg prescan */
-+#ifndef PAD
-+#define       _PADLINE(line)  pad ## line
-+#define       _XSTR(line)     _PADLINE(line)
-+#define       PAD             _XSTR(__LINE__)
-+#endif        /* PAD */
 +
 +/*
 +
 +/*
-+ * The multiple instances of output and output enable registers
-+ * are present to allow driver software for multiple cores to control
-+ * gpio outputs without needing to share a single register pair.
-+ */
-+struct gpiouser {
-+      uint32  out;
-+      uint32  outen;
-+};
-+#define       NGPIOUSER       5
++ * error codes could be added but the defined ones shouldn't be changed/deleted
++ * these error codes are exposed to the user code
++ * when ever a new error code is added to this list
++ * please update errorstring table with the related error string and
++ * update osl files with os specific errorcode map
++*/
 +
 +
-+typedef volatile struct {
-+      uint32  corecontrol;
-+      uint32  extstatus;
-+      uint32  PAD[2];
++#define BCME_OK                               0       /* Success */
++#define BCME_ERROR                    -1      /* Error generic */
++#define BCME_BADARG                   -2      /* Bad Argument */
++#define BCME_BADOPTION                        -3      /* Bad option */
++#define BCME_NOTUP                    -4      /* Not up */
++#define BCME_NOTDOWN                  -5      /* Not down */
++#define BCME_NOTAP                    -6      /* Not AP */
++#define BCME_NOTSTA                   -7      /* Not STA  */
++#define BCME_BADKEYIDX                        -8      /* BAD Key Index */
++#define BCME_RADIOOFF                         -9      /* Radio Off */
++#define BCME_NOTBANDLOCKED            -10     /* Not  band locked */
++#define BCME_NOCLK                    -11     /* No Clock */
++#define BCME_BADRATESET                       -12     /* BAD Rate valueset */
++#define BCME_BADBAND                  -13     /* BAD Band */
++#define BCME_BUFTOOSHORT              -14     /* Buffer too short */
++#define BCME_BUFTOOLONG                       -15     /* Buffer too long */
++#define BCME_BUSY                     -16     /* Busy */
++#define BCME_NOTASSOCIATED            -17     /* Not Associated */
++#define BCME_BADSSIDLEN                       -18     /* Bad SSID len */
++#define BCME_OUTOFRANGECHAN           -19     /* Out of Range Channel */
++#define BCME_BADCHAN                  -20     /* Bad Channel */
++#define BCME_BADADDR                  -21     /* Bad Address */
++#define BCME_NORESOURCE                       -22     /* Not Enough Resources */
++#define BCME_UNSUPPORTED              -23     /* Unsupported */
++#define BCME_BADLEN                   -24     /* Bad length */
++#define BCME_NOTREADY                 -25     /* Not Ready */
++#define BCME_EPERM                    -26     /* Not Permitted */
++#define BCME_NOMEM                    -27     /* No Memory */
++#define BCME_ASSOCIATED                       -28     /* Associated */
++#define BCME_RANGE                    -29     /* Not In Range */
++#define BCME_NOTFOUND                 -30     /* Not Found */
++#define BCME_WME_NOT_ENABLED          -31     /* WME Not Enabled */
++#define BCME_TSPEC_NOTFOUND           -32     /* TSPEC Not Found */
++#define BCME_ACM_NOTSUPPORTED         -33     /* ACM Not Supported */
++#define BCME_NOT_WME_ASSOCIATION      -34     /* Not WME Association */
++#define BCME_SDIO_ERROR                       -35     /* SDIO Bus Error */
++#define BCME_DONGLE_DOWN              -36     /* Dongle Not Accessible */
++#define BCME_LAST                     BCME_DONGLE_DOWN
++
++/* These are collection of BCME Error strings */
++#define BCMERRSTRINGTABLE {           \
++      "OK",                           \
++      "Undefined error",              \
++      "Bad Argument",                 \
++      "Bad Option",                   \
++      "Not up",                       \
++      "Not down",                     \
++      "Not AP",                       \
++      "Not STA",                      \
++      "Bad Key Index",                \
++      "Radio Off",                    \
++      "Not band locked",              \
++      "No clock",                     \
++      "Bad Rate valueset",            \
++      "Bad Band",                     \
++      "Buffer too short",             \
++      "Buffer too long",              \
++      "Busy",                         \
++      "Not Associated",               \
++      "Bad SSID len",                 \
++      "Out of Range Channel",         \
++      "Bad Channel",                  \
++      "Bad Address",                  \
++      "Not Enough Resources",         \
++      "Unsupported",                  \
++      "Bad length",                   \
++      "Not Ready",                    \
++      "Not Permitted",                \
++      "No Memory",                    \
++      "Associated",                   \
++      "Not In Range",                 \
++      "Not Found",                    \
++      "WME Not Enabled",              \
++      "TSPEC Not Found",              \
++      "ACM Not Supported",            \
++      "Not WME Association",          \
++      "SDIO Bus Error",               \
++      "Dongle Not Accessible"         \
++}
 +
 +
-+      /* pcmcia control registers */
-+      uint32  pcmcia_config;
-+      uint32  pcmcia_memwait;
-+      uint32  pcmcia_attrwait;
-+      uint32  pcmcia_iowait;
++#ifndef ABS
++#define       ABS(a)                  (((a) < 0)?-(a):(a))
++#endif /* ABS */
 +
 +
-+      /* programmable interface control registers */
-+      uint32  prog_config;
-+      uint32  prog_waitcount;
++#ifndef MIN
++#define       MIN(a, b)               (((a) < (b))?(a):(b))
++#endif /* MIN */
 +
 +
-+      /* flash control registers */
-+      uint32  flash_config;
-+      uint32  flash_waitcount;
-+      uint32  PAD[4];
++#ifndef MAX
++#define       MAX(a, b)               (((a) > (b))?(a):(b))
++#endif /* MAX */
 +
 +
-+      uint32  watchdog;
++#define CEIL(x, y)            (((x) + ((y)-1)) / (y))
++#define       ROUNDUP(x, y)           ((((x)+((y)-1))/(y))*(y))
++#define       ISALIGNED(a, x)         (((a) & ((x)-1)) == 0)
++#define       ISPOWEROF2(x)           ((((x)-1)&(x)) == 0)
++#define VALID_MASK(mask)      !((mask) & ((mask) + 1))
++#define       OFFSETOF(type, member)  ((uint)(uintptr)&((type *)0)->member)
++#define ARRAYSIZE(a)          (sizeof(a)/sizeof(a[0]))
 +
 +
-+      /* clock control */
-+      uint32  clockcontrol_n;
-+      uint32  clockcontrol_sb;
-+      uint32  clockcontrol_pci;
-+      uint32  clockcontrol_mii;
-+      uint32  PAD[3];
++/* bit map related macros */
++#ifndef setbit
++#ifndef NBBY              /* the BSD family defines NBBY */
++#define       NBBY    8       /* 8 bits per byte */
++#endif /* #ifndef NBBY */
++#define       setbit(a, i)    (((uint8 *)a)[(i)/NBBY] |= 1<<((i)%NBBY))
++#define       clrbit(a, i)    (((uint8 *)a)[(i)/NBBY] &= ~(1<<((i)%NBBY)))
++#define       isset(a, i)     (((uint8 *)a)[(i)/NBBY] & (1<<((i)%NBBY)))
++#define       isclr(a, i)     ((((uint8 *)a)[(i)/NBBY] & (1<<((i)%NBBY))) == 0)
++#endif /* setbit */
 +
 +
-+      /* gpio */
-+      uint32  gpioin;
-+      struct gpiouser gpio[NGPIOUSER];
-+      uint32  PAD;
-+      uint32  ejtagouten;
-+      uint32  gpiointpolarity;
-+      uint32  gpiointmask;
-+      uint32  PAD[153];
++#define       NBITS(type)     (sizeof(type) * 8)
++#define NBITVAL(nbits)        (1 << (nbits))
++#define MAXBITVAL(nbits)      ((1 << (nbits)) - 1)
++#define       NBITMASK(nbits) MAXBITVAL(nbits)
++#define MAXNBVAL(nbyte)       MAXBITVAL((nbyte) * 8)
 +
 +
-+      uint8   uartdata;
-+      uint8   PAD[3];
-+      uint8   uartimer;
-+      uint8   PAD[3];
-+      uint8   uartfcr;
-+      uint8   PAD[3];
-+      uint8   uartlcr;
-+      uint8   PAD[3];
-+      uint8   uartmcr;
-+      uint8   PAD[3];
-+      uint8   uartlsr;
-+      uint8   PAD[3];
-+      uint8   uartmsr;
-+      uint8   PAD[3];
-+      uint8   uartscratch;
-+      uint8   PAD[3];
-+} extifregs_t;
++/* basic mux operation - can be optimized on several architectures */
++#define MUX(pred, true, false) ((pred) ? (true) : (false))
 +
 +
-+/* corecontrol */
-+#define       CC_UE           (1 << 0)                /* uart enable */
++/* modulo inc/dec - assumes x E [0, bound - 1] */
++#define MODDEC(x, bound) MUX((x) == 0, (bound) - 1, (x) - 1)
++#define MODINC(x, bound) MUX((x) == (bound) - 1, 0, (x) + 1)
 +
 +
-+/* extstatus */
-+#define       ES_EM           (1 << 0)                /* endian mode (ro) */
-+#define       ES_EI           (1 << 1)                /* external interrupt pin (ro) */
-+#define       ES_GI           (1 << 2)                /* gpio interrupt pin (ro) */
++/* modulo inc/dec, bound = 2^k */
++#define MODDEC_POW2(x, bound) (((x) - 1) & ((bound) - 1))
++#define MODINC_POW2(x, bound) (((x) + 1) & ((bound) - 1))
 +
 +
-+/* gpio bit mask */
-+#define GPIO_BIT0     (1 << 0)
-+#define GPIO_BIT1     (1 << 1)
-+#define GPIO_BIT2     (1 << 2)
-+#define GPIO_BIT3     (1 << 3)
-+#define GPIO_BIT4     (1 << 4)
-+#define GPIO_BIT5     (1 << 5)
-+#define GPIO_BIT6     (1 << 6)
-+#define GPIO_BIT7     (1 << 7)
++/* modulo add/sub - assumes x, y E [0, bound - 1] */
++#define MODADD(x, y, bound) \
++    MUX((x) + (y) >= (bound), (x) + (y) - (bound), (x) + (y))
++#define MODSUB(x, y, bound) \
++    MUX(((int)(x)) - ((int)(y)) < 0, (x) - (y) + (bound), (x) - (y))
 +
 +
++/* module add/sub, bound = 2^k */
++#define MODADD_POW2(x, y, bound) (((x) + (y)) & ((bound) - 1))
++#define MODSUB_POW2(x, y, bound) (((x) - (y)) & ((bound) - 1))
 +
 +
-+/* pcmcia/prog/flash_config */
-+#define       CF_EN           (1 << 0)                /* enable */
-+#define       CF_EM_MASK      0xe                     /* mode */
-+#define       CF_EM_SHIFT     1
-+#define       CF_EM_FLASH     0x0                     /* flash/asynchronous mode */
-+#define       CF_EM_SYNC      0x2                     /* synchronous mode */
-+#define       CF_EM_PCMCIA    0x4                     /* pcmcia mode */
-+#define       CF_DS           (1 << 4)                /* destsize:  0=8bit, 1=16bit */
-+#define       CF_BS           (1 << 5)                /* byteswap */
-+#define       CF_CD_MASK      0xc0                    /* clock divider */
-+#define       CF_CD_SHIFT     6
-+#define       CF_CD_DIV2      0x0                     /* backplane/2 */
-+#define       CF_CD_DIV3      0x40                    /* backplane/3 */
-+#define       CF_CD_DIV4      0x80                    /* backplane/4 */
-+#define       CF_CE           (1 << 8)                /* clock enable */
-+#define       CF_SB           (1 << 9)                /* size/bytestrobe (synch only) */
++/* crc defines */
++#define CRC8_INIT_VALUE  0xff         /* Initial CRC8 checksum value */
++#define CRC8_GOOD_VALUE  0x9f         /* Good final CRC8 checksum value */
++#define CRC16_INIT_VALUE 0xffff               /* Initial CRC16 checksum value */
++#define CRC16_GOOD_VALUE 0xf0b8               /* Good final CRC16 checksum value */
++#define CRC32_INIT_VALUE 0xffffffff   /* Initial CRC32 checksum value */
++#define CRC32_GOOD_VALUE 0xdebb20e3   /* Good final CRC32 checksum value */
 +
 +
-+/* pcmcia_memwait */
-+#define       PM_W0_MASK      0x3f                    /* waitcount0 */
-+#define       PM_W1_MASK      0x1f00                  /* waitcount1 */
-+#define       PM_W1_SHIFT     8
-+#define       PM_W2_MASK      0x1f0000                /* waitcount2 */
-+#define       PM_W2_SHIFT     16
-+#define       PM_W3_MASK      0x1f000000              /* waitcount3 */
-+#define       PM_W3_SHIFT     24
++/* bcm_format_flags() bit description structure */
++typedef struct bcm_bit_desc {
++      uint32  bit;
++      char*   name;
++} bcm_bit_desc_t;
 +
 +
-+/* pcmcia_attrwait */
-+#define       PA_W0_MASK      0x3f                    /* waitcount0 */
-+#define       PA_W1_MASK      0x1f00                  /* waitcount1 */
-+#define       PA_W1_SHIFT     8
-+#define       PA_W2_MASK      0x1f0000                /* waitcount2 */
-+#define       PA_W2_SHIFT     16
-+#define       PA_W3_MASK      0x1f000000              /* waitcount3 */
-+#define       PA_W3_SHIFT     24
++/* tag_ID/length/value_buffer tuple */
++typedef struct bcm_tlv {
++      uint8   id;
++      uint8   len;
++      uint8   data[1];
++} bcm_tlv_t;
 +
 +
-+/* pcmcia_iowait */
-+#define       PI_W0_MASK      0x3f                    /* waitcount0 */
-+#define       PI_W1_MASK      0x1f00                  /* waitcount1 */
-+#define       PI_W1_SHIFT     8
-+#define       PI_W2_MASK      0x1f0000                /* waitcount2 */
-+#define       PI_W2_SHIFT     16
-+#define       PI_W3_MASK      0x1f000000              /* waitcount3 */
-+#define       PI_W3_SHIFT     24
++/* Check that bcm_tlv_t fits into the given buflen */
++#define bcm_valid_tlv(elt, buflen) ((buflen) >= 2 && (int)(buflen) >= (int)(2 + (elt)->len))
 +
 +
-+/* prog_waitcount */
-+#define       PW_W0_MASK      0x0000001f                      /* waitcount0 */
-+#define       PW_W1_MASK      0x00001f00                      /* waitcount1 */
-+#define       PW_W1_SHIFT     8
-+#define       PW_W2_MASK      0x001f0000              /* waitcount2 */
-+#define       PW_W2_SHIFT     16
-+#define       PW_W3_MASK      0x1f000000              /* waitcount3 */
-+#define       PW_W3_SHIFT     24
-+
-+#define PW_W0       0x0000000c
-+#define PW_W1       0x00000a00
-+#define PW_W2       0x00020000
-+#define PW_W3       0x01000000
-+
-+/* flash_waitcount */
-+#define       FW_W0_MASK      0x1f                    /* waitcount0 */
-+#define       FW_W1_MASK      0x1f00                  /* waitcount1 */
-+#define       FW_W1_SHIFT     8
-+#define       FW_W2_MASK      0x1f0000                /* waitcount2 */
-+#define       FW_W2_SHIFT     16
-+#define       FW_W3_MASK      0x1f000000              /* waitcount3 */
-+#define       FW_W3_SHIFT     24
-+
-+/* watchdog */
-+#define WATCHDOG_CLOCK        48000000                /* Hz */
-+
-+/* clockcontrol_n */
-+#define       CN_N1_MASK      0x3f                    /* n1 control */
-+#define       CN_N2_MASK      0x3f00                  /* n2 control */
-+#define       CN_N2_SHIFT     8
-+
-+/* clockcontrol_sb/pci/mii */
-+#define       CC_M1_MASK      0x3f                    /* m1 control */
-+#define       CC_M2_MASK      0x3f00                  /* m2 control */
-+#define       CC_M2_SHIFT     8
-+#define       CC_M3_MASK      0x3f0000                /* m3 control */
-+#define       CC_M3_SHIFT     16
-+#define       CC_MC_MASK      0x1f000000              /* mux control */
-+#define       CC_MC_SHIFT     24
-+
-+/* Clock control default values */
-+#define CC_DEF_N      0x0009                  /* Default values for bcm4710 */
-+#define CC_DEF_100    0x04020011
-+#define CC_DEF_33     0x11030011
-+#define CC_DEF_25     0x11050011
++/* buffer length for ethernet address from bcm_ether_ntoa() */
++#define ETHER_ADDR_STR_LEN    18      /* 18-bytes of Ethernet address buffer length */
 +
 +
-+/* Clock control values for 125Mhz */
-+#define       CC_125_N        0x0802
-+#define       CC_125_M        0x04020009
-+#define       CC_125_M25      0x11090009
-+#define       CC_125_M33      0x11090005
++/* unaligned load and store macros */
++#ifdef IL_BIGENDIAN
++static INLINE uint32
++load32_ua(uint8 *a)
++{
++      return ((a[0] << 24) | (a[1] << 16) | (a[2] << 8) | a[3]);
++}
 +
 +
-+/* Clock control magic field values */
-+#define       CC_F6_2         0x02                    /* A factor of 2 in */
-+#define       CC_F6_3         0x03                    /*  6-bit fields like */
-+#define       CC_F6_4         0x05                    /*  N1, M1 or M3 */
-+#define       CC_F6_5         0x09
-+#define       CC_F6_6         0x11
-+#define       CC_F6_7         0x21
++static INLINE void
++store32_ua(uint8 *a, uint32 v)
++{
++      a[0] = (v >> 24) & 0xff;
++      a[1] = (v >> 16) & 0xff;
++      a[2] = (v >> 8) & 0xff;
++      a[3] = v & 0xff;
++}
 +
 +
-+#define       CC_F5_BIAS      5                       /* 5-bit fields get this added */
++static INLINE uint16
++load16_ua(uint8 *a)
++{
++      return ((a[0] << 8) | a[1]);
++}
 +
 +
-+#define       CC_MC_BYPASS    0x08
-+#define       CC_MC_M1        0x04
-+#define       CC_MC_M1M2      0x02
-+#define       CC_MC_M1M2M3    0x01
-+#define       CC_MC_M1M3      0x11
++static INLINE void
++store16_ua(uint8 *a, uint16 v)
++{
++      a[0] = (v >> 8) & 0xff;
++      a[1] = v & 0xff;
++}
 +
 +
-+#define       CC_CLOCK_BASE   24000000        /* Half the clock freq. in the 4710 */
++#else
 +
 +
-+#endif        /* _SBEXTIF_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/sbhnddma.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbhnddma.h
---- linux-2.4.32/arch/mips/bcm947xx/include/sbhnddma.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbhnddma.h    2005-12-16 23:39:10.932836000 +0100
-@@ -0,0 +1,312 @@
-+/*
-+ * Generic Broadcom Home Networking Division (HND) DMA engine HW interface
-+ * This supports the following chips: BCM42xx, 44xx, 47xx .
-+ *
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ * $Id$
-+ */
++static INLINE uint32
++load32_ua(uint8 *a)
++{
++      return ((a[3] << 24) | (a[2] << 16) | (a[1] << 8) | a[0]);
++}
 +
 +
-+#ifndef       _sbhnddma_h_
-+#define       _sbhnddma_h_
++static INLINE void
++store32_ua(uint8 *a, uint32 v)
++{
++      a[3] = (v >> 24) & 0xff;
++      a[2] = (v >> 16) & 0xff;
++      a[1] = (v >> 8) & 0xff;
++      a[0] = v & 0xff;
++}
 +
 +
-+ 
-+/* 2byte-wide pio register set per channel(xmt or rcv) */
-+typedef volatile struct {
-+      uint16  fifocontrol;
-+      uint16  fifodata;
-+      uint16  fifofree;       /* only valid in xmt channel, not in rcv channel */
-+      uint16  PAD;
-+} pio2regs_t;
++static INLINE uint16
++load16_ua(uint8 *a)
++{
++      return ((a[1] << 8) | a[0]);
++}
 +
 +
-+/* a pair of pio channels(tx and rx) */
-+typedef volatile struct {
-+      pio2regs_t      tx;
-+      pio2regs_t      rx;
-+} pio2regp_t;
++static INLINE void
++store16_ua(uint8 *a, uint16 v)
++{
++      a[1] = (v >> 8) & 0xff;
++      a[0] = v & 0xff;
++}
 +
 +
-+/* 4byte-wide pio register set per channel(xmt or rcv) */
-+typedef volatile struct {
-+      uint32  fifocontrol;
-+      uint32  fifodata;
-+} pio4regs_t;
++#endif /* IL_BIGENDIAN */
 +
 +
-+/* a pair of pio channels(tx and rx) */
-+typedef volatile struct {
-+      pio4regs_t      tx;
-+      pio4regs_t      rx;
-+} pio4regp_t;
++/* externs */
++/* crc */
++extern uint8 hndcrc8(uint8 *p, uint nbytes, uint8 crc);
++extern uint16 hndcrc16(uint8 *p, uint nbytes, uint16 crc);
++extern uint32 hndcrc32(uint8 *p, uint nbytes, uint32 crc);
++/* format/print */
++extern void printfbig(char *buf);
 +
 +
++/* IE parsing */
++extern bcm_tlv_t *bcm_next_tlv(bcm_tlv_t *elt, int *buflen);
++extern bcm_tlv_t *bcm_parse_tlvs(void *buf, int buflen, uint key);
++extern bcm_tlv_t *bcm_parse_ordered_tlvs(void *buf, int buflen, uint key);
 +
 +
++/* bcmerror */
++extern const char *bcmerrorstr(int bcmerror);
 +
 +
-+/* DMA structure:
-+ *  support two DMA engines: 32 bits address or 64 bit addressing
-+ *  basic DMA register set is per channel(transmit or receive)
-+ *  a pair of channels is defined for convenience
-+ */
++/* multi-bool data type: set of bools, mbool is true if any is set */
++typedef uint32 mbool;
++#define mboolset(mb, bit)             (mb |= bit)             /* set one bool */
++#define mboolclr(mb, bit)             (mb &= ~bit)            /* clear one bool */
++#define mboolisset(mb, bit)           ((mb & bit) != 0)       /* TRUE if one bool is set */
++#define       mboolmaskset(mb, mask, val)     ((mb) = (((mb) & ~(mask)) | (val)))
 +
 +
++/* power conversion */
++extern uint16 bcm_qdbm_to_mw(uint8 qdbm);
++extern uint8 bcm_mw_to_qdbm(uint16 mw);
 +
 +
-+/*** 32 bits addressing ***/ 
++/* generic datastruct to help dump routines */
++struct fielddesc {
++      char    *nameandfmt;
++      uint32  offset;
++      uint32  len;
++};
 +
 +
-+/* dma registers per channel(xmt or rcv) */
-+typedef volatile struct {
-+      uint32  control;                /* enable, et al */
-+      uint32  addr;                   /* descriptor ring base address (4K aligned) */
-+      uint32  ptr;                    /* last descriptor posted to chip */
-+      uint32  status;                 /* current active descriptor, et al */
-+} dma32regs_t;
++/* Buffer structure for collecting string-formatted data 
++* using bcm_bprintf() API.
++* Use bcm_binit() to initialize before use
++*/
++struct bcmstrbuf
++{
++      char *buf;      /* pointer to current position in origbuf */
++      uint size;      /* current (residual) size in bytes */
++      char *origbuf;  /* unmodified pointer to orignal buffer */
++      uint origsize;  /* unmodified orignal buffer size in bytes */
++};
 +
 +
-+typedef volatile struct {
-+      dma32regs_t     xmt;            /* dma tx channel */
-+      dma32regs_t     rcv;            /* dma rx channel */
-+} dma32regp_t;
++extern void bcm_binit(struct bcmstrbuf *b, char *buf, uint size);
++extern int bcm_bprintf(struct bcmstrbuf *b, const char *fmt, ...);
 +
 +
-+typedef volatile struct {     /* diag access */
-+      uint32  fifoaddr;               /* diag address */
-+      uint32  fifodatalow;            /* low 32bits of data */
-+      uint32  fifodatahigh;           /* high 32bits of data */
-+      uint32  pad;                    /* reserved */
-+} dma32diag_t;
++typedef  uint32 (*readreg_rtn)(void *arg0, void *arg1, uint32 offset);
++extern uint bcmdumpfields(readreg_rtn func_ptr, void *arg0, void *arg1, struct fielddesc *str,
++                          char *buf, uint32 bufsize);
 +
 +
-+/*
-+ * DMA Descriptor
-+ * Descriptors are only read by the hardware, never written back.
-+ */
-+typedef volatile struct {
-+      uint32  ctrl;           /* misc control bits & bufcount */
-+      uint32  addr;           /* data buffer address */
-+} dma32dd_t;
++extern uint bcm_mkiovar(char *name, char *data, uint datalen, char *buf, uint len);
++extern uint bcm_bitcount(uint8 *bitmap, uint bytelength);
 +
 +
++#endif        /* _bcmutils_h_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/hndcpu.h linux.dev/arch/mips/bcm947xx/include/hndcpu.h
+--- linux.old/arch/mips/bcm947xx/include/hndcpu.h      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/hndcpu.h      2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,28 @@
 +/*
 +/*
-+ * Each descriptor ring must be 4096byte aligned, and fit within a single 4096byte page.
++ * HND SiliconBackplane MIPS/ARM cores software interface.
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: hndcpu.h,v 1.1.1.1 2006/02/27 03:43:16 honor Exp $
 + */
 + */
-+#define       D32MAXRINGSZ    4096
-+#define       D32RINGALIGN    4096
-+#define       D32MAXDD        (D32MAXRINGSZ / sizeof (dma32dd_t))
-+
-+/* transmit channel control */
-+#define       XC_XE           ((uint32)1 << 0)        /* transmit enable */
-+#define       XC_SE           ((uint32)1 << 1)        /* transmit suspend request */
-+#define       XC_LE           ((uint32)1 << 2)        /* loopback enable */
-+#define       XC_FL           ((uint32)1 << 4)        /* flush request */
-+#define       XC_AE           ((uint32)3 << 16)       /* address extension bits */
-+#define       XC_AE_SHIFT     16
-+
-+/* transmit descriptor table pointer */
-+#define       XP_LD_MASK      0xfff                   /* last valid descriptor */
-+
-+/* transmit channel status */
-+#define       XS_CD_MASK      0x0fff                  /* current descriptor pointer */
-+#define       XS_XS_MASK      0xf000                  /* transmit state */
-+#define       XS_XS_SHIFT     12
-+#define       XS_XS_DISABLED  0x0000                  /* disabled */
-+#define       XS_XS_ACTIVE    0x1000                  /* active */
-+#define       XS_XS_IDLE      0x2000                  /* idle wait */
-+#define       XS_XS_STOPPED   0x3000                  /* stopped */
-+#define       XS_XS_SUSP      0x4000                  /* suspend pending */
-+#define       XS_XE_MASK      0xf0000                 /* transmit errors */
-+#define       XS_XE_SHIFT     16
-+#define       XS_XE_NOERR     0x00000                 /* no error */
-+#define       XS_XE_DPE       0x10000                 /* descriptor protocol error */
-+#define       XS_XE_DFU       0x20000                 /* data fifo underrun */
-+#define       XS_XE_BEBR      0x30000                 /* bus error on buffer read */
-+#define       XS_XE_BEDA      0x40000                 /* bus error on descriptor access */
-+#define       XS_AD_MASK      0xfff00000              /* active descriptor */
-+#define       XS_AD_SHIFT     20
-+
-+/* receive channel control */
-+#define       RC_RE           ((uint32)1 << 0)        /* receive enable */
-+#define       RC_RO_MASK      0xfe                    /* receive frame offset */
-+#define       RC_RO_SHIFT     1
-+#define       RC_FM           ((uint32)1 << 8)        /* direct fifo receive (pio) mode */
-+#define       RC_AE           ((uint32)3 << 16)       /* address extension bits */
-+#define       RC_AE_SHIFT     16
-+
-+/* receive descriptor table pointer */
-+#define       RP_LD_MASK      0xfff                   /* last valid descriptor */
-+
-+/* receive channel status */
-+#define       RS_CD_MASK      0x0fff                  /* current descriptor pointer */
-+#define       RS_RS_MASK      0xf000                  /* receive state */
-+#define       RS_RS_SHIFT     12
-+#define       RS_RS_DISABLED  0x0000                  /* disabled */
-+#define       RS_RS_ACTIVE    0x1000                  /* active */
-+#define       RS_RS_IDLE      0x2000                  /* idle wait */
-+#define       RS_RS_STOPPED   0x3000                  /* reserved */
-+#define       RS_RE_MASK      0xf0000                 /* receive errors */
-+#define       RS_RE_SHIFT     16
-+#define       RS_RE_NOERR     0x00000                 /* no error */
-+#define       RS_RE_DPE       0x10000                 /* descriptor protocol error */
-+#define       RS_RE_DFO       0x20000                 /* data fifo overflow */
-+#define       RS_RE_BEBW      0x30000                 /* bus error on buffer write */
-+#define       RS_RE_BEDA      0x40000                 /* bus error on descriptor access */
-+#define       RS_AD_MASK      0xfff00000              /* active descriptor */
-+#define       RS_AD_SHIFT     20
-+
-+/* fifoaddr */
-+#define       FA_OFF_MASK     0xffff                  /* offset */
-+#define       FA_SEL_MASK     0xf0000                 /* select */
-+#define       FA_SEL_SHIFT    16
-+#define       FA_SEL_XDD      0x00000                 /* transmit dma data */
-+#define       FA_SEL_XDP      0x10000                 /* transmit dma pointers */
-+#define       FA_SEL_RDD      0x40000                 /* receive dma data */
-+#define       FA_SEL_RDP      0x50000                 /* receive dma pointers */
-+#define       FA_SEL_XFD      0x80000                 /* transmit fifo data */
-+#define       FA_SEL_XFP      0x90000                 /* transmit fifo pointers */
-+#define       FA_SEL_RFD      0xc0000                 /* receive fifo data */
-+#define       FA_SEL_RFP      0xd0000                 /* receive fifo pointers */
-+#define       FA_SEL_RSD      0xe0000                 /* receive frame status data */
-+#define       FA_SEL_RSP      0xf0000                 /* receive frame status pointers */
-+
-+/* descriptor control flags */
-+#define       CTRL_BC_MASK    0x1fff                  /* buffer byte count */
-+#define       CTRL_AE         ((uint32)3 << 16)       /* address extension bits */
-+#define       CTRL_AE_SHIFT   16
-+#define       CTRL_EOT        ((uint32)1 << 28)       /* end of descriptor table */
-+#define       CTRL_IOC        ((uint32)1 << 29)       /* interrupt on completion */
-+#define       CTRL_EOF        ((uint32)1 << 30)       /* end of frame */
-+#define       CTRL_SOF        ((uint32)1 << 31)       /* start of frame */
-+
-+/* control flags in the range [27:20] are core-specific and not defined here */
-+#define       CTRL_CORE_MASK  0x0ff00000
-+
-+/*** 64 bits addressing ***/
-+
-+/* dma registers per channel(xmt or rcv) */
-+typedef volatile struct {
-+      uint32  control;                /* enable, et al */
-+      uint32  ptr;                    /* last descriptor posted to chip */
-+      uint32  addrlow;                /* descriptor ring base address low 32-bits (8K aligned) */
-+      uint32  addrhigh;               /* descriptor ring base address bits 63:32 (8K aligned) */
-+      uint32  status0;                /* current descriptor, xmt state */
-+      uint32  status1;                /* active descriptor, xmt error */
-+} dma64regs_t;
 +
 +
-+typedef volatile struct {
-+      dma64regs_t     tx;             /* dma64 tx channel */
-+      dma64regs_t     rx;             /* dma64 rx channel */
-+} dma64regp_t;
++#ifndef _hndcpu_h_
++#define _hndcpu_h_
 +
 +
-+typedef volatile struct {             /* diag access */
-+      uint32  fifoaddr;               /* diag address */
-+      uint32  fifodatalow;            /* low 32bits of data */
-+      uint32  fifodatahigh;           /* high 32bits of data */
-+      uint32  pad;                    /* reserved */
-+} dma64diag_t;
++#if defined(mips)
++#include <hndmips.h>
++#elif defined(__ARM_ARCH_4T__)
++#include <hndarm.h>
++#endif
 +
 +
++extern uint sb_irq(sb_t *sbh);
++extern uint32 sb_cpu_clock(sb_t *sbh);
++extern void sb_cpu_wait(void);
++
++#endif /* _hndcpu_h_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/hndmips.h linux.dev/arch/mips/bcm947xx/include/hndmips.h
+--- linux.old/arch/mips/bcm947xx/include/hndmips.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/hndmips.h     2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,45 @@
 +/*
 +/*
-+ * DMA Descriptor
-+ * Descriptors are only read by the hardware, never written back.
++ * HND SiliconBackplane MIPS core software interface.
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: hndmips.h,v 1.1.1.8 2006/02/27 03:43:16 honor Exp $
 + */
 + */
-+typedef volatile struct {
-+      uint32  ctrl1;          /* misc control bits & bufcount */
-+      uint32  ctrl2;          /* buffer count and address extension */
-+      uint32  addrlow;        /* memory address of the first byte of the date buffer, bits 31:0 */
-+      uint32  addrhigh;       /* memory address of the first byte of the date buffer, bits 63:32 */
-+} dma64dd_t;
 +
 +
++#ifndef _hndmips_h_
++#define _hndmips_h_
++
++extern void sb_mips_init(sb_t *sbh, uint shirq_map_base);
++extern bool sb_mips_setclock(sb_t *sbh, uint32 mipsclock, uint32 sbclock, uint32 pciclock);
++extern void enable_pfc(uint32 mode);
++extern uint32 sb_memc_get_ncdl(sb_t *sbh);
++
++#if defined(BCMPERFSTATS)
++/* enable counting - exclusive version. Only one set of counters allowed at a time */
++extern void hndmips_perf_instrcount_enable(void);
++extern void hndmips_perf_icachecount_enable(void);
++extern void hndmips_perf_dcachecount_enable(void);
++/* start and stop counting */
++#define hndmips_perf_start01() \
++      MTC0(C0_PERFORMANCE, 4, MFC0(C0_PERFORMANCE, 4) | 0x80008000)
++#define hndmips_perf_stop01() \
++      MTC0(C0_PERFORMANCE, 4, MFC0(C0_PERFORMANCE, 4) & ~0x80008000)
++/* retrieve coutners - counters *decrement* */
++#define hndmips_perf_read0() -(long)(MFC0(C0_PERFORMANCE, 0))
++#define hndmips_perf_read1() -(long)(MFC0(C0_PERFORMANCE, 1))
++#define hndmips_perf_read2() -(long)(MFC0(C0_PERFORMANCE, 2))
++/* enable counting - modular version. Each counters can be enabled separately. */
++extern void hndmips_perf_icache_hit_enable(void);
++extern void hndmips_perf_icache_miss_enable(void);
++extern uint32 hndmips_perf_read_instrcount(void);
++extern uint32 hndmips_perf_read_cache_miss(void);
++extern uint32 hndmips_perf_read_cache_hit(void);
++#endif /*  defined(BCMINTERNAL) || defined (BCMPERFSTATS) */
++
++#endif /* _hndmips_h_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/hndpci.h linux.dev/arch/mips/bcm947xx/include/hndpci.h
+--- linux.old/arch/mips/bcm947xx/include/hndpci.h      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/hndpci.h      2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,30 @@
 +/*
 +/*
-+ * Each descriptor ring must be 8kB aligned, and fit within a contiguous 8kB physical addresss.
++ * HND SiliconBackplane PCI core software interface.
++ *
++ * $Id: hndpci.h,v 1.1.1.1 2006/02/27 03:43:16 honor Exp $
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + */
 + */
-+#define       D64MAXRINGSZ    8192
-+#define       D64RINGALIGN    8192
-+#define       D64MAXDD        (D64MAXRINGSZ / sizeof (dma64dd_t))
-+
-+/* transmit channel control */
-+#define       D64_XC_XE               0x00000001      /* transmit enable */
-+#define       D64_XC_SE               0x00000002      /* transmit suspend request */
-+#define       D64_XC_LE               0x00000004      /* loopback enable */
-+#define       D64_XC_FL               0x00000010      /* flush request */
-+#define       D64_XC_AE               0x00110000      /* address extension bits */
-+#define       D64_XC_AE_SHIFT         16
-+
-+/* transmit descriptor table pointer */
-+#define       D64_XP_LD_MASK          0x00000fff      /* last valid descriptor */
-+
-+/* transmit channel status */
-+#define       D64_XS0_CD_MASK         0x00001fff      /* current descriptor pointer */
-+#define       D64_XS0_XS_MASK         0xf0000000      /* transmit state */
-+#define       D64_XS0_XS_SHIFT                28
-+#define       D64_XS0_XS_DISABLED     0x00000000      /* disabled */
-+#define       D64_XS0_XS_ACTIVE       0x10000000      /* active */
-+#define       D64_XS0_XS_IDLE         0x20000000      /* idle wait */
-+#define       D64_XS0_XS_STOPPED      0x30000000      /* stopped */
-+#define       D64_XS0_XS_SUSP         0x40000000      /* suspend pending */
-+
-+#define       D64_XS1_AD_MASK         0x0001ffff      /* active descriptor */
-+#define       D64_XS1_XE_MASK         0xf0000000      /* transmit errors */
-+#define       D64_XS1_XE_SHIFT                28
-+#define       D64_XS1_XE_NOERR        0x00000000      /* no error */
-+#define       D64_XS1_XE_DPE          0x10000000      /* descriptor protocol error */
-+#define       D64_XS1_XE_DFU          0x20000000      /* data fifo underrun */
-+#define       D64_XS1_XE_DTE          0x30000000      /* data transfer error */
-+#define       D64_XS1_XE_DESRE        0x40000000      /* descriptor read error */
-+#define       D64_XS1_XE_COREE        0x50000000      /* core error */
-+
-+/* receive channel control */
-+#define       D64_RC_RE               0x00000001      /* receive enable */
-+#define       D64_RC_RO_MASK          0x000000fe      /* receive frame offset */
-+#define       D64_RC_RO_SHIFT         1
-+#define       D64_RC_FM               0x00000100      /* direct fifo receive (pio) mode */
-+#define       D64_RC_AE               0x00110000      /* address extension bits */
-+#define       D64_RC_AE_SHIFT         16
-+
-+/* receive descriptor table pointer */
-+#define       D64_RP_LD_MASK          0x00000fff      /* last valid descriptor */
-+
-+/* receive channel status */
-+#define       D64_RS0_CD_MASK         0x00001fff      /* current descriptor pointer */
-+#define       D64_RS0_RS_MASK         0xf0000000      /* receive state */
-+#define       D64_RS0_RS_SHIFT                28
-+#define       D64_RS0_RS_DISABLED     0x00000000      /* disabled */
-+#define       D64_RS0_RS_ACTIVE       0x10000000      /* active */
-+#define       D64_RS0_RS_IDLE         0x20000000      /* idle wait */
-+#define       D64_RS0_RS_STOPPED      0x30000000      /* stopped */
-+#define       D64_RS0_RS_SUSP         0x40000000      /* suspend pending */
-+
-+#define       D64_RS1_AD_MASK         0x0001ffff      /* active descriptor */
-+#define       D64_RS1_RE_MASK         0xf0000000      /* receive errors */
-+#define       D64_RS1_RE_SHIFT                28
-+#define       D64_RS1_RE_NOERR        0x00000000      /* no error */
-+#define       D64_RS1_RE_DPO          0x10000000      /* descriptor protocol error */
-+#define       D64_RS1_RE_DFU          0x20000000      /* data fifo overflow */
-+#define       D64_RS1_RE_DTE          0x30000000      /* data transfer error */
-+#define       D64_RS1_RE_DESRE        0x40000000      /* descriptor read error */
-+#define       D64_RS1_RE_COREE        0x50000000      /* core error */
-+
-+/* fifoaddr */
-+#define       D64_FA_OFF_MASK         0xffff          /* offset */
-+#define       D64_FA_SEL_MASK         0xf0000         /* select */
-+#define       D64_FA_SEL_SHIFT        16
-+#define       D64_FA_SEL_XDD          0x00000         /* transmit dma data */
-+#define       D64_FA_SEL_XDP          0x10000         /* transmit dma pointers */
-+#define       D64_FA_SEL_RDD          0x40000         /* receive dma data */
-+#define       D64_FA_SEL_RDP          0x50000         /* receive dma pointers */
-+#define       D64_FA_SEL_XFD          0x80000         /* transmit fifo data */
-+#define       D64_FA_SEL_XFP          0x90000         /* transmit fifo pointers */
-+#define       D64_FA_SEL_RFD          0xc0000         /* receive fifo data */
-+#define       D64_FA_SEL_RFP          0xd0000         /* receive fifo pointers */
-+#define       D64_FA_SEL_RSD          0xe0000         /* receive frame status data */
-+#define       D64_FA_SEL_RSP          0xf0000         /* receive frame status pointers */
-+
-+/* descriptor control flags 1 */
-+#define       D64_CTRL1_EOT           ((uint32)1 << 28)       /* end of descriptor table */
-+#define       D64_CTRL1_IOC           ((uint32)1 << 29)       /* interrupt on completion */
-+#define       D64_CTRL1_EOF           ((uint32)1 << 30)       /* end of frame */
-+#define       D64_CTRL1_SOF           ((uint32)1 << 31)       /* start of frame */
-+
-+/* descriptor control flags 2 */
-+#define       D64_CTRL2_BC_MASK       0x00007fff      /* buffer byte count mask */
-+#define       D64_CTRL2_AE            0x00110000      /* address extension bits */
-+#define       D64_CTRL2_AE_SHIFT      16
-+
-+/* control flags in the range [27:20] are core-specific and not defined here */
-+#define       D64_CTRL_CORE_MASK      0x0ff00000
-+
-+
-+#endif        /* _sbhnddma_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/sbmemc.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbmemc.h
---- linux-2.4.32/arch/mips/bcm947xx/include/sbmemc.h   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbmemc.h      2005-12-16 23:39:10.932836000 +0100
-@@ -0,0 +1,148 @@
++
++#ifndef _hndpci_h_
++#define _hndpci_h_
++
++extern int sbpci_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf,
++                             int len);
++extern int extpci_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf,
++                              int len);
++extern int sbpci_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf,
++                              int len);
++extern int extpci_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf,
++                               int len);
++extern void sbpci_ban(uint16 core);
++extern int sbpci_init(sb_t *sbh);
++extern int sbpci_init_pci(sb_t *sbh);
++extern void sbpci_check(sb_t *sbh);
++
++#endif /* _hndpci_h_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/linuxver.h linux.dev/arch/mips/bcm947xx/include/linuxver.h
+--- linux.old/arch/mips/bcm947xx/include/linuxver.h    1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/linuxver.h    2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,417 @@
 +/*
 +/*
-+ * BCM47XX Sonics SiliconBackplane DDR/SDRAM controller core hardware definitions.
++ * Linux-specific abstractions to gain some independence from linux kernel versions.
++ * Pave over some 2.2 versus 2.4 versus 2.6 kernel differences.
 + *
 + *
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + *
 + *
-+ * $Id$
++ * $Id: linuxver.h,v 1.1.1.10 2006/02/27 03:43:16 honor Exp $
 + */
 +
 + */
 +
-+#ifndef       _SBMEMC_H
-+#define       _SBMEMC_H
++#ifndef _linuxver_h_
++#define _linuxver_h_
 +
 +
-+#ifdef _LANGUAGE_ASSEMBLY
++#include <linux/config.h>
++#include <linux/version.h>
 +
 +
-+#define       MEMC_CONTROL            0x00
-+#define       MEMC_CONFIG             0x04
-+#define       MEMC_REFRESH            0x08
-+#define       MEMC_BISTSTAT           0x0c
-+#define       MEMC_MODEBUF            0x10
-+#define       MEMC_BKCLS              0x14
-+#define       MEMC_PRIORINV           0x18
-+#define       MEMC_DRAMTIM            0x1c
-+#define       MEMC_INTSTAT            0x20
-+#define       MEMC_INTMASK            0x24
-+#define       MEMC_INTINFO            0x28
-+#define       MEMC_NCDLCTL            0x30
-+#define       MEMC_RDNCDLCOR          0x34
-+#define       MEMC_WRNCDLCOR          0x38
-+#define       MEMC_MISCDLYCTL         0x3c
-+#define       MEMC_DQSGATENCDL        0x40
-+#define       MEMC_SPARE              0x44
-+#define       MEMC_TPADDR             0x48
-+#define       MEMC_TPDATA             0x4c
-+#define       MEMC_BARRIER            0x50
-+#define       MEMC_CORE               0x54
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 3, 0))
++/* __NO_VERSION__ must be defined for all linkables except one in 2.2 */
++#ifdef __UNDEF_NO_VERSION__
++#undef __NO_VERSION__
++#else
++#define __NO_VERSION__
++#endif
++#endif        /* LINUX_VERSION_CODE < KERNEL_VERSION(2, 3, 0) */
++
++#if defined(MODULE) && defined(MODVERSIONS)
++#include <linux/modversions.h>
++#endif
 +
 +
++#if LINUX_VERSION_CODE >= KERNEL_VERSION(2, 5, 0)
++#include <linux/moduleparam.h>
++#endif
++
++
++#if LINUX_VERSION_CODE < KERNEL_VERSION(2, 5, 0)
++#define module_param(_name_, _type_, _perm_)  MODULE_PARM(_name_, "i")
++#define module_param_string(_name_, _string_, _size_, _perm_) \
++              MODULE_PARM(_string_, "c" __MODULE_STRING(_size_))
++#endif
 +
 +
++/* linux/malloc.h is deprecated, use linux/slab.h instead. */
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 4, 9))
++#include <linux/malloc.h>
 +#else
 +#else
++#include <linux/slab.h>
++#endif
 +
 +
-+/* Sonics side: MEMC core registers */
-+typedef volatile struct sbmemcregs {
-+      uint32  control;
-+      uint32  config;
-+      uint32  refresh;
-+      uint32  biststat;
-+      uint32  modebuf;
-+      uint32  bkcls;
-+      uint32  priorinv;
-+      uint32  dramtim;
-+      uint32  intstat;
-+      uint32  intmask;
-+      uint32  intinfo;
-+      uint32  reserved1;
-+      uint32  ncdlctl;
-+      uint32  rdncdlcor;
-+      uint32  wrncdlcor;
-+      uint32  miscdlyctl;
-+      uint32  dqsgatencdl;
-+      uint32  spare;
-+      uint32  tpaddr;
-+      uint32  tpdata;
-+      uint32  barrier;
-+      uint32  core;
-+} sbmemcregs_t;
++#include <linux/types.h>
++#include <linux/init.h>
++#include <linux/mm.h>
++#include <linux/string.h>
++#include <linux/pci.h>
++#include <linux/interrupt.h>
++#include <linux/netdevice.h>
++#include <asm/io.h>
 +
 +
++#if (LINUX_VERSION_CODE > KERNEL_VERSION(2, 5, 41))
++#include <linux/workqueue.h>
++#else
++#include <linux/tqueue.h>
++#ifndef work_struct
++#define work_struct tq_struct
 +#endif
 +#endif
++#ifndef INIT_WORK
++#define INIT_WORK(_work, _func, _data) INIT_TQUEUE((_work), (_func), (_data))
++#endif
++#ifndef schedule_work
++#define schedule_work(_work) schedule_task((_work))
++#endif
++#ifndef flush_scheduled_work
++#define flush_scheduled_work() flush_scheduled_tasks()
++#endif
++#endif        /* LINUX_VERSION_CODE > KERNEL_VERSION(2, 5, 41) */
 +
 +
-+/* MEMC Core Init values (OCP ID 0x80f) */
-+
-+/* For sdr: */
-+#define MEMC_SD_CONFIG_INIT   0x00048000
-+#define MEMC_SD_DRAMTIM2_INIT 0x000754d8
-+#define MEMC_SD_DRAMTIM3_INIT 0x000754da
-+#define MEMC_SD_RDNCDLCOR_INIT        0x00000000
-+#define MEMC_SD_WRNCDLCOR_INIT        0x49351200
-+#define MEMC_SD1_WRNCDLCOR_INIT       0x14500200      /* For corerev 1 (4712) */
-+#define MEMC_SD_MISCDLYCTL_INIT       0x00061c1b
-+#define MEMC_SD1_MISCDLYCTL_INIT 0x00021416   /* For corerev 1 (4712) */
-+#define MEMC_SD_CONTROL_INIT0 0x00000002
-+#define MEMC_SD_CONTROL_INIT1 0x00000008
-+#define MEMC_SD_CONTROL_INIT2 0x00000004
-+#define MEMC_SD_CONTROL_INIT3 0x00000010
-+#define MEMC_SD_CONTROL_INIT4 0x00000001
-+#define MEMC_SD_MODEBUF_INIT  0x00000000
-+#define MEMC_SD_REFRESH_INIT  0x0000840f
-+
-+
-+/* This is for SDRM8X8X4 */
-+#define       MEMC_SDR_INIT           0x0008
-+#define       MEMC_SDR_MODE           0x32
-+#define       MEMC_SDR_NCDL           0x00020032
-+#define       MEMC_SDR1_NCDL          0x0002020f      /* For corerev 1 (4712) */
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 6, 0))
++/* Some distributions have their own 2.6.x compatibility layers */
++#ifndef IRQ_NONE
++typedef void irqreturn_t;
++#define IRQ_NONE
++#define IRQ_HANDLED
++#define IRQ_RETVAL(x)
++#endif
++#else
++typedef irqreturn_t(*FN_ISR) (int irq, void *dev_id, struct pt_regs *ptregs);
++#endif        /* LINUX_VERSION_CODE < KERNEL_VERSION(2, 6, 0) */
 +
 +
-+/* For ddr: */
-+#define MEMC_CONFIG_INIT      0x00048000
-+#define MEMC_DRAMTIM2_INIT    0x000754d8
-+#define MEMC_DRAMTIM25_INIT   0x000754d9
-+#define MEMC_RDNCDLCOR_INIT   0x00000000
-+#define MEMC_RDNCDLCOR_SIMINIT        0xf6f6f6f6      /* For hdl sim */
-+#define MEMC_WRNCDLCOR_INIT   0x49351200
-+#define MEMC_1_WRNCDLCOR_INIT 0x14500200
-+#define MEMC_DQSGATENCDL_INIT 0x00030000
-+#define MEMC_MISCDLYCTL_INIT  0x21061c1b
-+#define MEMC_1_MISCDLYCTL_INIT        0x21021400
-+#define MEMC_NCDLCTL_INIT     0x00002001
-+#define MEMC_CONTROL_INIT0    0x00000002
-+#define MEMC_CONTROL_INIT1    0x00000008
-+#define MEMC_MODEBUF_INIT0    0x00004000
-+#define MEMC_CONTROL_INIT2    0x00000010
-+#define MEMC_MODEBUF_INIT1    0x00000100
-+#define MEMC_CONTROL_INIT3    0x00000010
-+#define MEMC_CONTROL_INIT4    0x00000008
-+#define MEMC_REFRESH_INIT     0x0000840f
-+#define MEMC_CONTROL_INIT5    0x00000004
-+#define MEMC_MODEBUF_INIT2    0x00000000
-+#define MEMC_CONTROL_INIT6    0x00000010
-+#define MEMC_CONTROL_INIT7    0x00000001
++#if defined(CONFIG_PCMCIA) || defined(CONFIG_PCMCIA_MODULE)
 +
 +
++#include <pcmcia/version.h>
++#include <pcmcia/cs_types.h>
++#include <pcmcia/cs.h>
++#include <pcmcia/cistpl.h>
++#include <pcmcia/cisreg.h>
++#include <pcmcia/ds.h>
 +
 +
-+/* This is for DDRM16X16X2 */
-+#define       MEMC_DDR_INIT           0x0009
-+#define       MEMC_DDR_MODE           0x62
-+#define       MEMC_DDR_NCDL           0x0005050a
-+#define       MEMC_DDR1_NCDL          0x00000a0a      /* For corerev 1 (4712) */
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 5, 69))
++/* In 2.5 (as of 2.5.69 at least) there is a cs_error exported which
++ * does this, but it's not in 2.4 so we do our own for now.
++ */
++static inline void
++cs_error(client_handle_t handle, int func, int ret)
++{
++      error_info_t err = { func, ret };
++      CardServices(ReportError, handle, &err);
++}
++#endif
 +
 +
-+/* mask for sdr/ddr calibration registers */
-+#define MEMC_RDNCDLCOR_RD_MASK        0x000000ff
-+#define MEMC_WRNCDLCOR_WR_MASK        0x000000ff
-+#define MEMC_DQSGATENCDL_G_MASK       0x000000ff
++#endif /* CONFIG_PCMCIA */
 +
 +
-+/* masks for miscdlyctl registers */
-+#define MEMC_MISC_SM_MASK     0x30000000
-+#define MEMC_MISC_SM_SHIFT    28
-+#define MEMC_MISC_SD_MASK     0x0f000000
-+#define MEMC_MISC_SD_SHIFT    24
++#ifndef __exit
++#define __exit
++#endif
++#ifndef __devexit
++#define __devexit
++#endif
++#ifndef __devinit
++#define __devinit     __init
++#endif
++#ifndef __devinitdata
++#define __devinitdata
++#endif
++#ifndef __devexit_p
++#define __devexit_p(x)        x
++#endif
 +
 +
-+/* hw threshhold for calculating wr/rd for sdr memc */
-+#define MEMC_CD_THRESHOLD     128
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 4, 0))
 +
 +
-+/* Low bit of init register says if memc is ddr or sdr */
-+#define MEMC_CONFIG_DDR               0x00000001
++#define pci_get_drvdata(dev)          (dev)->sysdata
++#define pci_set_drvdata(dev, value)   (dev)->sysdata = (value)
 +
 +
-+#endif        /* _SBMEMC_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/sbmips.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbmips.h
---- linux-2.4.32/arch/mips/bcm947xx/include/sbmips.h   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbmips.h      2005-12-16 23:39:10.936836250 +0100
-@@ -0,0 +1,62 @@
 +/*
 +/*
-+ * Broadcom SiliconBackplane MIPS definitions
-+ *
-+ * SB MIPS cores are custom MIPS32 processors with SiliconBackplane
-+ * OCP interfaces. The CP0 processor ID is 0x00024000, where bits
-+ * 23:16 mean Broadcom and bits 15:8 mean a MIPS core with an OCP
-+ * interface. The core revision is stored in the SB ID register in SB
-+ * configuration space.
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
++ * New-style (2.4.x) PCI/hot-pluggable PCI/CardBus registration
 + */
 +
 + */
 +
-+#ifndef       _SBMIPS_H
-+#define       _SBMIPS_H
++struct pci_device_id {
++      unsigned int vendor, device;            /* Vendor and device ID or PCI_ANY_ID */
++      unsigned int subvendor, subdevice;      /* Subsystem ID's or PCI_ANY_ID */
++      unsigned int class, class_mask;         /* (class,subclass,prog-if) triplet */
++      unsigned long driver_data;              /* Data private to the driver */
++};
 +
 +
-+#include <mipsinc.h>
++struct pci_driver {
++      struct list_head node;
++      char *name;
++      const struct pci_device_id *id_table;   /* NULL if wants all devices */
++      int (*probe)(struct pci_dev *dev,
++                   const struct pci_device_id *id); /* New device inserted */
++      void (*remove)(struct pci_dev *dev);    /* Device removed (NULL if not a hot-plug
++                                               * capable driver)
++                                               */
++      void (*suspend)(struct pci_dev *dev);   /* Device suspended */
++      void (*resume)(struct pci_dev *dev);    /* Device woken up */
++};
 +
 +
-+#ifndef _LANGUAGE_ASSEMBLY
++#define MODULE_DEVICE_TABLE(type, name)
++#define PCI_ANY_ID (~0)
 +
 +
-+/* cpp contortions to concatenate w/arg prescan */
-+#ifndef PAD
-+#define       _PADLINE(line)  pad ## line
-+#define       _XSTR(line)     _PADLINE(line)
-+#define       PAD             _XSTR(__LINE__)
-+#endif        /* PAD */
++/* compatpci.c */
++#define pci_module_init pci_register_driver
++extern int pci_register_driver(struct pci_driver *drv);
++extern void pci_unregister_driver(struct pci_driver *drv);
 +
 +
-+typedef volatile struct {
-+      uint32  corecontrol;
-+      uint32  PAD[2];
-+      uint32  biststatus;
-+      uint32  PAD[4];
-+      uint32  intstatus;
-+      uint32  intmask;
-+      uint32  timer;
-+} mipsregs_t;
++#endif /* PCI registration */
 +
 +
-+extern uint32 sb_flag(sb_t *sbh);
-+extern uint sb_irq(sb_t *sbh);
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 2, 18))
++#ifdef MODULE
++#define module_init(x) int init_module(void) { return x(); }
++#define module_exit(x) void cleanup_module(void) { x(); }
++#else
++#define module_init(x)        __initcall(x);
++#define module_exit(x)        __exitcall(x);
++#endif
++#endif        /* LINUX_VERSION_CODE < KERNEL_VERSION(2, 2, 18) */
 +
 +
-+extern void BCMINIT(sb_serial_init)(sb_t *sbh, void (*add)(void *regs, uint irq, uint baud_base, uint reg_shift));
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 3, 48))
++#define list_for_each(pos, head) \
++      for (pos = (head)->next; pos != (head); pos = pos->next)
++#endif
 +
 +
-+extern void *sb_jtagm_init(sb_t *sbh, uint clkd, bool exttap);
-+extern void sb_jtagm_disable(void *h);
-+extern uint32 jtag_rwreg(void *h, uint32 ir, uint32 dr);
-+extern void BCMINIT(sb_mips_init)(sb_t *sbh);
-+extern uint32 BCMINIT(sb_mips_clock)(sb_t *sbh);
-+extern bool BCMINIT(sb_mips_setclock)(sb_t *sbh, uint32 mipsclock, uint32 sbclock, uint32 pciclock);
-+extern void BCMINIT(enable_pfc)(uint32 mode);
-+extern uint32 BCMINIT(sb_memc_get_ncdl)(sb_t *sbh);
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 3, 13))
++#define pci_resource_start(dev, bar)  ((dev)->base_address[(bar)])
++#elif (LINUX_VERSION_CODE < KERNEL_VERSION(2, 3, 44))
++#define pci_resource_start(dev, bar)  ((dev)->resource[(bar)].start)
++#endif
 +
 +
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 3, 23))
++#define pci_enable_device(dev) do { } while (0)
++#endif
 +
 +
-+#endif /* _LANGUAGE_ASSEMBLY */
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 3, 14))
++#define net_device device
++#endif
++
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 3, 42))
 +
 +
-+#endif        /* _SBMIPS_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/sbpcie.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbpcie.h
---- linux-2.4.32/arch/mips/bcm947xx/include/sbpcie.h   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbpcie.h      2005-12-16 23:39:10.936836250 +0100
-@@ -0,0 +1,199 @@
 +/*
 +/*
-+ * BCM43XX SiliconBackplane PCIE core hardware definitions.
++ * DMA mapping
 + *
 + *
-+ * $Id: 
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
++ * See linux/Documentation/DMA-mapping.txt
 + */
 +
 + */
 +
-+#ifndef       _SBPCIE_H
-+#define       _SBPCIE_H
-+
-+/* cpp contortions to concatenate w/arg prescan */
-+#ifndef PAD
-+#define       _PADLINE(line)  pad ## line
-+#define       _XSTR(line)     _PADLINE(line)
-+#define       PAD             _XSTR(__LINE__)
++#ifndef PCI_DMA_TODEVICE
++#define       PCI_DMA_TODEVICE        1
++#define       PCI_DMA_FROMDEVICE      2
 +#endif
 +
 +#endif
 +
-+/* PCIE Enumeration space offsets*/
-+#define  PCIE_CORE_CONFIG_OFFSET      0x0
-+#define  PCIE_FUNC0_CONFIG_OFFSET     0x400
-+#define  PCIE_FUNC1_CONFIG_OFFSET     0x500
-+#define  PCIE_FUNC2_CONFIG_OFFSET     0x600
-+#define  PCIE_FUNC3_CONFIG_OFFSET     0x700
-+#define  PCIE_SPROM_SHADOW_OFFSET     0x800
-+#define  PCIE_SBCONFIG_OFFSET         0xE00   
++typedef u32 dma_addr_t;
 +
 +
-+/* PCIE Bar0 Address Mapping. Each function maps 16KB config space */
-+#define PCIE_BAR0_WINMAPCORE_OFFSET   0x0
-+#define PCIE_BAR0_EXTSPROM_OFFSET     0x1000
-+#define PCIE_BAR0_PCIECORE_OFFSET     0x2000
-+#define PCIE_BAR0_CCCOREREG_OFFSET    0x3000
++/* Pure 2^n version of get_order */
++static inline int get_order(unsigned long size)
++{
++      int order;
 +
 +
-+/* SB side: PCIE core and host control registers */
-+typedef struct sbpcieregs {
++      size = (size-1) >> (PAGE_SHIFT-1);
++      order = -1;
++      do {
++              size >>= 1;
++              order++;
++      } while (size);
++      return order;
++}
 +
 +
-+      uint32 PAD[3];
-+      uint32 biststatus;       /* bist Status: 0x00C*/
-+      uint32 PAD[6];                  
-+      uint32 sbtopcimailbox;   /* sb to pcie mailbox: 0x028*/ 
-+      uint32 PAD[54];
-+      uint32 sbtopcie0;       /* sb to pcie translation 0: 0x100 */
-+      uint32 sbtopcie1;       /* sb to pcie translation 1: 0x104 */
-+      uint32 sbtopcie2;       /* sb to pcie translation 2: 0x108 */
-+      uint32 PAD[4];
++static inline void *pci_alloc_consistent(struct pci_dev *hwdev, size_t size,
++                                         dma_addr_t *dma_handle)
++{
++      void *ret;
++      int gfp = GFP_ATOMIC | GFP_DMA;
 +
 +
-+      /* pcie core supports in direct access to config space */
-+      uint32 configaddr;      /* pcie config space access: Address field: 0x120*/
-+      uint32 configdata;      /* pcie config space access: Data field: 0x124*/
++      ret = (void *)__get_free_pages(gfp, get_order(size));
 +
 +
-+      /* mdio access to serdes */
-+      uint32 mdiocontrol;     /* controls the mdio access: 0x128 */
-+      uint32 mdiodata;        /* Data to the mdio access: 0x12c */
++      if (ret != NULL) {
++              memset(ret, 0, size);
++              *dma_handle = virt_to_bus(ret);
++      }
++      return ret;
++}
++static inline void pci_free_consistent(struct pci_dev *hwdev, size_t size,
++                                       void *vaddr, dma_addr_t dma_handle)
++{
++      free_pages((unsigned long)vaddr, get_order(size));
++}
++#ifdef ILSIM
++extern uint pci_map_single(void *dev, void *va, uint size, int direction);
++extern void pci_unmap_single(void *dev, uint pa, uint size, int direction);
++#else
++#define pci_map_single(cookie, address, size, dir)    virt_to_bus(address)
++#define pci_unmap_single(cookie, address, size, dir)
++#endif
 +
 +
-+      /* pcie protocol phy/dllp/tlp register access mechanism*/
-+      uint32 pcieaddr;        /* address of the internal registeru: 0x130 */
-+      uint32 pciedata;        /* Data to/from the internal regsiter: 0x134 */
++#endif /* DMA mapping */
 +
 +
-+      uint32 PAD[434];
-+      uint16 sprom[36];       /* SPROM shadow Area */
-+} sbpcieregs_t;
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 3, 43))
 +
 +
-+/* SB to PCIE translation masks */
-+#define SBTOPCIE0_MASK        0xfc000000
-+#define SBTOPCIE1_MASK        0xfc000000
-+#define SBTOPCIE2_MASK        0xc0000000
++#define dev_kfree_skb_any(a)          dev_kfree_skb(a)
++#define netif_down(dev)                       do { (dev)->start = 0; } while (0)
 +
 +
-+/* Access type bits (0:1)*/
-+#define SBTOPCIE_MEM  0
-+#define SBTOPCIE_IO   1
-+#define SBTOPCIE_CFG0 2
-+#define SBTOPCIE_CFG1 3
++/* pcmcia-cs provides its own netdevice compatibility layer */
++#ifndef _COMPAT_NETDEVICE_H
 +
 +
-+/*Prefetch enable bit 2*/
-+#define SBTOPCIE_PF           4
++/*
++ * SoftNet
++ *
++ * For pre-softnet kernels we need to tell the upper layer not to
++ * re-enter start_xmit() while we are in there. However softnet
++ * guarantees not to enter while we are in there so there is no need
++ * to do the netif_stop_queue() dance unless the transmit queue really
++ * gets stuck. This should also improve performance according to tests
++ * done by Aman Singla.
++ */
 +
 +
-+/*Write Burst enable for memory write bit 3*/
-+#define SBTOPCIE_WR_BURST     8       
++#define dev_kfree_skb_irq(a)  dev_kfree_skb(a)
++#define netif_wake_queue(dev) \
++              do { clear_bit(0, &(dev)->tbusy); mark_bh(NET_BH); } while (0)
++#define netif_stop_queue(dev) set_bit(0, &(dev)->tbusy)
 +
 +
-+/* config access */
-+#define CONFIGADDR_FUNC_MASK  0x7000  
-+#define CONFIGADDR_FUNC_SHF   12
-+#define CONFIGADDR_REG_MASK   0x0FFF
-+#define CONFIGADDR_REG_SHF    0
++static inline void netif_start_queue(struct net_device *dev)
++{
++      dev->tbusy = 0;
++      dev->interrupt = 0;
++      dev->start = 1;
++}
 +
 +
-+/* PCIE protocol regs Indirect Address */
-+#define PCIEADDR_PROT_MASK    0x300
-+#define PCIEADDR_PROT_SHF     8
-+#define PCIEADDR_PL_TLP               0
-+#define PCIEADDR_PL_DLLP      1
-+#define PCIEADDR_PL_PLP               2
++#define netif_queue_stopped(dev)      (dev)->tbusy
++#define netif_running(dev)            (dev)->start
 +
 +
-+/* PCIE protocol PHY diagnostic registers */
-+#define       PCIE_PLP_MODEREG                0x200 /* Mode*/
-+#define       PCIE_PLP_STATUSREG              0x204 /* Status*/ 
-+#define PCIE_PLP_LTSSMCTRLREG         0x208 /* LTSSM control  */
-+#define PCIE_PLP_LTLINKNUMREG         0x20c /* Link Training Link number*/
-+#define PCIE_PLP_LTLANENUMREG         0x210 /* Link Training Lane number*/
-+#define PCIE_PLP_LTNFTSREG            0x214 /* Link Training N_FTS */
-+#define PCIE_PLP_ATTNREG              0x218 /* Attention */
-+#define PCIE_PLP_ATTNMASKREG          0x21C /* Attention Mask */ 
-+#define PCIE_PLP_RXERRCTR             0x220 /* Rx Error */
-+#define PCIE_PLP_RXFRMERRCTR          0x224 /* Rx Framing Error*/
-+#define PCIE_PLP_RXERRTHRESHREG               0x228 /* Rx Error threshold */
-+#define PCIE_PLP_TESTCTRLREG          0x22C /* Test Control reg*/
-+#define PCIE_PLP_SERDESCTRLOVRDREG    0x230 /* SERDES Control Override */
-+#define PCIE_PLP_TIMINGOVRDREG                0x234 /* Timing param override */
-+#define PCIE_PLP_RXTXSMDIAGREG                0x238 /* RXTX State Machine Diag*/
-+#define PCIE_PLP_LTSSMDIAGREG         0x23C /* LTSSM State Machine Diag*/
++#endif /* _COMPAT_NETDEVICE_H */
 +
 +
-+/* PCIE protocol DLLP diagnostic registers */
-+#define PCIE_DLLP_LCREG                       0x100 /* Link Control*/
-+#define PCIE_DLLP_LSREG                       0x104 /* Link Status */
-+#define PCIE_DLLP_LAREG                       0x108 /* Link Attention*/
-+#define PCIE_DLLP_LAMASKREG           0x10C /* Link Attention Mask */
-+#define PCIE_DLLP_NEXTTXSEQNUMREG     0x110 /* Next Tx Seq Num*/
-+#define PCIE_DLLP_ACKEDTXSEQNUMREG    0x114 /* Acked Tx Seq Num*/
-+#define PCIE_DLLP_PURGEDTXSEQNUMREG   0x118 /* Purged Tx Seq Num*/    
-+#define PCIE_DLLP_RXSEQNUMREG         0x11C /* Rx Sequence Number */
-+#define PCIE_DLLP_LRREG                       0x120 /* Link Replay*/
-+#define PCIE_DLLP_LACKTOREG           0x124 /* Link Ack Timeout*/
-+#define PCIE_DLLP_PMTHRESHREG         0x128 /* Power Management Threshold*/
-+#define PCIE_DLLP_RTRYWPREG           0x12C /* Retry buffer write ptr*/
-+#define PCIE_DLLP_RTRYRPREG           0x130 /* Retry buffer Read ptr*/
-+#define PCIE_DLLP_RTRYPPREG           0x134 /* Retry buffer Purged ptr*/
-+#define PCIE_DLLP_RTRRWREG            0x138 /* Retry buffer Read/Write*/
-+#define PCIE_DLLP_ECTHRESHREG         0x13C /* Error Count Threshold */
-+#define PCIE_DLLP_TLPERRCTRREG                0x140 /* TLP Error Counter */
-+#define PCIE_DLLP_ERRCTRREG           0x144 /* Error Counter*/
-+#define PCIE_DLLP_NAKRXCTRREG         0x148 /* NAK Received Counter*/ 
-+#define PCIE_DLLP_TESTREG             0x14C /* Test */
-+#define PCIE_DLLP_PKTBIST             0x150 /* Packet BIST*/
++#define netif_device_attach(dev)      netif_start_queue(dev)
++#define netif_device_detach(dev)      netif_stop_queue(dev)
 +
 +
-+/* PCIE protocol TLP diagnostic registers */
-+#define PCIE_TLP_CONFIGREG            0x000 /* Configuration */
-+#define PCIE_TLP_WORKAROUNDSREG               0x004 /* TLP Workarounds */
-+#define PCIE_TLP_WRDMAUPPER           0x010 /* Write DMA Upper Address*/
-+#define PCIE_TLP_WRDMALOWER           0x014 /* Write DMA Lower Address*/
-+#define PCIE_TLP_WRDMAREQ_LBEREG      0x018 /* Write DMA Len/ByteEn Req*/
-+#define PCIE_TLP_RDDMAUPPER           0x01C /* Read DMA Upper Address*/
-+#define PCIE_TLP_RDDMALOWER           0x020 /* Read DMA Lower Address*/
-+#define PCIE_TLP_RDDMALENREG          0x024 /* Read DMA Len Req*/
-+#define PCIE_TLP_MSIDMAUPPER          0x028 /* MSI DMA Upper Address*/
-+#define PCIE_TLP_MSIDMALOWER          0x02C /* MSI DMA Lower Address*/
-+#define PCIE_TLP_MSIDMALENREG         0x030 /* MSI DMA Len Req*/
-+#define PCIE_TLP_SLVREQLENREG         0x034 /* Slave Request Len*/
-+#define PCIE_TLP_FCINPUTSREQ          0x038 /* Flow Control Inputs*/
-+#define PCIE_TLP_TXSMGRSREQ           0x03C /* Tx StateMachine and Gated Req*/
-+#define PCIE_TLP_ADRACKCNTARBLEN      0x040 /* Address Ack XferCnt and ARB Len*/
-+#define PCIE_TLP_DMACPLHDR0           0x044 /* DMA Completion Hdr 0*/
-+#define PCIE_TLP_DMACPLHDR1           0x048 /* DMA Completion Hdr 1*/
-+#define PCIE_TLP_DMACPLHDR2           0x04C /* DMA Completion Hdr 2*/
-+#define PCIE_TLP_DMACPLMISC0          0x050 /* DMA Completion Misc0 */
-+#define PCIE_TLP_DMACPLMISC1          0x054 /* DMA Completion Misc1 */
-+#define PCIE_TLP_DMACPLMISC2          0x058 /* DMA Completion Misc2 */
-+#define PCIE_TLP_SPTCTRLLEN           0x05C /* Split Controller Req len*/
-+#define PCIE_TLP_SPTCTRLMSIC0         0x060 /* Split Controller Misc 0*/
-+#define PCIE_TLP_SPTCTRLMSIC1         0x064 /* Split Controller Misc 1*/
-+#define PCIE_TLP_BUSDEVFUNC           0x068 /* Bus/Device/Func*/
-+#define PCIE_TLP_RESETCTR             0x06C /* Reset Counter*/
-+#define PCIE_TLP_RTRYBUF              0x070 /* Retry Buffer value*/
-+#define PCIE_TLP_TGTDEBUG1            0x074 /* Target Debug Reg1*/
-+#define PCIE_TLP_TGTDEBUG2            0x078 /* Target Debug Reg2*/
-+#define PCIE_TLP_TGTDEBUG3            0x07C /* Target Debug Reg3*/
-+#define PCIE_TLP_TGTDEBUG4            0x080 /* Target Debug Reg4*/
++/* 2.4.x renamed bottom halves to tasklets */
++#define tasklet_struct                                tq_struct
++static inline void tasklet_schedule(struct tasklet_struct *tasklet)
++{
++      queue_task(tasklet, &tq_immediate);
++      mark_bh(IMMEDIATE_BH);
++}
 +
 +
-+/* MDIO control */
-+#define MDIOCTL_DIVISOR_MASK          0x7f    /* clock to be used on MDIO */
-+#define MDIOCTL_DIVISOR_VAL           0x2
-+#define MDIOCTL_PREAM_EN              0x80    /* Enable preamble sequnce */
-+#define MDIOCTL_ACCESS_DONE           0x100   /* Tranaction complete */
++static inline void tasklet_init(struct tasklet_struct *tasklet,
++                                void (*func)(unsigned long),
++                                unsigned long data)
++{
++      tasklet->next = NULL;
++      tasklet->sync = 0;
++      tasklet->routine = (void (*)(void *))func;
++      tasklet->data = (void *)data;
++}
++#define tasklet_kill(tasklet) { do{} while (0); }
 +
 +
-+/* MDIO Data */
-+#define MDIODATA_MASK                 0x0000ffff      /* data 2 bytes */
-+#define MDIODATA_TA                   0x00020000      /* Turnaround */
-+#define MDIODATA_REGADDR_SHF          18              /* Regaddr shift */
-+#define MDIODATA_REGADDR_MASK         0x003c0000      /* Regaddr Mask */
-+#define MDIODATA_DEVADDR_SHF          22              /* Physmedia devaddr shift */
-+#define MDIODATA_DEVADDR_MASK         0x0fc00000      /* Physmedia devaddr Mask */
-+#define MDIODATA_WRITE                        0x10000000      /* write Transaction */
-+#define MDIODATA_READ                 0x20000000      /* Read Transaction */
-+#define MDIODATA_START                        0x40000000      /* start of Transaction */
++/* 2.4.x introduced del_timer_sync() */
++#define del_timer_sync(timer) del_timer(timer)
 +
 +
-+/* MDIO devices (SERDES modules) */
-+#define MDIODATA_DEV_PLL                      0x1d    /* SERDES PLL Dev */
-+#define MDIODATA_DEV_TX                       0x1e    /* SERDES TX Dev */
-+#define MDIODATA_DEV_RX                       0x1f    /* SERDES RX Dev */
++#else
 +
 +
-+/* SERDES registers */
-+#define SERDES_RX_TIMER1              2       /* Rx Timer1 */
-+#define SERDES_RX_CDR                 6       /* CDR */
-+#define SERDES_RX_CDRBW                       7       /* CDR BW */
++#define netif_down(dev)
++
++#endif /* SoftNet */
++
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 4, 3))
 +
 +
-+#endif        /* _SBPCIE_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/sbpci.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbpci.h
---- linux-2.4.32/arch/mips/bcm947xx/include/sbpci.h    1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbpci.h       2005-12-16 23:39:10.936836250 +0100
-@@ -0,0 +1,122 @@
 +/*
 +/*
-+ * BCM47XX Sonics SiliconBackplane PCI core hardware definitions.
-+ *
-+ * $Id$
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
++ * Emit code to initialise a tq_struct's routine and data pointers
 + */
 + */
++#define PREPARE_TQUEUE(_tq, _routine, _data)                  \
++      do {                                                    \
++              (_tq)->routine = _routine;                      \
++              (_tq)->data = _data;                            \
++      } while (0)
 +
 +
-+#ifndef       _SBPCI_H
-+#define       _SBPCI_H
++/*
++ * Emit code to initialise all of a tq_struct
++ */
++#define INIT_TQUEUE(_tq, _routine, _data)                     \
++      do {                                                    \
++              INIT_LIST_HEAD(&(_tq)->list);                   \
++              (_tq)->sync = 0;                                \
++              PREPARE_TQUEUE((_tq), (_routine), (_data));     \
++      } while (0)
 +
 +
-+/* cpp contortions to concatenate w/arg prescan */
-+#ifndef PAD
-+#define       _PADLINE(line)  pad ## line
-+#define       _XSTR(line)     _PADLINE(line)
-+#define       PAD             _XSTR(__LINE__)
-+#endif
++#endif        /* LINUX_VERSION_CODE < KERNEL_VERSION(2, 4, 3) */
 +
 +
-+/* Sonics side: PCI core and host control registers */
-+typedef struct sbpciregs {
-+      uint32 control;         /* PCI control */
-+      uint32 PAD[3];
-+      uint32 arbcontrol;      /* PCI arbiter control */
-+      uint32 PAD[3];
-+      uint32 intstatus;       /* Interrupt status */
-+      uint32 intmask;         /* Interrupt mask */
-+      uint32 sbtopcimailbox;  /* Sonics to PCI mailbox */
-+      uint32 PAD[9];
-+      uint32 bcastaddr;       /* Sonics broadcast address */
-+      uint32 bcastdata;       /* Sonics broadcast data */
-+      uint32 PAD[2];
-+      uint32 gpioin;          /* ro: gpio input (>=rev2) */
-+      uint32 gpioout;         /* rw: gpio output (>=rev2) */
-+      uint32 gpioouten;       /* rw: gpio output enable (>= rev2) */
-+      uint32 gpiocontrol;     /* rw: gpio control (>= rev2) */
-+      uint32 PAD[36];
-+      uint32 sbtopci0;        /* Sonics to PCI translation 0 */
-+      uint32 sbtopci1;        /* Sonics to PCI translation 1 */
-+      uint32 sbtopci2;        /* Sonics to PCI translation 2 */
-+      uint32 PAD[445];
-+      uint16 sprom[36];       /* SPROM shadow Area */
-+      uint32 PAD[46];
-+} sbpciregs_t;
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 4, 6))
 +
 +
-+/* PCI control */
-+#define PCI_RST_OE    0x01    /* When set, drives PCI_RESET out to pin */
-+#define PCI_RST               0x02    /* Value driven out to pin */
-+#define PCI_CLK_OE    0x04    /* When set, drives clock as gated by PCI_CLK out to pin */
-+#define PCI_CLK               0x08    /* Gate for clock driven out to pin */  
++/* Power management related routines */
 +
 +
-+/* PCI arbiter control */
-+#define PCI_INT_ARB   0x01    /* When set, use an internal arbiter */
-+#define PCI_EXT_ARB   0x02    /* When set, use an external arbiter */
-+#define PCI_PARKID_MASK       0x06    /* Selects which agent is parked on an idle bus */
-+#define PCI_PARKID_SHIFT   1
-+#define PCI_PARKID_LAST          0    /* Last requestor */
-+#define PCI_PARKID_4710          1    /* 4710 */
-+#define PCI_PARKID_EXTREQ0 2  /* External requestor 0 */
-+#define PCI_PARKID_EXTREQ1 3  /* External requestor 1 */
++static inline int
++pci_save_state(struct pci_dev *dev, u32 *buffer)
++{
++      int i;
++      if (buffer) {
++              for (i = 0; i < 16; i++)
++                      pci_read_config_dword(dev, i * 4, &buffer[i]);
++      }
++      return 0;
++}
 +
 +
-+/* Interrupt status/mask */
-+#define PCI_INTA      0x01    /* PCI INTA# is asserted */
-+#define PCI_INTB      0x02    /* PCI INTB# is asserted */
-+#define PCI_SERR      0x04    /* PCI SERR# has been asserted (write one to clear) */
-+#define PCI_PERR      0x08    /* PCI PERR# has been asserted (write one to clear) */
-+#define PCI_PME               0x10    /* PCI PME# is asserted */
++static inline int
++pci_restore_state(struct pci_dev *dev, u32 *buffer)
++{
++      int i;
 +
 +
-+/* (General) PCI/SB mailbox interrupts, two bits per pci function */
-+#define       MAILBOX_F0_0    0x100   /* function 0, int 0 */
-+#define       MAILBOX_F0_1    0x200   /* function 0, int 1 */
-+#define       MAILBOX_F1_0    0x400   /* function 1, int 0 */
-+#define       MAILBOX_F1_1    0x800   /* function 1, int 1 */
-+#define       MAILBOX_F2_0    0x1000  /* function 2, int 0 */
-+#define       MAILBOX_F2_1    0x2000  /* function 2, int 1 */
-+#define       MAILBOX_F3_0    0x4000  /* function 3, int 0 */
-+#define       MAILBOX_F3_1    0x8000  /* function 3, int 1 */
++      if (buffer) {
++              for (i = 0; i < 16; i++)
++                      pci_write_config_dword(dev, i * 4, buffer[i]);
++      }
++      /*
++       * otherwise, write the context information we know from bootup.
++       * This works around a problem where warm-booting from Windows
++       * combined with a D3(hot)->D0 transition causes PCI config
++       * header data to be forgotten.
++       */
++      else {
++              for (i = 0; i < 6; i ++)
++                      pci_write_config_dword(dev,
++                                             PCI_BASE_ADDRESS_0 + (i * 4),
++                                             pci_resource_start(dev, i));
++              pci_write_config_byte(dev, PCI_INTERRUPT_LINE, dev->irq);
++      }
++      return 0;
++}
 +
 +
-+/* Sonics broadcast address */
-+#define BCAST_ADDR_MASK       0xff    /* Broadcast register address */
-+
-+/* Sonics to PCI translation types */
-+#define SBTOPCI0_MASK 0xfc000000
-+#define SBTOPCI1_MASK 0xfc000000
-+#define SBTOPCI2_MASK 0xc0000000
-+#define SBTOPCI_MEM   0
-+#define SBTOPCI_IO    1
-+#define SBTOPCI_CFG0  2
-+#define SBTOPCI_CFG1  3
-+#define       SBTOPCI_PREF    0x4             /* prefetch enable */
-+#define       SBTOPCI_BURST   0x8             /* burst enable */
-+#define       SBTOPCI_RC_MASK         0x30    /* read command (>= rev11) */
-+#define       SBTOPCI_RC_READ         0x00    /* memory read */
-+#define       SBTOPCI_RC_READLINE     0x10    /* memory read line */
-+#define       SBTOPCI_RC_READMULTI    0x20    /* memory read multiple */
++#endif /* PCI power management */
 +
 +
-+/* PCI core index in SROM shadow area */
-+#define SRSH_PI_OFFSET        0       /* first word */
-+#define SRSH_PI_MASK  0xf000  /* bit 15:12 */
-+#define SRSH_PI_SHIFT 12      /* bit 15:12 */
++/* Old cp0 access macros deprecated in 2.4.19 */
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 4, 19))
++#define read_c0_count() read_32bit_cp0_register(CP0_COUNT)
++#endif
 +
 +
-+/* PCI side: Reserved PCI configuration registers (see pcicfg.h) */
-+#define cap_list      rsvd_a[0]
-+#define bar0_window   dev_dep[0x80 - 0x40]
-+#define bar1_window   dev_dep[0x84 - 0x40]
-+#define sprom_control dev_dep[0x88 - 0x40]
++/* Module refcount handled internally in 2.6.x */
++#ifndef SET_MODULE_OWNER
++#define SET_MODULE_OWNER(dev)         do {} while (0)
++#define OLD_MOD_INC_USE_COUNT         MOD_INC_USE_COUNT
++#define OLD_MOD_DEC_USE_COUNT         MOD_DEC_USE_COUNT
++#else
++#define OLD_MOD_INC_USE_COUNT         do {} while (0)
++#define OLD_MOD_DEC_USE_COUNT         do {} while (0)
++#endif
 +
 +
-+#ifndef _LANGUAGE_ASSEMBLY
++#ifndef SET_NETDEV_DEV
++#define SET_NETDEV_DEV(net, pdev)     do {} while (0)
++#endif
 +
 +
-+extern int sbpci_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len);
-+extern int sbpci_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len);
-+extern void sbpci_ban(uint16 core);
-+extern int sbpci_init(sb_t *sbh);
-+extern void sbpci_check(sb_t *sbh);
++#ifndef HAVE_FREE_NETDEV
++#define free_netdev(dev)              kfree(dev)
++#endif
 +
 +
-+#endif /* !_LANGUAGE_ASSEMBLY */
++#if (LINUX_VERSION_CODE < KERNEL_VERSION(2, 6, 0))
++/* struct packet_type redefined in 2.6.x */
++#define af_packet_priv                        data
++#endif
 +
 +
-+#endif        /* _SBPCI_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/sbpcmcia.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbpcmcia.h
---- linux-2.4.32/arch/mips/bcm947xx/include/sbpcmcia.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbpcmcia.h    2005-12-16 23:39:10.936836250 +0100
-@@ -0,0 +1,146 @@
++#endif /* _linuxver_h_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/mipsinc.h linux.dev/arch/mips/bcm947xx/include/mipsinc.h
+--- linux.old/arch/mips/bcm947xx/include/mipsinc.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/mipsinc.h     2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,541 @@
 +/*
 +/*
-+ * BCM43XX Sonics SiliconBackplane PCMCIA core hardware definitions.
++ * HND Run Time Environment for standalone MIPS programs.
 + *
 + *
-+ * $Id$
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: mipsinc.h,v 1.1.1.5 2006/02/27 03:43:16 honor Exp $
 + */
 +
 + */
 +
-+#ifndef       _SBPCMCIA_H
-+#define       _SBPCMCIA_H
-+
++#ifndef       _MISPINC_H
++#define _MISPINC_H
 +
 +
-+/* All the addresses that are offsets in attribute space are divided
-+ * by two to account for the fact that odd bytes are invalid in
-+ * attribute space and our read/write routines make the space appear
-+ * as if they didn't exist. Still we want to show the original numbers
-+ * as documented in the hnd_pcmcia core manual.
-+ */
 +
 +
-+/* PCMCIA Function Configuration Registers */
-+#define       PCMCIA_FCR              (0x700 / 2)
++/* MIPS defines */
 +
 +
-+#define       FCR0_OFF                0
-+#define       FCR1_OFF                (0x40 / 2)
-+#define       FCR2_OFF                (0x80 / 2)
-+#define       FCR3_OFF                (0xc0 / 2)
++#ifdef        _LANGUAGE_ASSEMBLY
 +
 +
-+#define       PCMCIA_FCR0             (0x700 / 2)
-+#define       PCMCIA_FCR1             (0x740 / 2)
-+#define       PCMCIA_FCR2             (0x780 / 2)
-+#define       PCMCIA_FCR3             (0x7c0 / 2)
++/*
++ * Symbolic register names for 32 bit ABI
++ */
++#define zero  $0      /* wired zero */
++#define AT    $1      /* assembler temp - uppercase because of ".set at" */
++#define v0    $2      /* return value */
++#define v1    $3
++#define a0    $4      /* argument registers */
++#define a1    $5
++#define a2    $6
++#define a3    $7
++#define t0    $8      /* caller saved */
++#define t1    $9
++#define t2    $10
++#define t3    $11
++#define t4    $12
++#define t5    $13
++#define t6    $14
++#define t7    $15
++#define s0    $16     /* callee saved */
++#define s1    $17
++#define s2    $18
++#define s3    $19
++#define s4    $20
++#define s5    $21
++#define s6    $22
++#define s7    $23
++#define t8    $24     /* caller saved */
++#define t9    $25
++#define jp    $25     /* PIC jump register */
++#define k0    $26     /* kernel scratch */
++#define k1    $27
++#define gp    $28     /* global pointer */
++#define sp    $29     /* stack pointer */
++#define fp    $30     /* frame pointer */
++#define s8    $30     /* same like fp! */
++#define ra    $31     /* return address */
 +
 +
-+/* Standard PCMCIA FCR registers */
 +
 +
-+#define       PCMCIA_COR              0
++/* CP0 Registers */
 +
 +
-+#define       COR_RST                 0x80
-+#define       COR_LEV                 0x40
-+#define       COR_IRQEN               0x04
-+#define       COR_BLREN               0x01
-+#define       COR_FUNEN               0x01
++#define C0_INX                $0
++#define C0_RAND               $1
++#define C0_TLBLO0     $2
++#define C0_TLBLO      C0_TLBLO0
++#define C0_TLBLO1     $3
++#define C0_CTEXT      $4
++#define C0_PGMASK     $5
++#define C0_WIRED      $6
++#define C0_BADVADDR   $8
++#define C0_COUNT      $9
++#define C0_TLBHI      $10
++#define C0_COMPARE    $11
++#define C0_SR         $12
++#define C0_STATUS     C0_SR
++#define C0_CAUSE      $13
++#define C0_EPC                $14
++#define C0_PRID               $15
++#define C0_CONFIG     $16
++#define C0_LLADDR     $17
++#define C0_WATCHLO    $18
++#define C0_WATCHHI    $19
++#define C0_XCTEXT     $20
++#define C0_DIAGNOSTIC $22
++#define C0_BROADCOM   C0_DIAGNOSTIC
++#define       C0_PERFORMANCE  $25
++#define C0_ECC                $26
++#define C0_CACHEERR   $27
++#define C0_TAGLO      $28
++#define C0_TAGHI      $29
++#define C0_ERREPC     $30
++#define C0_DESAVE     $31
 +
 +
++/*
++ * LEAF - declare leaf routine
++ */
++#define LEAF(symbol)                          \
++              .globl  symbol;                 \
++              .align  2;                      \
++              .type   symbol, @function;      \
++              .ent    symbol, 0;              \
++symbol:               .frame  sp, 0, ra
 +
 +
-+#define       PCICIA_FCSR             (2 / 2)
-+#define       PCICIA_PRR              (4 / 2)
-+#define       PCICIA_SCR              (6 / 2)
-+#define       PCICIA_ESR              (8 / 2)
++/*
++ * END - mark end of function
++ */
++#define END(function)                         \
++              .end    function;               \
++              .size   function, . - function
 +
 +
++#define _ULCAST_
 +
 +
-+#define PCM_MEMOFF            0x0000
-+#define F0_MEMOFF             0x1000
-+#define F1_MEMOFF             0x2000
-+#define F2_MEMOFF             0x3000
-+#define F3_MEMOFF             0x4000
++#define MFC0_SEL(dst, src, sel) \
++              .word\t(0x40000000 | ((dst) << 16) | ((src) << 11) | (sel))
 +
 +
-+/* Memory base in the function fcr's */
-+#define MEM_ADDR0             (0x728 / 2)
-+#define MEM_ADDR1             (0x72a / 2)
-+#define MEM_ADDR2             (0x72c / 2)
 +
 +
-+/* PCMCIA base plus Srom access in fcr0: */
-+#define PCMCIA_ADDR0          (0x072e / 2)
-+#define PCMCIA_ADDR1          (0x0730 / 2)
-+#define PCMCIA_ADDR2          (0x0732 / 2)
++#define MTC0_SEL(dst, src, sel) \
++              .word\t(0x40800000 | ((dst) << 16) | ((src) << 11) | (sel))
 +
 +
-+#define MEM_SEG                       (0x0734 / 2)
-+#define SROM_CS                       (0x0736 / 2)
-+#define SROM_DATAL            (0x0738 / 2)
-+#define SROM_DATAH            (0x073a / 2)
-+#define SROM_ADDRL            (0x073c / 2)
-+#define SROM_ADDRH            (0x073e / 2)
++#else
 +
 +
-+/*  Values for srom_cs: */
-+#define SROM_IDLE             0
-+#define SROM_WRITE            1
-+#define SROM_READ             2
-+#define SROM_WEN              4
-+#define SROM_WDS              7
-+#define SROM_DONE             8
++/*
++ * The following macros are especially useful for __asm__
++ * inline assembler.
++ */
++#ifndef __STR
++#define __STR(x) #x
++#endif
++#ifndef STR
++#define STR(x) __STR(x)
++#endif
 +
 +
-+/* CIS stuff */
++#define _ULCAST_ (unsigned long)
 +
 +
-+/* The CIS stops where the FCRs start */
-+#define       CIS_SIZE                PCMCIA_FCR
 +
 +
-+/* Standard tuples we know about */
++/* CP0 Registers */
 +
 +
-+#define       CISTPL_MANFID           0x20            /* Manufacturer and device id */
-+#define       CISTPL_FUNCE            0x22            /* Function extensions */
-+#define       CISTPL_CFTABLE          0x1b            /* Config table entry */
++#define C0_INX                0               /* CP0: TLB Index */
++#define C0_RAND               1               /* CP0: TLB Random */
++#define C0_TLBLO0     2               /* CP0: TLB EntryLo0 */
++#define C0_TLBLO      C0_TLBLO0       /* CP0: TLB EntryLo0 */
++#define C0_TLBLO1     3               /* CP0: TLB EntryLo1 */
++#define C0_CTEXT      4               /* CP0: Context */
++#define C0_PGMASK     5               /* CP0: TLB PageMask */
++#define C0_WIRED      6               /* CP0: TLB Wired */
++#define C0_BADVADDR   8               /* CP0: Bad Virtual Address */
++#define C0_COUNT      9               /* CP0: Count */
++#define C0_TLBHI      10              /* CP0: TLB EntryHi */
++#define C0_COMPARE    11              /* CP0: Compare */
++#define C0_SR         12              /* CP0: Processor Status */
++#define C0_STATUS     C0_SR           /* CP0: Processor Status */
++#define C0_CAUSE      13              /* CP0: Exception Cause */
++#define C0_EPC                14              /* CP0: Exception PC */
++#define C0_PRID               15              /* CP0: Processor Revision Indentifier */
++#define C0_CONFIG     16              /* CP0: Config */
++#define C0_LLADDR     17              /* CP0: LLAddr */
++#define C0_WATCHLO    18              /* CP0: WatchpointLo */
++#define C0_WATCHHI    19              /* CP0: WatchpointHi */
++#define C0_XCTEXT     20              /* CP0: XContext */
++#define C0_DIAGNOSTIC 22              /* CP0: Diagnostic */
++#define C0_BROADCOM   C0_DIAGNOSTIC   /* CP0: Broadcom Register */
++#define       C0_PERFORMANCE  25              /* CP0: Performance Counter/Control Registers */
++#define C0_ECC                26              /* CP0: ECC */
++#define C0_CACHEERR   27              /* CP0: CacheErr */
++#define C0_TAGLO      28              /* CP0: TagLo */
++#define C0_TAGHI      29              /* CP0: TagHi */
++#define C0_ERREPC     30              /* CP0: ErrorEPC */
++#define C0_DESAVE     31              /* CP0: DebugSave */
 +
 +
-+/* Function extensions for LANs */
++#endif        /* _LANGUAGE_ASSEMBLY */
 +
 +
-+#define       LAN_TECH                1               /* Technology type */
-+#define       LAN_SPEED               2               /* Raw bit rate */
-+#define       LAN_MEDIA               3               /* Transmission media */
-+#define       LAN_NID                 4               /* Node identification (aka MAC addr) */
-+#define       LAN_CONN                5               /* Connector standard */
-+
-+
-+/* CFTable */
-+#define CFTABLE_REGWIN_2K     0x08            /* 2k reg windows size */
-+#define CFTABLE_REGWIN_4K     0x10            /* 4k reg windows size */
-+#define CFTABLE_REGWIN_8K     0x20            /* 8k reg windows size */
-+
-+/* Vendor unique tuples are 0x80-0x8f. Within Broadcom we'll
-+ * take one for HNBU, and use "extensions" (a la FUNCE) within it.
++/*
++ * Memory segments (32bit kernel mode addresses)
 + */
 + */
++#undef KUSEG
++#undef KSEG0
++#undef KSEG1
++#undef KSEG2
++#undef KSEG3
++#define KUSEG         0x00000000
++#define KSEG0         0x80000000
++#define KSEG1         0xa0000000
++#define KSEG2         0xc0000000
++#define KSEG3         0xe0000000
++#define PHYSADDR_MASK 0x1fffffff
 +
 +
-+#define       CISTPL_BRCM_HNBU        0x80
-+
-+/* Subtypes of BRCM_HNBU: */
-+
-+#define HNBU_SROMREV          0x00            /* A byte with sromrev, 1 if not present */
-+#define HNBU_CHIPID           0x01            /* Six bytes with PCI vendor &
-+                                               * device id and chiprev
-+                                               */
-+#define HNBU_BOARDREV         0x02            /* Two bytes board revision */
-+#define HNBU_PAPARMS          0x03            /* PA parameters: 1 (old), 8 (sreomrev == 1)
-+                                               * or 9 (sromrev > 1) bytes */
-+#define HNBU_OEM              0x04            /* Eight bytes OEM data (sromrev == 1) */
-+#define HNBU_CC                       0x05            /* Default country code (sromrev == 1) */
-+#define       HNBU_AA                 0x06            /* Antennas available */
-+#define       HNBU_AG                 0x07            /* Antenna gain */
-+#define HNBU_BOARDFLAGS               0x08            /* board flags (2 or 4 bytes) */
-+#define HNBU_LEDS             0x09            /* LED set */
-+#define HNBU_CCODE            0x0a            /* Country code (2 bytes ascii + 1 byte cctl)
-+                                               * in rev 2
-+                                               */
-+#define HNBU_CCKPO            0x0b            /* 2 byte cck power offsets in rev 3 */
-+#define HNBU_OFDMPO           0x0c            /* 4 byte 11g ofdm power offsets in rev 3 */
-+
-+
-+/* sbtmstatelow */
-+#define SBTML_INT_ACK         0x40000         /* ack the sb interrupt */
-+#define SBTML_INT_EN          0x20000         /* enable sb interrupt */
-+
-+/* sbtmstatehigh */
-+#define SBTMH_INT_STATUS      0x40000         /* sb interrupt status */
-+
-+#endif        /* _SBPCMCIA_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/sbsdram.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbsdram.h
---- linux-2.4.32/arch/mips/bcm947xx/include/sbsdram.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbsdram.h     2005-12-16 23:39:10.936836250 +0100
-@@ -0,0 +1,75 @@
 +/*
 +/*
-+ * BCM47XX Sonics SiliconBackplane SDRAM controller core hardware definitions.
-+ *
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ * $Id$
++ * Map an address to a certain kernel segment
 + */
 + */
++#undef PHYSADDR
++#undef KSEG0ADDR
++#undef KSEG1ADDR
++#undef KSEG2ADDR
++#undef KSEG3ADDR
 +
 +
-+#ifndef       _SBSDRAM_H
-+#define       _SBSDRAM_H
-+
-+#ifndef _LANGUAGE_ASSEMBLY
-+
-+/* Sonics side: SDRAM core registers */
-+typedef volatile struct sbsdramregs {
-+      uint32  initcontrol;    /* Generates external SDRAM initialization sequence */
-+      uint32  config;         /* Initializes external SDRAM mode register */
-+      uint32  refresh;        /* Controls external SDRAM refresh rate */
-+      uint32  pad1;
-+      uint32  pad2;
-+} sbsdramregs_t;
-+
-+#endif
-+
-+/* SDRAM initialization control (initcontrol) register bits */
-+#define SDRAM_CBR     0x0001  /* Writing 1 generates refresh cycle and toggles bit */
-+#define SDRAM_PRE     0x0002  /* Writing 1 generates precharge cycle and toggles bit */
-+#define SDRAM_MRS     0x0004  /* Writing 1 generates mode register select cycle and toggles bit */
-+#define SDRAM_EN      0x0008  /* When set, enables access to SDRAM */
-+#define SDRAM_16Mb    0x0000  /* Use 16 Megabit SDRAM */
-+#define SDRAM_64Mb    0x0010  /* Use 64 Megabit SDRAM */
-+#define SDRAM_128Mb   0x0020  /* Use 128 Megabit SDRAM */
-+#define SDRAM_RSVMb   0x0030  /* Use special SDRAM */
-+#define SDRAM_RST     0x0080  /* Writing 1 causes soft reset of controller */
-+#define SDRAM_SELFREF 0x0100  /* Writing 1 enables self refresh mode */
-+#define SDRAM_PWRDOWN 0x0200  /* Writing 1 causes controller to power down */
-+#define SDRAM_32BIT   0x0400  /* When set, indicates 32 bit SDRAM interface */
-+#define SDRAM_9BITCOL 0x0800  /* When set, indicates 9 bit column */
-+
-+/* SDRAM configuration (config) register bits */
-+#define SDRAM_BURSTFULL       0x0000  /* Use full page bursts */
-+#define SDRAM_BURST8  0x0001  /* Use burst of 8 */
-+#define SDRAM_BURST4  0x0002  /* Use burst of 4 */
-+#define SDRAM_BURST2  0x0003  /* Use burst of 2 */
-+#define SDRAM_CAS3    0x0000  /* Use CAS latency of 3 */
-+#define SDRAM_CAS2    0x0004  /* Use CAS latency of 2 */
-+
-+/* SDRAM refresh control (refresh) register bits */
-+#define SDRAM_REF(p)  (((p)&0xff) | SDRAM_REF_EN)     /* Refresh period */
-+#define SDRAM_REF_EN  0x8000          /* Writing 1 enables periodic refresh */
-+
-+/* SDRAM Core default Init values (OCP ID 0x803) */
-+#define SDRAM_INIT    MEM4MX16X2
-+#define SDRAM_CONFIG    SDRAM_BURSTFULL
-+#define SDRAM_REFRESH   SDRAM_REF(0x40)
++#define PHYSADDR(a)   (_ULCAST_(a) & PHYSADDR_MASK)
++#define KSEG0ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG0)
++#define KSEG1ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG1)
++#define KSEG2ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG2)
++#define KSEG3ADDR(a)  ((_ULCAST_(a) & PHYSADDR_MASK) | KSEG3)
 +
 +
-+#define MEM1MX16      0x009   /* 2 MB */
-+#define MEM1MX16X2    0x409   /* 4 MB */
-+#define MEM2MX8X2     0x809   /* 4 MB */
-+#define MEM2MX8X4     0xc09   /* 8 MB */
-+#define MEM2MX32      0x439   /* 8 MB */
-+#define MEM4MX16      0x019   /* 8 MB */
-+#define MEM4MX16X2    0x419   /* 16 MB */
-+#define MEM8MX8X2     0x819   /* 16 MB */
-+#define MEM8MX16      0x829   /* 16 MB */
-+#define MEM4MX32      0x429   /* 16 MB */
-+#define MEM8MX8X4     0xc19   /* 32 MB */
-+#define MEM8MX16X2    0xc29   /* 32 MB */
 +
 +
-+#endif        /* _SBSDRAM_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/sbsocram.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbsocram.h
---- linux-2.4.32/arch/mips/bcm947xx/include/sbsocram.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbsocram.h    2005-12-16 23:39:10.936836250 +0100
-@@ -0,0 +1,37 @@
++#ifndef       Index_Invalidate_I
 +/*
 +/*
-+ * BCM47XX Sonics SiliconBackplane embedded ram core
-+ *
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ *
-+ * $Id$
++ * Cache Operations
 + */
 + */
++#define Index_Invalidate_I    0x00
++#define Index_Writeback_Inv_D 0x01
++#define Index_Invalidate_SI   0x02
++#define Index_Writeback_Inv_SD        0x03
++#define Index_Load_Tag_I      0x04
++#define Index_Load_Tag_D      0x05
++#define Index_Load_Tag_SI     0x06
++#define Index_Load_Tag_SD     0x07
++#define Index_Store_Tag_I     0x08
++#define Index_Store_Tag_D     0x09
++#define Index_Store_Tag_SI    0x0A
++#define Index_Store_Tag_SD    0x0B
++#define Create_Dirty_Excl_D   0x0d
++#define Create_Dirty_Excl_SD  0x0f
++#define Hit_Invalidate_I      0x10
++#define Hit_Invalidate_D      0x11
++#define Hit_Invalidate_SI     0x12
++#define Hit_Invalidate_SD     0x13
++#define Fill_I                        0x14
++#define Hit_Writeback_Inv_D   0x15
++                                      /* 0x16 is unused */
++#define Hit_Writeback_Inv_SD  0x17
++#define R5K_Page_Invalidate_S 0x17
++#define Hit_Writeback_I               0x18
++#define Hit_Writeback_D               0x19
++                                      /* 0x1a is unused */
++#define Hit_Writeback_SD      0x1b
++                                      /* 0x1c is unused */
++                                      /* 0x1e is unused */
++#define Hit_Set_Virtual_SI    0x1e
++#define Hit_Set_Virtual_SD    0x1f
++#endif        /* !Index_Invalidate_I */
 +
 +
-+#ifndef       _SBSOCRAM_H
-+#define       _SBSOCRAM_H
-+
-+#define       SOCRAM_MEMSIZE          0x00
-+#define       SOCRAM_BISTSTAT         0x0c
-+
-+
-+#ifndef _LANGUAGE_ASSEMBLY
-+
-+/* Memcsocram core registers */
-+typedef volatile struct sbsocramregs {
-+      uint32  memsize;
-+      uint32  biststat;
-+} sbsocramregs_t;
-+
-+#endif
 +
 +
-+/* Them memory size is 2 to the power of the following
-+ * base added to the contents of the memsize register.
++/*
++ * R4x00 interrupt enable / cause bits
 + */
 + */
-+#define SOCRAM_MEMSIZE_BASESHIFT 16
++#define IE_SW0                        (_ULCAST_(1) <<  8)
++#define IE_SW1                        (_ULCAST_(1) <<  9)
++#define IE_IRQ0                       (_ULCAST_(1) << 10)
++#define IE_IRQ1                       (_ULCAST_(1) << 11)
++#define IE_IRQ2                       (_ULCAST_(1) << 12)
++#define IE_IRQ3                       (_ULCAST_(1) << 13)
++#define IE_IRQ4                       (_ULCAST_(1) << 14)
++#define IE_IRQ5                       (_ULCAST_(1) << 15)
 +
 +
-+#endif        /* _SBSOCRAM_H */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/sbutils.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbutils.h
---- linux-2.4.32/arch/mips/bcm947xx/include/sbutils.h  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/sbutils.h     2005-12-16 23:39:10.936836250 +0100
-@@ -0,0 +1,140 @@
++#ifndef       ST0_UM
 +/*
 +/*
-+ * Misc utility routines for accessing chip-specific features
-+ * of Broadcom HNBU SiliconBackplane-based chips.
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
++ * Bitfields in the mips32 cp0 status register
 + */
 + */
++#define ST0_IE                        0x00000001
++#define ST0_EXL                       0x00000002
++#define ST0_ERL                       0x00000004
++#define ST0_UM                        0x00000010
++#define ST0_SWINT0            0x00000100
++#define ST0_SWINT1            0x00000200
++#define ST0_HWINT0            0x00000400
++#define ST0_HWINT1            0x00000800
++#define ST0_HWINT2            0x00001000
++#define ST0_HWINT3            0x00002000
++#define ST0_HWINT4            0x00004000
++#define ST0_HWINT5            0x00008000
++#define ST0_IM                        0x0000ff00
++#define ST0_NMI                       0x00080000
++#define ST0_SR                        0x00100000
++#define ST0_TS                        0x00200000
++#define ST0_BEV                       0x00400000
++#define ST0_RE                        0x02000000
++#define ST0_RP                        0x08000000
++#define ST0_CU                        0xf0000000
++#define ST0_CU0                       0x10000000
++#define ST0_CU1                       0x20000000
++#define ST0_CU2                       0x40000000
++#define ST0_CU3                       0x80000000
++#endif        /* !ST0_UM */
 +
 +
-+#ifndef       _sbutils_h_
-+#define       _sbutils_h_
-+
-+/* 
-+ * Datastructure to export all chip specific common variables 
-+ * public (read-only) portion of sbutils handle returned by 
-+ * sb_attach()/sb_kattach()
-+*/
-+
-+struct sb_pub {
-+
-+      uint    bustype;                /* SB_BUS, PCI_BUS  */
-+      uint    buscoretype;            /* SB_PCI, SB_PCMCIA, SB_PCIE*/
-+      uint    buscorerev;             /* buscore rev */
-+      uint    buscoreidx;             /* buscore index */
-+      int     ccrev;                  /* chip common core rev */
-+      uint    boardtype;              /* board type */
-+      uint    boardvendor;            /* board vendor */
-+      uint    chip;                   /* chip number */
-+      uint    chiprev;                /* chip revision */
-+      uint    chippkg;                /* chip package option */
-+      uint    sonicsrev;              /* sonics backplane rev */
-+};
-+
-+typedef const struct sb_pub  sb_t;
 +
 +/*
 +
 +/*
-+ * Many of the routines below take an 'sbh' handle as their first arg.
-+ * Allocate this by calling sb_attach().  Free it by calling sb_detach().
-+ * At any one time, the sbh is logically focused on one particular sb core
-+ * (the "current core").
-+ * Use sb_setcore() or sb_setcoreidx() to change the association to another core.
++ * Bitfields in the mips32 cp0 cause register
 + */
 + */
++#define C_EXC                 0x0000007c
++#define C_EXC_SHIFT           2
++#define C_INT                 0x0000ff00
++#define C_INT_SHIFT           8
++#define C_SW0                 (_ULCAST_(1) <<  8)
++#define C_SW1                 (_ULCAST_(1) <<  9)
++#define C_IRQ0                        (_ULCAST_(1) << 10)
++#define C_IRQ1                        (_ULCAST_(1) << 11)
++#define C_IRQ2                        (_ULCAST_(1) << 12)
++#define C_IRQ3                        (_ULCAST_(1) << 13)
++#define C_IRQ4                        (_ULCAST_(1) << 14)
++#define C_IRQ5                        (_ULCAST_(1) << 15)
++#define C_WP                  0x00400000
++#define C_IV                  0x00800000
++#define C_CE                  0x30000000
++#define C_CE_SHIFT            28
++#define C_BD                  0x80000000
 +
 +
-+/* exported externs */
-+extern sb_t * BCMINIT(sb_attach)(uint pcidev, osl_t *osh, void *regs, uint bustype, void *sdh, char **vars, int *varsz);
-+extern sb_t * BCMINIT(sb_kattach)(void);
-+extern void sb_detach(sb_t *sbh);
-+extern uint BCMINIT(sb_chip)(sb_t *sbh);
-+extern uint BCMINIT(sb_chiprev)(sb_t *sbh);
-+extern uint BCMINIT(sb_chipcrev)(sb_t *sbh);
-+extern uint BCMINIT(sb_chippkg)(sb_t *sbh);
-+extern uint BCMINIT(sb_pcirev)(sb_t *sbh);
-+extern bool BCMINIT(sb_war16165)(sb_t *sbh);
-+extern uint BCMINIT(sb_pcmciarev)(sb_t *sbh);
-+extern uint BCMINIT(sb_boardvendor)(sb_t *sbh);
-+extern uint BCMINIT(sb_boardtype)(sb_t *sbh);
-+extern uint sb_bus(sb_t *sbh);
-+extern uint sb_buscoretype(sb_t *sbh);
-+extern uint sb_buscorerev(sb_t *sbh);
-+extern uint sb_corelist(sb_t *sbh, uint coreid[]);
-+extern uint sb_coreid(sb_t *sbh);
-+extern uint sb_coreidx(sb_t *sbh);
-+extern uint sb_coreunit(sb_t *sbh);
-+extern uint sb_corevendor(sb_t *sbh);
-+extern uint sb_corerev(sb_t *sbh);
-+extern void *sb_osh(sb_t *sbh);
-+extern void *sb_coreregs(sb_t *sbh);
-+extern uint32 sb_coreflags(sb_t *sbh, uint32 mask, uint32 val);
-+extern uint32 sb_coreflagshi(sb_t *sbh, uint32 mask, uint32 val);
-+extern bool sb_iscoreup(sb_t *sbh);
-+extern void *sb_setcoreidx(sb_t *sbh, uint coreidx);
-+extern void *sb_setcore(sb_t *sbh, uint coreid, uint coreunit);
-+extern int sb_corebist(sb_t *sbh, uint coreid, uint coreunit);
-+extern void sb_commit(sb_t *sbh);
-+extern uint32 sb_base(uint32 admatch);
-+extern uint32 sb_size(uint32 admatch);
-+extern void sb_core_reset(sb_t *sbh, uint32 bits);
-+extern void sb_core_tofixup(sb_t *sbh);
-+extern void sb_core_disable(sb_t *sbh, uint32 bits);
-+extern uint32 sb_clock_rate(uint32 pll_type, uint32 n, uint32 m);
-+extern uint32 sb_clock(sb_t *sbh);
-+extern void sb_pci_setup(sb_t *sbh, uint coremask);
-+extern void sb_pcmcia_init(sb_t *sbh);
-+extern void sb_watchdog(sb_t *sbh, uint ticks);
-+extern void *sb_gpiosetcore(sb_t *sbh);
-+extern uint32 sb_gpiocontrol(sb_t *sbh, uint32 mask, uint32 val, uint8 priority);
-+extern uint32 sb_gpioouten(sb_t *sbh, uint32 mask, uint32 val, uint8 priority);
-+extern uint32 sb_gpioout(sb_t *sbh, uint32 mask, uint32 val, uint8 priority);
-+extern uint32 sb_gpioin(sb_t *sbh);
-+extern uint32 sb_gpiointpolarity(sb_t *sbh, uint32 mask, uint32 val, uint8 priority);
-+extern uint32 sb_gpiointmask(sb_t *sbh, uint32 mask, uint32 val, uint8 priority);
-+extern uint32 sb_gpioled(sb_t *sbh, uint32 mask, uint32 val);
-+extern uint32 sb_gpioreserve(sb_t *sbh, uint32 gpio_num, uint8 priority);
-+extern uint32 sb_gpiorelease(sb_t *sbh, uint32 gpio_num, uint8 priority);
-+
-+extern void sb_clkctl_init(sb_t *sbh);
-+extern uint16 sb_clkctl_fast_pwrup_delay(sb_t *sbh);
-+extern bool sb_clkctl_clk(sb_t *sbh, uint mode);
-+extern int sb_clkctl_xtal(sb_t *sbh, uint what, bool on);
-+extern void sb_register_intr_callback(sb_t *sbh, void *intrsoff_fn,
-+      void *intrsrestore_fn, void *intrsenabled_fn, void *intr_arg);
-+extern uint32 sb_set_initiator_to(sb_t *sbh, uint32 to);
-+extern void sb_corepciid(sb_t *sbh, uint16 *pcivendor, uint16 *pcidevice, 
-+      uint8 *pciclass, uint8 *pcisubclass, uint8 *pciprogif);
-+extern uint sb_pcie_readreg(void *sbh, void* arg1, uint offset);
-+extern uint sb_pcie_writereg(sb_t *sbh, void *arg1,  uint offset, uint val);
-+extern uint32 sb_gpiotimerval(sb_t *sbh, uint32 mask, uint32 val);
-+
++/* Values in C_EXC */
++#define EXC_INT                       0
++#define EXC_TLBM              1
++#define EXC_TLBL              2
++#define EXC_TLBS              3
++#define EXC_AEL                       4
++#define EXC_AES                       5
++#define EXC_IBE                       6
++#define EXC_DBE                       7
++#define EXC_SYS                       8
++#define EXC_BPT                       9
++#define EXC_RI                        10
++#define EXC_CU                        11
++#define EXC_OV                        12
++#define EXC_TR                        13
++#define EXC_WATCH             23
++#define EXC_MCHK              24
 +
 +
 +/*
 +
 +
 +/*
-+* Build device path. Path size must be >= SB_DEVPATH_BUFSZ.
-+* The returned path is NULL terminated and has trailing '/'.
-+* Return 0 on success, nonzero otherwise.
-+*/
-+extern int sb_devpath(sb_t *sbh, char *path, int size);
-+
-+/* clkctl xtal what flags */
-+#define       XTAL            0x1                     /* primary crystal oscillator (2050) */
-+#define       PLL             0x2                     /* main chip pll */
-+
-+/* clkctl clk mode */
-+#define       CLK_FAST        0                       /* force fast (pll) clock */
-+#define       CLK_DYNAMIC     2                       /* enable dynamic clock control */
-+
-+
-+/* GPIO usage priorities */
-+#define GPIO_DRV_PRIORITY     0
-+#define GPIO_APP_PRIORITY     1
++ * Bits in the cp0 config register.
++ */
++#define CONF_CM_CACHABLE_NO_WA                0
++#define CONF_CM_CACHABLE_WA           1
++#define CONF_CM_UNCACHED              2
++#define CONF_CM_CACHABLE_NONCOHERENT  3
++#define CONF_CM_CACHABLE_CE           4
++#define CONF_CM_CACHABLE_COW          5
++#define CONF_CM_CACHABLE_CUW          6
++#define CONF_CM_CACHABLE_ACCELERATED  7
++#define CONF_CM_CMASK                 7
++#define CONF_CU                               (_ULCAST_(1) <<  3)
++#define CONF_DB                               (_ULCAST_(1) <<  4)
++#define CONF_IB                               (_ULCAST_(1) <<  5)
++#define CONF_SE                               (_ULCAST_(1) << 12)
++#ifndef CONF_BE                                   /* duplicate in mipsregs.h */
++#define CONF_BE                               (_ULCAST_(1) << 15)
++#endif
++#define CONF_SC                               (_ULCAST_(1) << 17)
++#define CONF_AC                               (_ULCAST_(1) << 23)
++#define CONF_HALT                     (_ULCAST_(1) << 25)
++#ifndef CONF_M                                    /* duplicate in mipsregs.h */
++#define CONF_M                                (_ULCAST_(1) << 31)
++#endif
 +
 +
-+/* device path */
-+#define SB_DEVPATH_BUFSZ      16      /* min buffer size in bytes */
 +
 +
-+#endif        /* _sbutils_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/sflash.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/sflash.h
---- linux-2.4.32/arch/mips/bcm947xx/include/sflash.h   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/sflash.h      2005-12-16 23:39:10.936836250 +0100
-@@ -0,0 +1,36 @@
 +/*
 +/*
-+ * Broadcom SiliconBackplane chipcommon serial flash interface
-+ *
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ *
-+ * $Id$
++ * Bits in the cp0 config register select 1.
 + */
 + */
++#define CONF1_FP              0x00000001      /* FPU present */
++#define CONF1_EP              0x00000002      /* EJTAG present */
++#define CONF1_CA              0x00000004      /* mips16 implemented */
++#define CONF1_WR              0x00000008      /* Watch registers present */
++#define CONF1_PC              0x00000010      /* Performance counters present */
++#define CONF1_DA_SHIFT                7               /* D$ associativity */
++#define CONF1_DA_MASK         0x00000380
++#define CONF1_DA_BASE         1
++#define CONF1_DL_SHIFT                10              /* D$ line size */
++#define CONF1_DL_MASK         0x00001c00
++#define CONF1_DL_BASE         2
++#define CONF1_DS_SHIFT                13              /* D$ sets/way */
++#define CONF1_DS_MASK         0x0000e000
++#define CONF1_DS_BASE         64
++#define CONF1_IA_SHIFT                16              /* I$ associativity */
++#define CONF1_IA_MASK         0x00070000
++#define CONF1_IA_BASE         1
++#define CONF1_IL_SHIFT                19              /* I$ line size */
++#define CONF1_IL_MASK         0x00380000
++#define CONF1_IL_BASE         2
++#define CONF1_IS_SHIFT                22              /* Instruction cache sets/way */
++#define CONF1_IS_MASK         0x01c00000
++#define CONF1_IS_BASE         64
++#define CONF1_MS_MASK         0x7e000000      /* Number of tlb entries */
++#define CONF1_MS_SHIFT                25
 +
 +
-+#ifndef _sflash_h_
-+#define _sflash_h_
++/* PRID register */
++#define PRID_COPT_MASK                0xff000000
++#define PRID_COMP_MASK                0x00ff0000
++#define PRID_IMP_MASK         0x0000ff00
++#define PRID_REV_MASK         0x000000ff
 +
 +
-+#include <typedefs.h>
-+#include <sbchipc.h>
++#define PRID_COMP_LEGACY      0x000000
++#define PRID_COMP_MIPS                0x010000
++#define PRID_COMP_BROADCOM    0x020000
++#define PRID_COMP_ALCHEMY     0x030000
++#define PRID_COMP_SIBYTE      0x040000
++#define PRID_IMP_BCM4710      0x4000
++#define PRID_IMP_BCM3302      0x9000
++#define PRID_IMP_BCM3303      0x9100
 +
 +
-+struct sflash {
-+      uint blocksize;         /* Block size */
-+      uint numblocks;         /* Number of blocks */
-+      uint32 type;            /* Type */
-+      uint size;              /* Total size in bytes */
-+};
++#define PRID_IMP_UNKNOWN      0xff00
 +
 +
-+/* Utility functions */
-+extern int sflash_poll(chipcregs_t *cc, uint offset);
-+extern int sflash_read(chipcregs_t *cc, uint offset, uint len, uchar *buf);
-+extern int sflash_write(chipcregs_t *cc, uint offset, uint len, const uchar *buf);
-+extern int sflash_erase(chipcregs_t *cc, uint offset);
-+extern int sflash_commit(chipcregs_t *cc, uint offset, uint len, const uchar *buf);
-+extern struct sflash * sflash_init(chipcregs_t *cc);
++#define BCM330X(id) \
++              (((id & (PRID_COMP_MASK | PRID_IMP_MASK)) == \
++               (PRID_COMP_BROADCOM | PRID_IMP_BCM3302)) || \
++              ((id & (PRID_COMP_MASK | PRID_IMP_MASK)) == \
++               (PRID_COMP_BROADCOM | PRID_IMP_BCM3303)))
 +
 +
-+#endif /* _sflash_h_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/trxhdr.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/trxhdr.h
---- linux-2.4.32/arch/mips/bcm947xx/include/trxhdr.h   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/trxhdr.h      2005-12-16 23:39:10.940836500 +0100
-@@ -0,0 +1,33 @@
-+/*
-+ * TRX image file header format.
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
-+ */ 
++/* Bits in C0_BROADCOM */
++#define BRCM_PFC_AVAIL                0x20000000      /* PFC is available */
++#define BRCM_DC_ENABLE                0x40000000      /* Enable Data $ */
++#define BRCM_IC_ENABLE                0x80000000      /* Enable Instruction $ */
++#define BRCM_PFC_ENABLE               0x00400000      /* Obsolete? Enable PFC (at least on 4310) */
++#define BRCM_CLF_ENABLE               0x00100000      /* Enable cache line first feature */
 +
 +
-+#include <typedefs.h>
++/* PreFetch Cache aka Read Ahead Cache */
 +
 +
-+#define TRX_MAGIC     0x30524448      /* "HDR0" */
-+#define TRX_VERSION   1
-+#define TRX_MAX_LEN   0x3A0000
-+#define TRX_NO_HEADER 1               /* Do not write TRX header */   
-+#define TRX_GZ_FILES  0x2     /* Contains up to TRX_MAX_OFFSET individual gzip files */
-+#define TRX_MAX_OFFSET        3
++#define PFC_CR0                       0xff400000      /* control reg 0 */
++#define PFC_CR1                       0xff400004      /* control reg 1 */
 +
 +
-+struct trx_header {
-+      uint32 magic;           /* "HDR0" */
-+      uint32 len;             /* Length of file including header */
-+      uint32 crc32;           /* 32-bit CRC from flag_version to end of file */
-+      uint32 flag_version;    /* 0:15 flags, 16:31 version */
-+      uint32 offsets[TRX_MAX_OFFSET]; /* Offsets of partitions from start of header */
-+};
++/* PFC operations */
++#define PFC_I                 0x00000001      /* Enable PFC use for instructions */
++#define PFC_D                 0x00000002      /* Enable PFC use for data */
++#define PFC_PFI                       0x00000004      /* Enable seq. prefetch for instructions */
++#define PFC_PFD                       0x00000008      /* Enable seq. prefetch for data */
++#define PFC_CINV              0x00000010      /* Enable selective (i/d) cacheop flushing */
++#define PFC_NCH                       0x00000020      /* Disable flushing based on cacheops */
++#define PFC_DPF                       0x00000040      /* Enable directional prefetching */
++#define PFC_FLUSH             0x00000100      /* Flush the PFC */
++#define PFC_BRR                       0x40000000      /* Bus error indication */
++#define PFC_PWR                       0x80000000      /* Disable power saving (clock gating) */
++
++/* Handy defaults */
++#define PFC_DISABLED          0
++#define PFC_AUTO                      0xffffffff      /* auto select the default mode */
++#define PFC_INST              (PFC_I | PFC_PFI | PFC_CINV)
++#define PFC_INST_NOPF         (PFC_I | PFC_CINV)
++#define PFC_DATA              (PFC_D | PFC_PFD | PFC_CINV)
++#define PFC_DATA_NOPF         (PFC_D | PFC_CINV)
++#define PFC_I_AND_D           (PFC_INST | PFC_DATA)
++#define PFC_I_AND_D_NOPF      (PFC_INST_NOPF | PFC_DATA_NOPF)
++
++#ifndef       _LANGUAGE_ASSEMBLY
 +
 +
-+/* Compatibility */
-+typedef struct trx_header TRXHDR, *PTRXHDR;
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/include/typedefs.h linux-2.4.32-brcm/arch/mips/bcm947xx/include/typedefs.h
---- linux-2.4.32/arch/mips/bcm947xx/include/typedefs.h 1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/include/typedefs.h    2005-12-16 23:39:10.940836500 +0100
-@@ -0,0 +1,326 @@
 +/*
 +/*
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ * $Id$
++ * Macros to access the system control coprocessor
 + */
 +
 + */
 +
-+#ifndef _TYPEDEFS_H_
-+#define _TYPEDEFS_H_
++#define MFC0(source, sel)                                     \
++({                                                            \
++      int __res;                                              \
++      __asm__ __volatile__("                                  \
++      .set\tnoreorder;                                        \
++      .set\tnoat;                                             \
++      .word\t"STR(0x40010000 | ((source) << 11) | (sel))";    \
++      move\t%0, $1;                                           \
++      .set\tat;                                               \
++      .set\treorder"                                          \
++      :"=r" (__res)                                           \
++      :                                                       \
++      :"$1");                                                 \
++      __res;                                                  \
++})
 +
 +
++#define MTC0(source, sel, value)                              \
++do {                                                          \
++      __asm__ __volatile__("                                  \
++      .set\tnoreorder;                                        \
++      .set\tnoat;                                             \
++      move\t$1, %z0;                                          \
++      .word\t"STR(0x40810000 | ((source) << 11) | (sel))";    \
++      .set\tat;                                               \
++      .set\treorder"                                          \
++      :                                                       \
++      :"jr" (value)                                           \
++      :"$1");                                                 \
++} while (0)
 +
 +
-+/* Define 'SITE_TYPEDEFS' in the compile to include a site specific
-+ * typedef file "site_typedefs.h".
-+ *
-+ * If 'SITE_TYPEDEFS' is not defined, then the "Inferred Typedefs"
-+ * section of this file makes inferences about the compile environment
-+ * based on defined symbols and possibly compiler pragmas.
-+ *
-+ * Following these two sections is the "Default Typedefs"
-+ * section. This section is only prcessed if 'USE_TYPEDEF_DEFAULTS' is
-+ * defined. This section has a default set of typedefs and a few
-+ * proprocessor symbols (TRUE, FALSE, NULL, ...).
-+ */
-+
-+#ifdef SITE_TYPEDEFS
++#define get_c0_count()                                                \
++({                                                            \
++      int __res;                                              \
++      __asm__ __volatile__("                                  \
++      .set\tnoreorder;                                        \
++      .set\tnoat;                                             \
++      mfc0\t%0, $9;                                           \
++      .set\tat;                                               \
++      .set\treorder"                                          \
++      :"=r" (__res));                                         \
++      __res;                                                  \
++})
 +
 +
-+/*******************************************************************************
-+ * Site Specific Typedefs
-+ *******************************************************************************/
++static INLINE void icache_probe(uint32 config1, uint *size, uint *lsize)
++{
++      uint lsz, sets, ways;
 +
 +
-+#include "site_typedefs.h"
++      /* Instruction Cache Size = Associativity * Line Size * Sets Per Way */
++      if ((lsz = ((config1 & CONF1_IL_MASK) >> CONF1_IL_SHIFT)))
++              lsz = CONF1_IL_BASE << lsz;
++      sets = CONF1_IS_BASE << ((config1 & CONF1_IS_MASK) >> CONF1_IS_SHIFT);
++      ways = CONF1_IA_BASE + ((config1 & CONF1_IA_MASK) >> CONF1_IA_SHIFT);
++      *size = lsz * sets * ways;
++      *lsize = lsz;
++}
 +
 +
-+#else
++static INLINE void dcache_probe(uint32 config1, uint *size, uint *lsize)
++{
++      uint lsz, sets, ways;
 +
 +
-+/*******************************************************************************
-+ * Inferred Typedefs
-+ *******************************************************************************/
++      /* Data Cache Size = Associativity * Line Size * Sets Per Way */
++      if ((lsz = ((config1 & CONF1_DL_MASK) >> CONF1_DL_SHIFT)))
++              lsz = CONF1_DL_BASE << lsz;
++      sets = CONF1_DS_BASE << ((config1 & CONF1_DS_MASK) >> CONF1_DS_SHIFT);
++      ways = CONF1_DA_BASE + ((config1 & CONF1_DA_MASK) >> CONF1_DA_SHIFT);
++      *size = lsz * sets * ways;
++      *lsize = lsz;
++}
 +
 +
-+/* Infer the compile environment based on preprocessor symbols and pramas.
-+ * Override type definitions as needed, and include configuration dependent
-+ * header files to define types.
-+ */
++#define cache_op(base, op)                    \
++      __asm__ __volatile__("                  \
++              .set noreorder;                 \
++              .set mips3;                     \
++              cache %1, (%0);                 \
++              .set mips0;                     \
++              .set reorder"                   \
++              :                               \
++              : "r" (base),                   \
++                "i" (op));
 +
 +
-+#ifdef __cplusplus
++#define cache_unroll4(base, delta, op)                \
++      __asm__ __volatile__("                  \
++              .set noreorder;                 \
++              .set mips3;                     \
++              cache %1, 0(%0);                \
++              cache %1, delta(%0);            \
++              cache %1, (2 * delta)(%0);      \
++              cache %1, (3 * delta)(%0);      \
++              .set mips0;                     \
++              .set reorder"                   \
++              :                               \
++              : "r" (base),                   \
++                "i" (op));
 +
 +
-+#define TYPEDEF_BOOL
-+#ifndef FALSE
-+#define FALSE false
-+#endif
-+#ifndef TRUE
-+#define TRUE  true
-+#endif
++#endif /* !_LANGUAGE_ASSEMBLY */
 +
 +
-+#else /* ! __cplusplus */
++#endif        /* _MISPINC_H */
+diff -urN linux.old/arch/mips/bcm947xx/include/osl.h linux.dev/arch/mips/bcm947xx/include/osl.h
+--- linux.old/arch/mips/bcm947xx/include/osl.h 1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/osl.h 2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,181 @@
++#ifndef __osl_h
++#define __osl_h
 +
 +
-+#if defined(_WIN32)
++#include <linux/delay.h>
++#include <typedefs.h>
++#include <linuxver.h>
++#include <bcmutils.h>
++#include <pcicfg.h>
 +
 +
-+#define TYPEDEF_BOOL
-+typedef       unsigned char   bool;                   /* consistent w/BOOL */
++#define ASSERT(n)
 +
 +
-+#endif /* _WIN32 */
++/* Pkttag flag should be part of public information */
++typedef struct {
++      bool pkttag;
++      uint pktalloced; /* Number of allocated packet buffers */
++      void *tx_fn;
++      void *tx_ctx;
++} osl_pubinfo_t;
++
++struct osl_info {
++      osl_pubinfo_t pub;
++      uint magic;
++      void *pdev;
++      uint malloced;
++      uint failed;
++      void *dbgmem_list;
++};
 +
 +
-+#endif        /* ! __cplusplus */
++typedef struct osl_info osl_t;
 +
 +
-+/* use the Windows ULONG_PTR type when compiling for 64 bit */
-+#if defined(_WIN64)
-+#include <basetsd.h>
-+#define TYPEDEF_UINTPTR
-+typedef ULONG_PTR     uintptr;
-+#endif
++#define PCI_CFG_RETRY                10
 +
 +
-+#ifdef _HNDRTE_
-+typedef long unsigned int size_t;
-+#endif
++/* map/unmap direction */
++#define DMA_TX  1   /* TX direction for DMA */
++#define DMA_RX  2   /* RX direction for DMA */
 +
 +
-+#ifdef _MSC_VER           /* Microsoft C */
-+#define TYPEDEF_INT64
-+#define TYPEDEF_UINT64
-+typedef signed __int64        int64;
-+typedef unsigned __int64 uint64;
-+#endif
++#define       AND_REG(osh, r, v)              W_REG(osh, (r), R_REG(osh, r) & (v))
++#define       OR_REG(osh, r, v)               W_REG(osh, (r), R_REG(osh, r) | (v))
++#define SET_REG(osh, r, mask, val)    W_REG((osh), (r), ((R_REG((osh), r) & ~(mask)) | (val)))
 +
 +
-+#if defined(MACOSX) && defined(KERNEL)
-+#define TYPEDEF_BOOL
-+#endif
++/* bcopy, bcmp, and bzero */
++#define       bcopy(src, dst, len)    memcpy((dst), (src), (len))
++#define       bcmp(b1, b2, len)       memcmp((b1), (b2), (len))
++#define       bzero(b, len)           memset((b), '\0', (len))
 +
 +
++/* uncached virtual address */
++#ifdef mips
++#define OSL_UNCACHED(va)      KSEG1ADDR((va))
++#include <asm/addrspace.h>
++#else
++#define OSL_UNCACHED(va)      (va)
++#endif /* mips */
 +
 +
-+#if defined(linux)
-+#define TYPEDEF_UINT
-+#define TYPEDEF_USHORT
-+#define TYPEDEF_ULONG
-+#endif
 +
 +
-+#if !defined(linux) && !defined(_WIN32) && !defined(PMON) && !defined(_CFE_) && !defined(_HNDRTE_) && !defined(_MINOSL_)
-+#define TYPEDEF_UINT
-+#define TYPEDEF_USHORT
-+#endif
++#ifndef IL_BIGENDIAN
++#define R_REG(osh, r) (\
++      sizeof(*(r)) == sizeof(uint8) ? readb((volatile uint8*)(r)) : \
++      sizeof(*(r)) == sizeof(uint16) ? readw((volatile uint16*)(r)) : \
++      readl((volatile uint32*)(r)) \
++)
++#define W_REG(osh, r, v) do { \
++      switch (sizeof(*(r))) { \
++      case sizeof(uint8):     writeb((uint8)(v), (volatile uint8*)(r)); break; \
++      case sizeof(uint16):    writew((uint16)(v), (volatile uint16*)(r)); break; \
++      case sizeof(uint32):    writel((uint32)(v), (volatile uint32*)(r)); break; \
++      } \
++} while (0)
++#else /* IL_BIGENDIAN */
++#define R_REG(osh, r) ({ \
++      __typeof(*(r)) __osl_v; \
++      switch (sizeof(*(r))) { \
++      case sizeof(uint8):     __osl_v = readb((volatile uint8*)((uint32)r^3)); break; \
++      case sizeof(uint16):    __osl_v = readw((volatile uint16*)((uint32)r^2)); break; \
++      case sizeof(uint32):    __osl_v = readl((volatile uint32*)(r)); break; \
++      } \
++      __osl_v; \
++})
++#define W_REG(osh, r, v) do { \
++      switch (sizeof(*(r))) { \
++      case sizeof(uint8):     writeb((uint8)(v), (volatile uint8*)((uint32)r^3)); break; \
++      case sizeof(uint16):    writew((uint16)(v), (volatile uint16*)((uint32)r^2)); break; \
++      case sizeof(uint32):    writel((uint32)(v), (volatile uint32*)(r)); break; \
++      } \
++} while (0)
++#endif /* IL_BIGENDIAN */
 +
 +
++/* dereference an address that may cause a bus exception */
++#define       BUSPROBE(val, addr)     get_dbe((val), (addr))
++#include <asm/paccess.h>
 +
 +
-+/* Do not support the (u)int64 types with strict ansi for GNU C */
-+#if defined(__GNUC__) && defined(__STRICT_ANSI__)
-+#define TYPEDEF_INT64
-+#define TYPEDEF_UINT64
-+#endif
++/* map/unmap physical to virtual I/O */
++#define       REG_MAP(pa, size)       ioremap_nocache((unsigned long)(pa), (unsigned long)(size))
++#define       REG_UNMAP(va)           iounmap((void *)(va))
 +
 +
-+/* ICL accepts unsigned 64 bit type only, and complains in ANSI mode
-+ * for singned or unsigned */
-+#if defined(__ICL)
++/* shared (dma-able) memory access macros */
++#define       R_SM(r)                 *(r)
++#define       W_SM(r, v)              (*(r) = (v))
++#define       BZERO_SM(r, len)        memset((r), '\0', (len))
 +
 +
-+#define TYPEDEF_INT64
++#define       MALLOC(osh, size)       kmalloc((size), GFP_ATOMIC)
++#define       MFREE(osh, addr, size)  kfree((addr))
++#define MALLOCED(osh) (0)     
 +
 +
-+#if defined(__STDC__)
-+#define TYPEDEF_UINT64
-+#endif
++#define       osl_delay               OSL_DELAY
++static inline void OSL_DELAY(uint usec)
++{
++      uint d;
 +
 +
-+#endif /* __ICL */
++      while (usec > 0) {
++              d = MIN(usec, 1000);
++              udelay(d);
++              usec -= d;
++      }
++}
 +
 +
++static inline void
++bcm_mdelay(uint ms)
++{
++      uint i;
 +
 +
-+#if !defined(_WIN32) && !defined(PMON) && !defined(_CFE_) && !defined(_HNDRTE_) && !defined(_MINOSL_)
++      for (i = 0; i < ms; i++) {
++              OSL_DELAY(1000);
++      }
++}
 +
 +
-+/* pick up ushort & uint from standard types.h */
-+#if defined(linux) && defined(__KERNEL__)
 +
 +
-+#include <linux/types.h>      /* sys/types.h and linux/types.h are oil and water */
++#define       OSL_PCMCIA_READ_ATTR(osh, offset, buf, size)
++#define       OSL_PCMCIA_WRITE_ATTR(osh, offset, buf, size)
 +
 +
-+#else
++#define       OSL_PCI_READ_CONFIG(osh, offset, size) \
++      osl_pci_read_config((osh), (offset), (size))
 +
 +
-+#include <sys/types.h>        
++static inline uint32
++osl_pci_read_config(osl_t *osh, uint offset, uint size)
++{
++      uint val;
++      uint retry = PCI_CFG_RETRY;      
 +
 +
-+#endif
++      do {
++              pci_read_config_dword(osh->pdev, offset, &val);
++              if (val != 0xffffffff)
++                      break;
++      } while (retry--);
 +
 +
-+#endif /* !_WIN32 && !PMON && !_CFE_ && !_HNDRTE_  && !_MINOSL_ */
++      return (val);
++}
 +
 +
-+#if defined(MACOSX) && defined(KERNEL)
-+#include <IOKit/IOTypes.h>
-+#endif
++#define       OSL_PCI_WRITE_CONFIG(osh, offset, size, val) \
++      osl_pci_write_config((osh), (offset), (size), (val))
++static inline void
++osl_pci_write_config(osl_t *osh, uint offset, uint size, uint val)
++{
++      uint retry = PCI_CFG_RETRY;      
 +
 +
++      do {
++              pci_write_config_dword(osh->pdev, offset, val);
++              if (offset != PCI_BAR0_WIN)
++                      break;
++              if (osl_pci_read_config(osh, offset, size) == val)
++                      break;
++      } while (retry--);
++}
 +
 +
-+/* use the default typedefs in the next section of this file */
-+#define USE_TYPEDEF_DEFAULTS
 +
 +
-+#endif /* SITE_TYPEDEFS */
++/* return bus # for the pci device pointed by osh->pdev */
++#define OSL_PCI_BUS(osh)      osl_pci_bus(osh)
++static inline uint
++osl_pci_bus(osl_t *osh)
++{
++      return ((struct pci_dev *)osh->pdev)->bus->number;
++}
 +
 +
++/* return slot # for the pci device pointed by osh->pdev */
++#define OSL_PCI_SLOT(osh)     osl_pci_slot(osh)
++static inline uint
++osl_pci_slot(osl_t *osh)
++{
++      return PCI_SLOT(((struct pci_dev *)osh->pdev)->devfn);
++}
 +
 +
-+/*******************************************************************************
-+ * Default Typedefs
-+ *******************************************************************************/
++#endif
+diff -urN linux.old/arch/mips/bcm947xx/include/pcicfg.h linux.dev/arch/mips/bcm947xx/include/pcicfg.h
+--- linux.old/arch/mips/bcm947xx/include/pcicfg.h      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/pcicfg.h      2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,495 @@
++/*
++ * pcicfg.h: PCI configuration constants and structures.
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: pcicfg.h,v 1.1.1.11 2006/04/08 06:13:40 honor Exp $
++ */
 +
 +
-+#ifdef USE_TYPEDEF_DEFAULTS
-+#undef USE_TYPEDEF_DEFAULTS
++#ifndef       _h_pcicfg_
++#define       _h_pcicfg_
 +
 +
-+#ifndef TYPEDEF_BOOL
-+typedef       /*@abstract@*/ unsigned char    bool;
++/* The following inside ifndef's so we don't collide with NTDDK.H */
++#ifndef PCI_MAX_BUS
++#define PCI_MAX_BUS           0x100
 +#endif
 +#endif
-+
-+/*----------------------- define uchar, ushort, uint, ulong ------------------*/
-+
-+#ifndef TYPEDEF_UCHAR
-+typedef unsigned char uchar;
++#ifndef PCI_MAX_DEVICES
++#define PCI_MAX_DEVICES               0x20
 +#endif
 +#endif
-+
-+#ifndef TYPEDEF_USHORT
-+typedef unsigned short        ushort;
++#ifndef PCI_MAX_FUNCTION
++#define PCI_MAX_FUNCTION      0x8
 +#endif
 +
 +#endif
 +
-+#ifndef TYPEDEF_UINT
-+typedef unsigned int  uint;
++#ifndef PCI_INVALID_VENDORID
++#define PCI_INVALID_VENDORID  0xffff
 +#endif
 +#endif
-+
-+#ifndef TYPEDEF_ULONG
-+typedef unsigned long ulong;
++#ifndef PCI_INVALID_DEVICEID
++#define PCI_INVALID_DEVICEID  0xffff
 +#endif
 +
 +#endif
 +
-+/*----------------------- define [u]int8/16/32/64, uintptr --------------------*/
 +
 +
-+#ifndef TYPEDEF_UINT8
-+typedef unsigned char uint8;
-+#endif
-+
-+#ifndef TYPEDEF_UINT16
-+typedef unsigned short        uint16;
-+#endif
++/* Convert between bus-slot-function-register and config addresses */
 +
 +
-+#ifndef TYPEDEF_UINT32
-+typedef unsigned int  uint32;
-+#endif
++#define       PCICFG_BUS_SHIFT        16      /* Bus shift */
++#define       PCICFG_SLOT_SHIFT       11      /* Slot shift */
++#define       PCICFG_FUN_SHIFT        8       /* Function shift */
++#define       PCICFG_OFF_SHIFT        0       /* Register shift */
 +
 +
-+#ifndef TYPEDEF_UINT64
-+typedef unsigned long long uint64;
-+#endif
++#define       PCICFG_BUS_MASK         0xff    /* Bus mask */
++#define       PCICFG_SLOT_MASK        0x1f    /* Slot mask */
++#define       PCICFG_FUN_MASK         7       /* Function mask */
++#define       PCICFG_OFF_MASK         0xff    /* Bus mask */
 +
 +
-+#ifndef TYPEDEF_UINTPTR
-+typedef unsigned int  uintptr;
-+#endif
++#define       PCI_CONFIG_ADDR(b, s, f, o)                                     \
++              ((((b) & PCICFG_BUS_MASK) << PCICFG_BUS_SHIFT)          \
++               | (((s) & PCICFG_SLOT_MASK) << PCICFG_SLOT_SHIFT)      \
++               | (((f) & PCICFG_FUN_MASK) << PCICFG_FUN_SHIFT)        \
++               | (((o) & PCICFG_OFF_MASK) << PCICFG_OFF_SHIFT))
 +
 +
-+#ifndef TYPEDEF_INT8
-+typedef signed char   int8;
-+#endif
++#define       PCI_CONFIG_BUS(a)       (((a) >> PCICFG_BUS_SHIFT) & PCICFG_BUS_MASK)
++#define       PCI_CONFIG_SLOT(a)      (((a) >> PCICFG_SLOT_SHIFT) & PCICFG_SLOT_MASK)
++#define       PCI_CONFIG_FUN(a)       (((a) >> PCICFG_FUN_SHIFT) & PCICFG_FUN_MASK)
++#define       PCI_CONFIG_OFF(a)       (((a) >> PCICFG_OFF_SHIFT) & PCICFG_OFF_MASK)
 +
 +
-+#ifndef TYPEDEF_INT16
-+typedef signed short  int16;
-+#endif
++/* PCIE Config space accessing MACROS */
 +
 +
-+#ifndef TYPEDEF_INT32
-+typedef signed int    int32;
-+#endif
++#define       PCIECFG_BUS_SHIFT       24      /* Bus shift */
++#define       PCIECFG_SLOT_SHIFT      19      /* Slot/Device shift */
++#define       PCIECFG_FUN_SHIFT       16      /* Function shift */
++#define       PCIECFG_OFF_SHIFT       0       /* Register shift */
 +
 +
-+#ifndef TYPEDEF_INT64
-+typedef signed long long int64;
-+#endif
++#define       PCIECFG_BUS_MASK        0xff    /* Bus mask */
++#define       PCIECFG_SLOT_MASK       0x1f    /* Slot/Device mask */
++#define       PCIECFG_FUN_MASK        7       /* Function mask */
++#define       PCIECFG_OFF_MASK        0x3ff   /* Register mask */
 +
 +
-+/*----------------------- define float32/64, float_t -----------------------*/
++#define       PCIE_CONFIG_ADDR(b, s, f, o)                                    \
++              ((((b) & PCIECFG_BUS_MASK) << PCIECFG_BUS_SHIFT)                \
++               | (((s) & PCIECFG_SLOT_MASK) << PCIECFG_SLOT_SHIFT)    \
++               | (((f) & PCIECFG_FUN_MASK) << PCIECFG_FUN_SHIFT)      \
++               | (((o) & PCIECFG_OFF_MASK) << PCIECFG_OFF_SHIFT))
 +
 +
-+#ifndef TYPEDEF_FLOAT32
-+typedef float         float32;
-+#endif
++#define       PCIE_CONFIG_BUS(a)      (((a) >> PCIECFG_BUS_SHIFT) & PCIECFG_BUS_MASK)
++#define       PCIE_CONFIG_SLOT(a)     (((a) >> PCIECFG_SLOT_SHIFT) & PCIECFG_SLOT_MASK)
++#define       PCIE_CONFIG_FUN(a)      (((a) >> PCIECFG_FUN_SHIFT) & PCIECFG_FUN_MASK)
++#define       PCIE_CONFIG_OFF(a)      (((a) >> PCIECFG_OFF_SHIFT) & PCIECFG_OFF_MASK)
 +
 +
-+#ifndef TYPEDEF_FLOAT64
-+typedef double                float64;
-+#endif
++/* The actual config space */
 +
 +
-+/*
-+ * abstracted floating point type allows for compile time selection of
-+ * single or double precision arithmetic.  Compiling with -DFLOAT32
-+ * selects single precision; the default is double precision.
-+ */
++#define       PCI_BAR_MAX             6
 +
 +
-+#ifndef TYPEDEF_FLOAT_T
++#define       PCI_ROM_BAR             8
 +
 +
-+#if defined(FLOAT32)
-+typedef float32 float_t;
-+#else /* default to double precision floating point */
-+typedef float64 float_t;
-+#endif
++#define       PCR_RSVDA_MAX           2
 +
 +
-+#endif /* TYPEDEF_FLOAT_T */
++/* Bits in PCI bars' flags */
 +
 +
-+/*----------------------- define macro values -----------------------------*/
++#define       PCIBAR_FLAGS            0xf
++#define       PCIBAR_IO               0x1
++#define       PCIBAR_MEM1M            0x2
++#define       PCIBAR_MEM64            0x4
++#define       PCIBAR_PREFETCH         0x8
++#define       PCIBAR_MEM32_MASK       0xFFFFFF80
 +
 +
-+#ifndef FALSE
-+#define FALSE 0
-+#endif
++/* pci config status reg has a bit to indicate that capability ptr is present */
 +
 +
-+#ifndef TRUE
-+#define TRUE  1
-+#endif
++#define PCI_CAPPTR_PRESENT    0x0010
 +
 +
-+#ifndef NULL
-+#define       NULL    0
-+#endif
++typedef struct _pci_config_regs {
++      unsigned short  vendor;
++      unsigned short  device;
++      unsigned short  command;
++      unsigned short  status;
++      unsigned char   rev_id;
++      unsigned char   prog_if;
++      unsigned char   sub_class;
++      unsigned char   base_class;
++      unsigned char   cache_line_size;
++      unsigned char   latency_timer;
++      unsigned char   header_type;
++      unsigned char   bist;
++      unsigned long   base[PCI_BAR_MAX];
++      unsigned long   cardbus_cis;
++      unsigned short  subsys_vendor;
++      unsigned short  subsys_id;
++      unsigned long   baserom;
++      unsigned long   rsvd_a[PCR_RSVDA_MAX];
++      unsigned char   int_line;
++      unsigned char   int_pin;
++      unsigned char   min_gnt;
++      unsigned char   max_lat;
++      unsigned char   dev_dep[192];
++} pci_config_regs;
 +
 +
-+#ifndef OFF
-+#define       OFF     0
-+#endif
++#define       SZPCR           (sizeof (pci_config_regs))
++#define       MINSZPCR        64              /* offsetof (dev_dep[0] */
 +
 +
-+#ifndef ON
-+#define       ON      1
-+#endif
++/* A structure for the config registers is nice, but in most
++ * systems the config space is not memory mapped, so we need
++ * filed offsetts. :-(
++ */
++#define       PCI_CFG_VID             0
++#define       PCI_CFG_DID             2
++#define       PCI_CFG_CMD             4
++#define       PCI_CFG_STAT            6
++#define       PCI_CFG_REV             8
++#define       PCI_CFG_PROGIF          9
++#define       PCI_CFG_SUBCL           0xa
++#define       PCI_CFG_BASECL          0xb
++#define       PCI_CFG_CLSZ            0xc
++#define       PCI_CFG_LATTIM          0xd
++#define       PCI_CFG_HDR             0xe
++#define       PCI_CFG_BIST            0xf
++#define       PCI_CFG_BAR0            0x10
++#define       PCI_CFG_BAR1            0x14
++#define       PCI_CFG_BAR2            0x18
++#define       PCI_CFG_BAR3            0x1c
++#define       PCI_CFG_BAR4            0x20
++#define       PCI_CFG_BAR5            0x24
++#define       PCI_CFG_CIS             0x28
++#define       PCI_CFG_SVID            0x2c
++#define       PCI_CFG_SSID            0x2e
++#define       PCI_CFG_ROMBAR          0x30
++#define PCI_CFG_CAPPTR                0x34
++#define       PCI_CFG_INT             0x3c
++#define       PCI_CFG_PIN             0x3d
++#define       PCI_CFG_MINGNT          0x3e
++#define       PCI_CFG_MAXLAT          0x3f
 +
 +
-+#define       AUTO    (-1)
++#ifdef __NetBSD__
++#undef        PCI_CLASS_DISPLAY
++#undef        PCI_CLASS_MEMORY
++#undef        PCI_CLASS_BRIDGE
++#undef        PCI_CLASS_INPUT
++#undef        PCI_CLASS_DOCK
++#endif        /* __NetBSD__ */
 +
 +
-+/* Reclaiming text and data :
-+   The following macros specify special linker sections that can be reclaimed
-+   after a system is considered 'up'.
-+ */ 
-+#if defined(__GNUC__) && defined(BCMRECLAIM)
-+extern bool   bcmreclaimed;
-+#define BCMINITDATA(_data)    __attribute__ ((__section__ (".dataini." #_data))) _data##_ini          
-+#define BCMINITFN(_fn)                __attribute__ ((__section__ (".textini." #_fn))) _fn##_ini
-+#define BCMINIT(_id)          _id##_ini
-+#else 
-+#define BCMINITDATA(_data)    _data           
-+#define BCMINITFN(_fn)                _fn
-+#define BCMINIT(_id)          _id
-+#define bcmreclaimed          0
-+#endif
++/* Classes and subclasses */
 +
 +
-+/*----------------------- define PTRSZ, INLINE ----------------------------*/
++typedef enum {
++      PCI_CLASS_OLD = 0,
++      PCI_CLASS_DASDI,
++      PCI_CLASS_NET,
++      PCI_CLASS_DISPLAY,
++      PCI_CLASS_MMEDIA,
++      PCI_CLASS_MEMORY,
++      PCI_CLASS_BRIDGE,
++      PCI_CLASS_COMM,
++      PCI_CLASS_BASE,
++      PCI_CLASS_INPUT,
++      PCI_CLASS_DOCK,
++      PCI_CLASS_CPU,
++      PCI_CLASS_SERIAL,
++      PCI_CLASS_INTELLIGENT = 0xe,
++      PCI_CLASS_SATELLITE,
++      PCI_CLASS_CRYPT,
++      PCI_CLASS_DSP,
++      PCI_CLASS_XOR = 0xfe
++} pci_classes;
 +
 +
-+#ifndef PTRSZ
-+#define       PTRSZ   sizeof (char*)
-+#endif
++typedef enum {
++      PCI_DASDI_SCSI,
++      PCI_DASDI_IDE,
++      PCI_DASDI_FLOPPY,
++      PCI_DASDI_IPI,
++      PCI_DASDI_RAID,
++      PCI_DASDI_OTHER = 0x80
++} pci_dasdi_subclasses;
 +
 +
-+#ifndef INLINE
++typedef enum {
++      PCI_NET_ETHER,
++      PCI_NET_TOKEN,
++      PCI_NET_FDDI,
++      PCI_NET_ATM,
++      PCI_NET_OTHER = 0x80
++} pci_net_subclasses;
 +
 +
-+#ifdef _MSC_VER
++typedef enum {
++      PCI_DISPLAY_VGA,
++      PCI_DISPLAY_XGA,
++      PCI_DISPLAY_3D,
++      PCI_DISPLAY_OTHER = 0x80
++} pci_display_subclasses;
 +
 +
-+#define INLINE __inline
++typedef enum {
++      PCI_MMEDIA_VIDEO,
++      PCI_MMEDIA_AUDIO,
++      PCI_MMEDIA_PHONE,
++      PCI_MEDIA_OTHER = 0x80
++} pci_mmedia_subclasses;
 +
 +
-+#elif __GNUC__
++typedef enum {
++      PCI_MEMORY_RAM,
++      PCI_MEMORY_FLASH,
++      PCI_MEMORY_OTHER = 0x80
++} pci_memory_subclasses;
 +
 +
-+#define INLINE __inline__
++typedef enum {
++      PCI_BRIDGE_HOST,
++      PCI_BRIDGE_ISA,
++      PCI_BRIDGE_EISA,
++      PCI_BRIDGE_MC,
++      PCI_BRIDGE_PCI,
++      PCI_BRIDGE_PCMCIA,
++      PCI_BRIDGE_NUBUS,
++      PCI_BRIDGE_CARDBUS,
++      PCI_BRIDGE_RACEWAY,
++      PCI_BRIDGE_OTHER = 0x80
++} pci_bridge_subclasses;
 +
 +
-+#else
++typedef enum {
++      PCI_COMM_UART,
++      PCI_COMM_PARALLEL,
++      PCI_COMM_MULTIUART,
++      PCI_COMM_MODEM,
++      PCI_COMM_OTHER = 0x80
++} pci_comm_subclasses;
 +
 +
-+#define INLINE
++typedef enum {
++      PCI_BASE_PIC,
++      PCI_BASE_DMA,
++      PCI_BASE_TIMER,
++      PCI_BASE_RTC,
++      PCI_BASE_PCI_HOTPLUG,
++      PCI_BASE_OTHER = 0x80
++} pci_base_subclasses;
 +
 +
-+#endif /* _MSC_VER */
++typedef enum {
++      PCI_INPUT_KBD,
++      PCI_INPUT_PEN,
++      PCI_INPUT_MOUSE,
++      PCI_INPUT_SCANNER,
++      PCI_INPUT_GAMEPORT,
++      PCI_INPUT_OTHER = 0x80
++} pci_input_subclasses;
 +
 +
-+#endif /* INLINE */
++typedef enum {
++      PCI_DOCK_GENERIC,
++      PCI_DOCK_OTHER = 0x80
++} pci_dock_subclasses;
 +
 +
-+#undef TYPEDEF_BOOL
-+#undef TYPEDEF_UCHAR
-+#undef TYPEDEF_USHORT
-+#undef TYPEDEF_UINT
-+#undef TYPEDEF_ULONG
-+#undef TYPEDEF_UINT8
-+#undef TYPEDEF_UINT16
-+#undef TYPEDEF_UINT32
-+#undef TYPEDEF_UINT64
-+#undef TYPEDEF_UINTPTR
-+#undef TYPEDEF_INT8
-+#undef TYPEDEF_INT16
-+#undef TYPEDEF_INT32
-+#undef TYPEDEF_INT64
-+#undef TYPEDEF_FLOAT32
-+#undef TYPEDEF_FLOAT64
-+#undef TYPEDEF_FLOAT_T
++typedef enum {
++      PCI_CPU_386,
++      PCI_CPU_486,
++      PCI_CPU_PENTIUM,
++      PCI_CPU_ALPHA = 0x10,
++      PCI_CPU_POWERPC = 0x20,
++      PCI_CPU_MIPS = 0x30,
++      PCI_CPU_COPROC = 0x40,
++      PCI_CPU_OTHER = 0x80
++} pci_cpu_subclasses;
 +
 +
-+#endif /* USE_TYPEDEF_DEFAULTS */
++typedef enum {
++      PCI_SERIAL_IEEE1394,
++      PCI_SERIAL_ACCESS,
++      PCI_SERIAL_SSA,
++      PCI_SERIAL_USB,
++      PCI_SERIAL_FIBER,
++      PCI_SERIAL_SMBUS,
++      PCI_SERIAL_OTHER = 0x80
++} pci_serial_subclasses;
 +
 +
-+#endif /* _TYPEDEFS_H_ */
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/Makefile linux-2.4.32-brcm/arch/mips/bcm947xx/Makefile
---- linux-2.4.32/arch/mips/bcm947xx/Makefile   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/Makefile      2005-12-19 01:56:51.733868750 +0100
-@@ -0,0 +1,15 @@
-+#
-+# Makefile for the BCM947xx specific kernel interface routines
-+# under Linux.
-+#
++typedef enum {
++      PCI_INTELLIGENT_I2O
++} pci_intelligent_subclasses;
 +
 +
-+EXTRA_CFLAGS+=-I$(TOPDIR)/arch/mips/bcm947xx/include -DBCMDRIVER
++typedef enum {
++      PCI_SATELLITE_TV,
++      PCI_SATELLITE_AUDIO,
++      PCI_SATELLITE_VOICE,
++      PCI_SATELLITE_DATA,
++      PCI_SATELLITE_OTHER = 0x80
++} pci_satellite_subclasses;
 +
 +
-+O_TARGET        := bcm947xx.o
++typedef enum {
++      PCI_CRYPT_NETWORK,
++      PCI_CRYPT_ENTERTAINMENT,
++      PCI_CRYPT_OTHER = 0x80
++} pci_crypt_subclasses;
 +
 +
-+export-objs     := nvram_linux.o setup.o
-+obj-y         := prom.o setup.o time.o sbmips.o gpio.o
-+obj-y         += nvram.o nvram_linux.o sflash.o cfe_env.o
-+obj-$(CONFIG_PCI) += sbpci.o pcibios.o
++typedef enum {
++      PCI_DSP_DPIO,
++      PCI_DSP_OTHER = 0x80
++} pci_dsp_subclasses;
 +
 +
-+include $(TOPDIR)/Rules.make
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/nvram.c linux-2.4.32-brcm/arch/mips/bcm947xx/nvram.c
---- linux-2.4.32/arch/mips/bcm947xx/nvram.c    1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/nvram.c       2005-12-19 01:05:00.079582750 +0100
-@@ -0,0 +1,320 @@
-+/*
-+ * NVRAM variable manipulation (common)
-+ *
-+ * Copyright 2004, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ */
++typedef enum {
++      PCI_XOR_QDMA,
++      PCI_XOR_OTHER = 0x80
++} pci_xor_subclasses;
 +
 +
-+#include <typedefs.h>
-+#include <osl.h>
-+#include <bcmendian.h>
-+#include <bcmnvram.h>
-+#include <bcmutils.h>
-+#include <sbsdram.h>
-+
-+extern struct nvram_tuple * BCMINIT(_nvram_realloc)(struct nvram_tuple *t, const char *name, const char *value);
-+extern void BCMINIT(_nvram_free)(struct nvram_tuple *t);
-+extern int BCMINIT(_nvram_read)(void *buf);
++/* Header types */
++typedef enum {
++      PCI_HEADER_NORMAL,
++      PCI_HEADER_BRIDGE,
++      PCI_HEADER_CARDBUS
++} pci_header_types;
 +
 +
-+char * BCMINIT(_nvram_get)(const char *name);
-+int BCMINIT(_nvram_set)(const char *name, const char *value);
-+int BCMINIT(_nvram_unset)(const char *name);
-+int BCMINIT(_nvram_getall)(char *buf, int count);
-+int BCMINIT(_nvram_commit)(struct nvram_header *header);
-+int BCMINIT(_nvram_init)(void);
-+void BCMINIT(_nvram_exit)(void);
 +
 +
-+static struct nvram_tuple * BCMINITDATA(nvram_hash)[257];
-+static struct nvram_tuple * nvram_dead;
++/* Overlay for a PCI-to-PCI bridge */
 +
 +
-+/* Free all tuples. Should be locked. */
-+static void  
-+BCMINITFN(nvram_free)(void)
-+{
-+      uint i;
-+      struct nvram_tuple *t, *next;
++#define       PPB_RSVDA_MAX           2
++#define       PPB_RSVDD_MAX           8
 +
 +
-+      /* Free hash table */
-+      for (i = 0; i < ARRAYSIZE(BCMINIT(nvram_hash)); i++) {
-+              for (t = BCMINIT(nvram_hash)[i]; t; t = next) {
-+                      next = t->next;
-+                      BCMINIT(_nvram_free)(t);
-+              }
-+              BCMINIT(nvram_hash)[i] = NULL;
-+      }
++typedef struct _ppb_config_regs {
++      unsigned short  vendor;
++      unsigned short  device;
++      unsigned short  command;
++      unsigned short  status;
++      unsigned char   rev_id;
++      unsigned char   prog_if;
++      unsigned char   sub_class;
++      unsigned char   base_class;
++      unsigned char   cache_line_size;
++      unsigned char   latency_timer;
++      unsigned char   header_type;
++      unsigned char   bist;
++      unsigned long   rsvd_a[PPB_RSVDA_MAX];
++      unsigned char   prim_bus;
++      unsigned char   sec_bus;
++      unsigned char   sub_bus;
++      unsigned char   sec_lat;
++      unsigned char   io_base;
++      unsigned char   io_lim;
++      unsigned short  sec_status;
++      unsigned short  mem_base;
++      unsigned short  mem_lim;
++      unsigned short  pf_mem_base;
++      unsigned short  pf_mem_lim;
++      unsigned long   pf_mem_base_hi;
++      unsigned long   pf_mem_lim_hi;
++      unsigned short  io_base_hi;
++      unsigned short  io_lim_hi;
++      unsigned short  subsys_vendor;
++      unsigned short  subsys_id;
++      unsigned long   rsvd_b;
++      unsigned char   rsvd_c;
++      unsigned char   int_pin;
++      unsigned short  bridge_ctrl;
++      unsigned char   chip_ctrl;
++      unsigned char   diag_ctrl;
++      unsigned short  arb_ctrl;
++      unsigned long   rsvd_d[PPB_RSVDD_MAX];
++      unsigned char   dev_dep[192];
++} ppb_config_regs;
 +
 +
-+      /* Free dead table */
-+      for (t = nvram_dead; t; t = next) {
-+              next = t->next;
-+              BCMINIT(_nvram_free)(t);
-+      }
-+      nvram_dead = NULL;
 +
 +
-+      /* Indicate to per-port code that all tuples have been freed */
-+      BCMINIT(_nvram_free)(NULL);
-+}
++/* PCI CAPABILITY DEFINES */
++#define PCI_CAP_POWERMGMTCAP_ID               0x01
++#define PCI_CAP_MSICAP_ID             0x05
++#define PCI_CAP_PCIECAP_ID            0x10
 +
 +
-+/* String hash */
-+static INLINE uint
-+hash(const char *s)
-+{
-+      uint hash = 0;
++/* Data structure to define the Message Signalled Interrupt facility 
++ * Valid for PCI and PCIE configurations
++ */
++typedef struct _pciconfig_cap_msi {
++      unsigned char capID;
++      unsigned char nextptr;
++      unsigned short msgctrl;
++      unsigned int msgaddr;
++} pciconfig_cap_msi;
 +
 +
-+      while (*s)
-+              hash = 31 * hash + *s++;
++/* Data structure to define the Power managment facility
++ * Valid for PCI and PCIE configurations
++ */
++typedef struct _pciconfig_cap_pwrmgmt {
++      unsigned char capID;
++      unsigned char nextptr;
++      unsigned short pme_cap;
++      unsigned short pme_sts_ctrl;
++      unsigned char pme_bridge_ext;
++      unsigned char data;
++} pciconfig_cap_pwrmgmt;
 +
 +
-+      return hash;
-+}
++/* Data structure to define the PCIE capability */
++typedef struct _pciconfig_cap_pcie {
++      unsigned char capID;
++      unsigned char nextptr;
++      unsigned short pcie_cap;
++      unsigned int dev_cap;
++      unsigned short dev_ctrl;
++      unsigned short dev_status;
++      unsigned int link_cap;
++      unsigned short link_ctrl;
++      unsigned short link_status;
++} pciconfig_cap_pcie;
 +
 +
-+/* (Re)initialize the hash table. Should be locked. */
-+static int 
-+BCMINITFN(nvram_rehash)(struct nvram_header *header)
-+{
-+      char buf[] = "0xXXXXXXXX", *name, *value, *end, *eq;
++/* PCIE Enhanced CAPABILITY DEFINES */
++#define PCIE_EXTCFG_OFFSET    0x100
++#define PCIE_ADVERRREP_CAPID  0x0001
++#define PCIE_VC_CAPID         0x0002
++#define PCIE_DEVSNUM_CAPID    0x0003
++#define PCIE_PWRBUDGET_CAPID  0x0004
 +
 +
-+      /* (Re)initialize hash table */
-+      BCMINIT(nvram_free)();
++/* Header to define the PCIE specific capabilities in the extended config space */
++typedef struct _pcie_enhanced_caphdr {
++      unsigned short capID;
++      unsigned short cap_ver : 4;
++      unsigned short next_ptr : 12;
++} pcie_enhanced_caphdr;
 +
 +
-+      /* Parse and set "name=value\0 ... \0\0" */
-+      name = (char *) &header[1];
-+      end = (char *) header + NVRAM_SPACE - 2;
-+      end[0] = end[1] = '\0';
-+      for (; *name; name = value + strlen(value) + 1) {
-+              if (!(eq = strchr(name, '=')))
-+                      break;
-+              *eq = '\0';
-+              value = eq + 1;
-+              BCMINIT(_nvram_set)(name, value);
-+              *eq = '=';
-+      }
 +
 +
-+      /* Set special SDRAM parameters */
-+      if (!BCMINIT(_nvram_get)("sdram_init")) {
-+              sprintf(buf, "0x%04X", (uint16)(header->crc_ver_init >> 16));
-+              BCMINIT(_nvram_set)("sdram_init", buf);
-+      }
-+      if (!BCMINIT(_nvram_get)("sdram_config")) {
-+              sprintf(buf, "0x%04X", (uint16)(header->config_refresh & 0xffff));
-+              BCMINIT(_nvram_set)("sdram_config", buf);
-+      }
-+      if (!BCMINIT(_nvram_get)("sdram_refresh")) {
-+              sprintf(buf, "0x%04X", (uint16)((header->config_refresh >> 16) & 0xffff));
-+              BCMINIT(_nvram_set)("sdram_refresh", buf);
-+      }
-+      if (!BCMINIT(_nvram_get)("sdram_ncdl")) {
-+              sprintf(buf, "0x%08X", header->config_ncdl);
-+              BCMINIT(_nvram_set)("sdram_ncdl", buf);
-+      }
++/* Everything below is BRCM HND proprietary */
 +
 +
-+      return 0;
-+}
 +
 +
-+/* Get the value of an NVRAM variable. Should be locked. */
-+char * 
-+BCMINITFN(_nvram_get)(const char *name)
-+{
-+      uint i;
-+      struct nvram_tuple *t;
-+      char *value;
++/* Brcm PCI configuration registers */
++#define cap_list      rsvd_a[0]
++#define bar0_window   dev_dep[0x80 - 0x40]
++#define bar1_window   dev_dep[0x84 - 0x40]
++#define sprom_control dev_dep[0x88 - 0x40]
 +
 +
-+      if (!name)
-+              return NULL;
++#define       PCI_BAR0_WIN            0x80    /* backplane addres space accessed by BAR0 */
++#define       PCI_BAR1_WIN            0x84    /* backplane addres space accessed by BAR1 */
++#define       PCI_SPROM_CONTROL       0x88    /* sprom property control */
++#define       PCI_BAR1_CONTROL        0x8c    /* BAR1 region burst control */
++#define       PCI_INT_STATUS          0x90    /* PCI and other cores interrupts */
++#define       PCI_INT_MASK            0x94    /* mask of PCI and other cores interrupts */
++#define PCI_TO_SB_MB          0x98    /* signal backplane interrupts */
++#define PCI_BACKPLANE_ADDR    0xA0    /* address an arbitrary location on the system backplane */
++#define PCI_BACKPLANE_DATA    0xA4    /* data at the location specified by above address */
++#define       PCI_GPIO_IN             0xb0    /* pci config space gpio input (>=rev3) */
++#define       PCI_GPIO_OUT            0xb4    /* pci config space gpio output (>=rev3) */
++#define       PCI_GPIO_OUTEN          0xb8    /* pci config space gpio output enable (>=rev3) */
 +
 +
-+      /* Hash the name */
-+      i = hash(name) % ARRAYSIZE(BCMINIT(nvram_hash));
++#define       PCI_BAR0_SHADOW_OFFSET  (2 * 1024)      /* bar0 + 2K accesses sprom shadow (in pci core) */
++#define       PCI_BAR0_SPROM_OFFSET   (4 * 1024)      /* bar0 + 4K accesses external sprom */
++#define       PCI_BAR0_PCIREGS_OFFSET (6 * 1024)      /* bar0 + 6K accesses pci core registers */
++#define       PCI_BAR0_PCISBR_OFFSET  (4 * 1024)      /* pci core SB registers are at the end of the
++                                               * 8KB window, so their address is the "regular"
++                                               * address plus 4K
++                                               */
++#define PCI_BAR0_WINSZ                8192            /* bar0 window size */
 +
 +
-+      /* Find the associated tuple in the hash table */
-+      for (t = BCMINIT(nvram_hash)[i]; t && strcmp(t->name, name); t = t->next);
++/* On pci corerev >= 13 and all pcie, the bar0 is now 16KB and it maps: */
++#define       PCI_16KB0_PCIREGS_OFFSET (8 * 1024)     /* bar0 + 8K accesses pci/pcie core registers */
++#define       PCI_16KB0_CCREGS_OFFSET (12 * 1024)     /* bar0 + 12K accesses chipc core registers */
++#define PCI_16KBB0_WINSZ      (16 * 1024)     /* bar0 window size */
 +
 +
-+      value = t ? t->value : NULL;
++/* PCI_INT_STATUS */
++#define       PCI_SBIM_STATUS_SERR    0x4     /* backplane SBErr interrupt status */
 +
 +
-+      return value;
-+}
++/* PCI_INT_MASK */
++#define       PCI_SBIM_SHIFT          8       /* backplane core interrupt mask bits offset */
++#define       PCI_SBIM_MASK           0xff00  /* backplane core interrupt mask */
++#define       PCI_SBIM_MASK_SERR      0x4     /* backplane SBErr interrupt mask */
 +
 +
-+/* Get the value of an NVRAM variable. Should be locked. */
-+int 
-+BCMINITFN(_nvram_set)(const char *name, const char *value)
-+{
-+      uint i;
-+      struct nvram_tuple *t, *u, **prev;
++/* PCI_SPROM_CONTROL */
++#define SPROM_SZ_MSK          0x02    /* SPROM Size Mask */
++#define SPROM_LOCKED          0x08    /* SPROM Locked */
++#define       SPROM_BLANK             0x04    /* indicating a blank SPROM */
++#define SPROM_WRITEEN         0x10    /* SPROM write enable */
++#define SPROM_BOOTROM_WE      0x20    /* external bootrom write enable */
++#define SPROM_OTPIN_USE               0x80    /* device OTP In use */
 +
 +
-+      /* Hash the name */
-+      i = hash(name) % ARRAYSIZE(BCMINIT(nvram_hash));
++#define       SPROM_SIZE              256     /* sprom size in 16-bit */
++#define SPROM_CRC_RANGE               64      /* crc cover range in 16-bit */
 +
 +
-+      /* Find the associated tuple in the hash table */
-+      for (prev = &BCMINIT(nvram_hash)[i], t = *prev; t && strcmp(t->name, name); prev = &t->next, t = *prev);
++/* PCI_CFG_CMD_STAT */
++#define PCI_CFG_CMD_STAT_TA   0x08000000      /* target abort status */
 +
 +
-+      /* (Re)allocate tuple */
-+      if (!(u = BCMINIT(_nvram_realloc)(t, name, value)))
-+              return -12; /* -ENOMEM */
++#endif        /* _h_pcicfg_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/sbchipc.h linux.dev/arch/mips/bcm947xx/include/sbchipc.h
+--- linux.old/arch/mips/bcm947xx/include/sbchipc.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbchipc.h     2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,516 @@
++/*
++ * SiliconBackplane Chipcommon core hardware definitions.
++ *
++ * The chipcommon core provides chip identification, SB control,
++ * jtag, 0/1/2 uarts, clock frequency control, a watchdog interrupt timer,
++ * gpio interface, extbus, and support for serial and parallel flashes.
++ *
++ * $Id: sbchipc.h,v 1.1.1.14 2006/04/15 01:29:08 michael Exp $
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ */
 +
 +
-+      /* Value reallocated */
-+      if (t && t == u)
-+              return 0;
++#ifndef       _SBCHIPC_H
++#define       _SBCHIPC_H
 +
 +
-+      /* Move old tuple to the dead table */
-+      if (t) {
-+              *prev = t->next;
-+              t->next = nvram_dead;
-+              nvram_dead = t;
-+      }
 +
 +
-+      /* Add new tuple to the hash table */
-+      u->next = BCMINIT(nvram_hash)[i];
-+      BCMINIT(nvram_hash)[i] = u;
++#ifndef _LANGUAGE_ASSEMBLY
 +
 +
-+      return 0;
-+}
++/* cpp contortions to concatenate w/arg prescan */
++#ifndef PAD
++#define       _PADLINE(line)  pad ## line
++#define       _XSTR(line)     _PADLINE(line)
++#define       PAD             _XSTR(__LINE__)
++#endif        /* PAD */
 +
 +
-+/* Unset the value of an NVRAM variable. Should be locked. */
-+int 
-+BCMINITFN(_nvram_unset)(const char *name)
-+{
-+      uint i;
-+      struct nvram_tuple *t, **prev;
++typedef volatile struct {
++      uint32  chipid;                 /* 0x0 */
++      uint32  capabilities;
++      uint32  corecontrol;            /* corerev >= 1 */
++      uint32  bist;
 +
 +
-+      if (!name)
-+              return 0;
++      /* OTP */
++      uint32  otpstatus;              /* 0x10, corerev >= 10 */
++      uint32  otpcontrol;
++      uint32  otpprog;
++      uint32  PAD;
 +
 +
-+      /* Hash the name */
-+      i = hash(name) % ARRAYSIZE(BCMINIT(nvram_hash));
-+
-+      /* Find the associated tuple in the hash table */
-+      for (prev = &BCMINIT(nvram_hash)[i], t = *prev; t && strcmp(t->name, name); prev = &t->next, t = *prev);
++      /* Interrupt control */
++      uint32  intstatus;              /* 0x20 */
++      uint32  intmask;
++      uint32  chipcontrol;            /* 0x28, rev >= 11 */
++      uint32  chipstatus;             /* 0x2c, rev >= 11 */
 +
 +
-+      /* Move it to the dead table */
-+      if (t) {
-+              *prev = t->next;
-+              t->next = nvram_dead;
-+              nvram_dead = t;
-+      }
++      /* Jtag Master */
++      uint32  jtagcmd;                /* 0x30, rev >= 10 */
++      uint32  jtagir;
++      uint32  jtagdr;
++      uint32  jtagctrl;
 +
 +
-+      return 0;
-+}
++      /* serial flash interface registers */
++      uint32  flashcontrol;           /* 0x40 */
++      uint32  flashaddress;
++      uint32  flashdata;
++      uint32  PAD[1];
 +
 +
-+/* Get all NVRAM variables. Should be locked. */
-+int 
-+BCMINITFN(_nvram_getall)(char *buf, int count)
-+{
-+      uint i;
-+      struct nvram_tuple *t;
-+      int len = 0;
++      /* Silicon backplane configuration broadcast control */
++      uint32  broadcastaddress;       /* 0x50 */
++      uint32  broadcastdata;
++      uint32  PAD[2];
 +
 +
-+      bzero(buf, count);
++      /* gpio - cleared only by power-on-reset */
++      uint32  gpioin;                 /* 0x60 */
++      uint32  gpioout;
++      uint32  gpioouten;
++      uint32  gpiocontrol;
++      uint32  gpiointpolarity;
++      uint32  gpiointmask;
++      uint32  PAD[2];
 +
 +
-+      /* Write name=value\0 ... \0\0 */
-+      for (i = 0; i < ARRAYSIZE(BCMINIT(nvram_hash)); i++) {
-+              for (t = BCMINIT(nvram_hash)[i]; t; t = t->next) {
-+                      if ((count - len) > (strlen(t->name) + 1 + strlen(t->value) + 1))
-+                              len += sprintf(buf + len, "%s=%s", t->name, t->value) + 1;
-+                      else
-+                              break;
-+              }
-+      }
++      /* Watchdog timer */
++      uint32  watchdog;               /* 0x80 */
++      uint32  PAD[1];
 +
 +
-+      return 0;
-+}
++      /* GPIO based LED powersave registers corerev >= 16 */
++      uint32  gpiotimerval;           /* 0x88 */
++      uint32  gpiotimeroutmask;
 +
 +
-+/* Regenerate NVRAM. Should be locked. */
-+int
-+BCMINITFN(_nvram_commit)(struct nvram_header *header)
-+{
-+      char *init, *config, *refresh, *ncdl;
-+      char *ptr, *end;
-+      int i;
-+      struct nvram_tuple *t;
-+      struct nvram_header tmp;
-+      uint8 crc;
++      /* clock control */
++      uint32  clockcontrol_n;         /* 0x90 */
++      uint32  clockcontrol_sb;        /* aka m0 */
++      uint32  clockcontrol_pci;       /* aka m1 */
++      uint32  clockcontrol_m2;        /* mii/uart/mipsref */
++      uint32  clockcontrol_m3;        /* cpu */
++      uint32  clkdiv;                 /* corerev >= 3 */
++      uint32  PAD[2];
 +
 +
-+      /* Regenerate header */
-+      header->magic = NVRAM_MAGIC;
-+      header->crc_ver_init = (NVRAM_VERSION << 8);
-+      if (!(init = BCMINIT(_nvram_get)("sdram_init")) ||
-+          !(config = BCMINIT(_nvram_get)("sdram_config")) ||
-+          !(refresh = BCMINIT(_nvram_get)("sdram_refresh")) ||
-+          !(ncdl = BCMINIT(_nvram_get)("sdram_ncdl"))) {
-+              header->crc_ver_init |= SDRAM_INIT << 16;
-+              header->config_refresh = SDRAM_CONFIG;
-+              header->config_refresh |= SDRAM_REFRESH << 16;
-+              header->config_ncdl = 0;
-+      } else {
-+              header->crc_ver_init |= (bcm_strtoul(init, NULL, 0) & 0xffff) << 16;
-+              header->config_refresh = bcm_strtoul(config, NULL, 0) & 0xffff;
-+              header->config_refresh |= (bcm_strtoul(refresh, NULL, 0) & 0xffff) << 16;
-+              header->config_ncdl = bcm_strtoul(ncdl, NULL, 0);
-+      }
++      /* pll delay registers (corerev >= 4) */
++      uint32  pll_on_delay;           /* 0xb0 */
++      uint32  fref_sel_delay;
++      uint32  slow_clk_ctl;           /* 5 < corerev < 10 */
++      uint32  PAD[1];
 +
 +
-+      /* Clear data area */
-+      ptr = (char *) header + sizeof(struct nvram_header);
-+      bzero(ptr, NVRAM_SPACE - sizeof(struct nvram_header));
++      /* Instaclock registers (corerev >= 10) */
++      uint32  system_clk_ctl;         /* 0xc0 */
++      uint32  clkstatestretch;
++      uint32  PAD[14];
 +
 +
-+      /* Leave space for a double NUL at the end */
-+      end = (char *) header + NVRAM_SPACE - 2;
++      /* ExtBus control registers (corerev >= 3) */
++      uint32  pcmcia_config;          /* 0x100 */
++      uint32  pcmcia_memwait;
++      uint32  pcmcia_attrwait;
++      uint32  pcmcia_iowait;
++      uint32  ide_config;
++      uint32  ide_memwait;
++      uint32  ide_attrwait;
++      uint32  ide_iowait;
++      uint32  prog_config;
++      uint32  prog_waitcount;
++      uint32  flash_config;
++      uint32  flash_waitcount;
++      uint32  PAD[44];
 +
 +
-+      /* Write out all tuples */
-+      for (i = 0; i < ARRAYSIZE(BCMINIT(nvram_hash)); i++) {
-+              for (t = BCMINIT(nvram_hash)[i]; t; t = t->next) {
-+                      if ((ptr + strlen(t->name) + 1 + strlen(t->value) + 1) > end)
-+                              break;
-+                      ptr += sprintf(ptr, "%s=%s", t->name, t->value) + 1;
-+              }
-+      }
++      /* Clock control and hardware workarounds */
++      uint32  clk_ctl_st;
++      uint32  hw_war;
++      uint32  PAD[70];
 +
 +
-+      /* End with a double NUL */
-+      ptr += 2;
++      /* uarts */
++      uint8   uart0data;              /* 0x300 */
++      uint8   uart0imr;
++      uint8   uart0fcr;
++      uint8   uart0lcr;
++      uint8   uart0mcr;
++      uint8   uart0lsr;
++      uint8   uart0msr;
++      uint8   uart0scratch;
++      uint8   PAD[248];               /* corerev >= 1 */
 +
 +
-+      /* Set new length */
-+      header->len = ROUNDUP(ptr - (char *) header, 4);
++      uint8   uart1data;              /* 0x400 */
++      uint8   uart1imr;
++      uint8   uart1fcr;
++      uint8   uart1lcr;
++      uint8   uart1mcr;
++      uint8   uart1lsr;
++      uint8   uart1msr;
++      uint8   uart1scratch;
++} chipcregs_t;
 +
 +
-+      /* Little-endian CRC8 over the last 11 bytes of the header */
-+      tmp.crc_ver_init = htol32(header->crc_ver_init);
-+      tmp.config_refresh = htol32(header->config_refresh);
-+      tmp.config_ncdl = htol32(header->config_ncdl);
-+      crc = hndcrc8((char *) &tmp + 9, sizeof(struct nvram_header) - 9, CRC8_INIT_VALUE);
++#endif /* _LANGUAGE_ASSEMBLY */
 +
 +
-+      /* Continue CRC8 over data bytes */
-+      crc = hndcrc8((char *) &header[1], header->len - sizeof(struct nvram_header), crc);
++#define       CC_CHIPID               0
++#define       CC_CAPABILITIES         4
++#define       CC_JTAGCMD              0x30
++#define       CC_JTAGIR               0x34
++#define       CC_JTAGDR               0x38
++#define       CC_JTAGCTRL             0x3c
++#define       CC_WATCHDOG             0x80
++#define       CC_CLKC_N               0x90
++#define       CC_CLKC_M0              0x94
++#define       CC_CLKC_M1              0x98
++#define       CC_CLKC_M2              0x9c
++#define       CC_CLKC_M3              0xa0
++#define       CC_CLKDIV               0xa4
++#define       CC_SYS_CLK_CTL          0xc0
++#define       CC_OTP                  0x800
 +
 +
-+      /* Set new CRC8 */
-+      header->crc_ver_init |= crc;
++/* chipid */
++#define       CID_ID_MASK             0x0000ffff      /* Chip Id mask */
++#define       CID_REV_MASK            0x000f0000      /* Chip Revision mask */
++#define       CID_REV_SHIFT           16              /* Chip Revision shift */
++#define       CID_PKG_MASK            0x00f00000      /* Package Option mask */
++#define       CID_PKG_SHIFT           20              /* Package Option shift */
++#define       CID_CC_MASK             0x0f000000      /* CoreCount (corerev >= 4) */
++#define CID_CC_SHIFT          24
 +
 +
-+      /* Reinitialize hash table */
-+      return BCMINIT(nvram_rehash)(header);
-+}
++/* capabilities */
++#define       CAP_UARTS_MASK          0x00000003      /* Number of uarts */
++#define CAP_MIPSEB            0x00000004      /* MIPS is in big-endian mode */
++#define CAP_UCLKSEL           0x00000018      /* UARTs clock select */
++#define CAP_UINTCLK           0x00000008      /* UARTs are driven by internal divided clock */
++#define CAP_UARTGPIO          0x00000020      /* UARTs own Gpio's 15:12 */
++#define CAP_EXTBUS_MASK               0x000000c0      /* External bus mask */
++#define CAP_EXTBUS_NONE               0x00000000      /* No ExtBus present */
++#define CAP_EXTBUS_FULL               0x00000040      /* ExtBus: PCMCIA, IDE & Prog */
++#define CAP_EXTBUS_PROG               0x00000080      /* ExtBus: ProgIf only */
++#define       CAP_FLASH_MASK          0x00000700      /* Type of flash */
++#define       CAP_PLL_MASK            0x00038000      /* Type of PLL */
++#define CAP_PWR_CTL           0x00040000      /* Power control */
++#define CAP_OTPSIZE           0x00380000      /* OTP Size (0 = none) */
++#define CAP_OTPSIZE_SHIFT     19              /* OTP Size shift */
++#define CAP_OTPSIZE_BASE      5               /* OTP Size base */
++#define CAP_JTAGP             0x00400000      /* JTAG Master Present */
++#define CAP_ROM                       0x00800000      /* Internal boot rom active */
++#define CAP_BKPLN64           0x08000000      /* 64-bit backplane */
 +
 +
-+/* Initialize hash table. Should be locked. */
-+int 
-+BCMINITFN(_nvram_init)(void)
-+{
-+      struct nvram_header *header;
-+      int ret;
-+      void *osh;
++/* PLL type */
++#define PLL_NONE              0x00000000
++#define PLL_TYPE1             0x00010000      /* 48Mhz base, 3 dividers */
++#define PLL_TYPE2             0x00020000      /* 48Mhz, 4 dividers */
++#define PLL_TYPE3             0x00030000      /* 25Mhz, 2 dividers */
++#define PLL_TYPE4             0x00008000      /* 48Mhz, 4 dividers */
++#define PLL_TYPE5             0x00018000      /* 25Mhz, 4 dividers */
++#define PLL_TYPE6             0x00028000      /* 100/200 or 120/240 only */
++#define PLL_TYPE7             0x00038000      /* 25Mhz, 4 dividers */
 +
 +
-+      /* get kernel osl handler */
-+      osh = osl_attach(NULL);
++/* corecontrol */
++#define CC_UARTCLKO           0x00000001      /* Drive UART with internal clock */
++#define       CC_SE                   0x00000002      /* sync clk out enable (corerev >= 3) */
 +
 +
-+      if (!(header = (struct nvram_header *) MALLOC(osh, NVRAM_SPACE))) {
-+              printf("nvram_init: out of memory, malloced %d bytes\n", MALLOCED(osh));
-+              return -12; /* -ENOMEM */
-+      }
++/* chipcontrol */
++#define CHIPCTRL_4321A0_DEFAULT       0x3a4           
++#define CHIPCTRL_4321A1_DEFAULT       0x0a4           
 +
 +
-+      if ((ret = BCMINIT(_nvram_read)(header)) == 0 &&
-+          header->magic == NVRAM_MAGIC)
-+              BCMINIT(nvram_rehash)(header);
++/* Fields in the otpstatus register */
++#define       OTPS_PROGFAIL           0x80000000
++#define       OTPS_PROTECT            0x00000007
++#define       OTPS_HW_PROTECT         0x00000001
++#define       OTPS_SW_PROTECT         0x00000002
++#define       OTPS_CID_PROTECT        0x00000004
 +
 +
-+      MFREE(osh, header, NVRAM_SPACE);
-+      return ret;
-+}
++/* Fields in the otpcontrol register */
++#define       OTPC_RECWAIT            0xff000000
++#define       OTPC_PROGWAIT           0x00ffff00
++#define       OTPC_PRW_SHIFT          8
++#define       OTPC_MAXFAIL            0x00000038
++#define       OTPC_VSEL               0x00000006
++#define       OTPC_SELVL              0x00000001
 +
 +
-+/* Free hash table. Should be locked. */
-+void 
-+BCMINITFN(_nvram_exit)(void)
-+{
-+      BCMINIT(nvram_free)();
-+}
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/nvram_linux.c linux-2.4.32-brcm/arch/mips/bcm947xx/nvram_linux.c
---- linux-2.4.32/arch/mips/bcm947xx/nvram_linux.c      1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/nvram_linux.c 2005-12-19 01:09:59.782313000 +0100
-@@ -0,0 +1,653 @@
-+/*
-+ * NVRAM variable manipulation (Linux kernel half)
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ */
++/* Fields in otpprog */
++#define       OTPP_COL_MASK           0x000000ff
++#define       OTPP_ROW_MASK           0x0000ff00
++#define       OTPP_ROW_SHIFT          8
++#define       OTPP_READERR            0x10000000
++#define       OTPP_VALUE              0x20000000
++#define       OTPP_VALUE_SHIFT                29
++#define       OTPP_READ               0x40000000
++#define       OTPP_START              0x80000000
++#define       OTPP_BUSY               0x80000000
 +
 +
-+#include <linux/config.h>
-+#include <linux/init.h>
-+#include <linux/module.h>
-+#include <linux/kernel.h>
-+#include <linux/string.h>
-+#include <linux/interrupt.h>
-+#include <linux/spinlock.h>
-+#include <linux/slab.h>
-+#include <linux/bootmem.h>
-+#include <linux/wrapper.h>
-+#include <linux/fs.h>
-+#include <linux/miscdevice.h>
-+#include <linux/mtd/mtd.h>
-+#include <asm/addrspace.h>
-+#include <asm/io.h>
-+#include <asm/uaccess.h>
++/* jtagcmd */
++#define JCMD_START            0x80000000
++#define JCMD_BUSY             0x80000000
++#define JCMD_PAUSE            0x40000000
++#define JCMD0_ACC_MASK                0x0000f000
++#define JCMD0_ACC_IRDR                0x00000000
++#define JCMD0_ACC_DR          0x00001000
++#define JCMD0_ACC_IR          0x00002000
++#define JCMD0_ACC_RESET               0x00003000
++#define JCMD0_ACC_IRPDR               0x00004000
++#define JCMD0_ACC_PDR         0x00005000
++#define JCMD0_IRW_MASK                0x00000f00
++#define JCMD_ACC_MASK         0x000f0000      /* Changes for corerev 11 */
++#define JCMD_ACC_IRDR         0x00000000
++#define JCMD_ACC_DR           0x00010000
++#define JCMD_ACC_IR           0x00020000
++#define JCMD_ACC_RESET                0x00030000
++#define JCMD_ACC_IRPDR                0x00040000
++#define JCMD_ACC_PDR          0x00050000
++#define JCMD_IRW_MASK         0x00001f00
++#define JCMD_IRW_SHIFT                8
++#define JCMD_DRW_MASK         0x0000003f
 +
 +
-+#include <typedefs.h>
-+#include <bcmendian.h>
-+#include <bcmnvram.h>
-+#include <bcmutils.h>
-+#include <sbconfig.h>
-+#include <sbchipc.h>
-+#include <sbutils.h>
-+#include <sbmips.h>
-+#include <sflash.h>
++/* jtagctrl */
++#define JCTRL_FORCE_CLK               4               /* Force clock */
++#define JCTRL_EXT_EN          2               /* Enable external targets */
++#define JCTRL_EN              1               /* Enable Jtag master */
 +
 +
-+/* In BSS to minimize text size and page aligned so it can be mmap()-ed */
-+static char nvram_buf[NVRAM_SPACE] __attribute__((aligned(PAGE_SIZE)));
++/* Fields in clkdiv */
++#define       CLKD_SFLASH             0x0f000000
++#define       CLKD_SFLASH_SHIFT       24
++#define       CLKD_OTP                0x000f0000
++#define       CLKD_OTP_SHIFT          16
++#define       CLKD_JTAG               0x00000f00
++#define       CLKD_JTAG_SHIFT         8
++#define       CLKD_UART               0x000000ff
 +
 +
-+#ifdef MODULE
++/* intstatus/intmask */
++#define       CI_GPIO                 0x00000001      /* gpio intr */
++#define       CI_EI                   0x00000002      /* ro: ext intr pin (corerev >= 3) */
++#define       CI_WDRESET              0x80000000      /* watchdog reset occurred */
 +
 +
-+#define early_nvram_get(name) nvram_get(name)
++/* slow_clk_ctl */
++#define SCC_SS_MASK           0x00000007      /* slow clock source mask */
++#define       SCC_SS_LPO              0x00000000      /* source of slow clock is LPO */
++#define       SCC_SS_XTAL             0x00000001      /* source of slow clock is crystal */
++#define       SCC_SS_PCI              0x00000002      /* source of slow clock is PCI */
++#define SCC_LF                        0x00000200      /* LPOFreqSel, 1: 160Khz, 0: 32KHz */
++#define SCC_LP                        0x00000400      /* LPOPowerDown, 1: LPO is disabled,
++                                               * 0: LPO is enabled
++                                               */
++#define SCC_FS                        0x00000800      /* ForceSlowClk, 1: sb/cores running on slow clock,
++                                               * 0: power logic control
++                                               */
++#define SCC_IP                        0x00001000      /* IgnorePllOffReq, 1/0: power logic ignores/honors
++                                               * PLL clock disable requests from core
++                                               */
++#define SCC_XC                        0x00002000      /* XtalControlEn, 1/0: power logic does/doesn't
++                                               * disable crystal when appropriate
++                                               */
++#define SCC_XP                        0x00004000      /* XtalPU (RO), 1/0: crystal running/disabled */
++#define SCC_CD_MASK           0xffff0000      /* ClockDivider (SlowClk = 1/(4+divisor)) */
++#define SCC_CD_SHIFT          16
 +
 +
-+#else /* !MODULE */
++/* system_clk_ctl */
++#define       SYCC_IE                 0x00000001      /* ILPen: Enable Idle Low Power */
++#define       SYCC_AE                 0x00000002      /* ALPen: Enable Active Low Power */
++#define       SYCC_FP                 0x00000004      /* ForcePLLOn */
++#define       SYCC_AR                 0x00000008      /* Force ALP (or HT if ALPen is not set */
++#define       SYCC_HR                 0x00000010      /* Force HT */
++#define SYCC_CD_MASK          0xffff0000      /* ClkDiv  (ILP = 1/(4 * (divisor + 1)) */
++#define SYCC_CD_SHIFT         16
 +
 +
-+/* Global SB handle */
-+extern void *bcm947xx_sbh;
-+extern spinlock_t bcm947xx_sbh_lock;
++/* gpiotimerval */
++#define GPIO_ONTIME_SHIFT     16
 +
 +
-+static int cfe_env;
-+extern char *cfe_env_get(char *nv_buf, const char *name);
++/* clockcontrol_n */
++#define       CN_N1_MASK              0x3f            /* n1 control */
++#define       CN_N2_MASK              0x3f00          /* n2 control */
++#define       CN_N2_SHIFT             8
++#define       CN_PLLC_MASK            0xf0000         /* pll control */
++#define       CN_PLLC_SHIFT           16
 +
 +
-+/* Convenience */
-+#define sbh bcm947xx_sbh
-+#define sbh_lock bcm947xx_sbh_lock
-+#define KB * 1024
-+#define MB * 1024 * 1024
++/* clockcontrol_sb/pci/uart */
++#define       CC_M1_MASK              0x3f            /* m1 control */
++#define       CC_M2_MASK              0x3f00          /* m2 control */
++#define       CC_M2_SHIFT             8
++#define       CC_M3_MASK              0x3f0000        /* m3 control */
++#define       CC_M3_SHIFT             16
++#define       CC_MC_MASK              0x1f000000      /* mux control */
++#define       CC_MC_SHIFT             24
 +
 +
-+/* Probe for NVRAM header */
-+static void __init
-+early_nvram_init(void)
-+{
-+      struct nvram_header *header;
-+      chipcregs_t *cc;
-+      struct sflash *info = NULL;
-+      int i;
-+      uint32 base, off, lim;
-+      u32 *src, *dst;
++/* N3M Clock control magic field values */
++#define       CC_F6_2                 0x02            /* A factor of 2 in */
++#define       CC_F6_3                 0x03            /* 6-bit fields like */
++#define       CC_F6_4                 0x05            /* N1, M1 or M3 */
++#define       CC_F6_5                 0x09
++#define       CC_F6_6                 0x11
++#define       CC_F6_7                 0x21
 +
 +
-+      if ((cc = sb_setcore(sbh, SB_CC, 0)) != NULL) {
-+              base = KSEG1ADDR(SB_FLASH2);
-+              switch (readl(&cc->capabilities) & CAP_FLASH_MASK) {
-+              case PFLASH:
-+                      lim = SB_FLASH2_SZ;
-+                      break;
++#define       CC_F5_BIAS              5               /* 5-bit fields get this added */
 +
 +
-+              case SFLASH_ST:
-+              case SFLASH_AT:
-+                      if ((info = sflash_init(cc)) == NULL)
-+                              return;
-+                      lim = info->size;
-+                      break;
++#define       CC_MC_BYPASS            0x08
++#define       CC_MC_M1                0x04
++#define       CC_MC_M1M2              0x02
++#define       CC_MC_M1M2M3            0x01
++#define       CC_MC_M1M3              0x11
 +
 +
-+              case FLASH_NONE:
-+              default:
-+                      return;
-+              }
-+      } else {
-+              /* extif assumed, Stop at 4 MB */
-+              base = KSEG1ADDR(SB_FLASH1);
-+              lim = SB_FLASH1_SZ;
-+      }
++/* Type 2 Clock control magic field values */
++#define       CC_T2_BIAS              2               /* n1, n2, m1 & m3 bias */
++#define       CC_T2M2_BIAS            3               /* m2 bias */
 +
 +
-+      /* XXX: hack for supporting the CFE environment stuff on WGT634U */
-+      src = (u32 *) KSEG1ADDR(base + 8 * 1024 * 1024 - 0x2000);
-+      dst = (u32 *) nvram_buf;
-+      if ((lim == 0x02000000) && ((*src & 0xff00ff) == 0x000001)) {
-+              printk("early_nvram_init: WGT634U NVRAM found.\n");
++#define       CC_T2MC_M1BYP           1
++#define       CC_T2MC_M2BYP           2
++#define       CC_T2MC_M3BYP           4
 +
 +
-+              for (i = 0; i < 0x1ff0; i++) {
-+                      if (*src == 0xFFFFFFFF)
-+                              break;
-+                      *dst++ = *src++;
-+              }
-+              cfe_env = 1;
-+              return;
-+      }
++/* Type 6 Clock control magic field values */
++#define       CC_T6_MMASK             1               /* bits of interest in m */
++#define       CC_T6_M0                120000000       /* sb clock for m = 0 */
++#define       CC_T6_M1                100000000       /* sb clock for m = 1 */
++#define       SB2MIPS_T6(sb)          (2 * (sb))
 +
 +
-+      off = FLASH_MIN;
-+      while (off <= lim) {
-+              /* Windowed flash access */
-+              header = (struct nvram_header *) KSEG1ADDR(base + off - NVRAM_SPACE);
-+              if (header->magic == NVRAM_MAGIC)
-+                      goto found;
-+              off <<= 1;
-+      }
++/* Common clock base */
++#define       CC_CLOCK_BASE1          24000000        /* Half the clock freq */
++#define CC_CLOCK_BASE2                12500000        /* Alternate crystal on some PLL's */
 +
 +
-+      /* Try embedded NVRAM at 4 KB and 1 KB as last resorts */
-+      header = (struct nvram_header *) KSEG1ADDR(base + 4 KB);
-+      if (header->magic == NVRAM_MAGIC)
-+              goto found;
-+      
-+      header = (struct nvram_header *) KSEG1ADDR(base + 1 KB);
-+      if (header->magic == NVRAM_MAGIC)
-+              goto found;
-+      
-+      printk("early_nvram_init: NVRAM not found\n");
-+      return;
++/* Clock control values for 200Mhz in 5350 */
++#define       CLKC_5350_N             0x0311
++#define       CLKC_5350_M             0x04020009
 +
 +
-+found:
-+      src = (u32 *) header;
-+      dst = (u32 *) nvram_buf;
-+      for (i = 0; i < sizeof(struct nvram_header); i += 4)
-+              *dst++ = *src++;
-+      for (; i < header->len && i < NVRAM_SPACE; i += 4)
-+              *dst++ = ltoh32(*src++);
-+}
++/* Flash types in the chipcommon capabilities register */
++#define FLASH_NONE            0x000           /* No flash */
++#define SFLASH_ST             0x100           /* ST serial flash */
++#define SFLASH_AT             0x200           /* Atmel serial flash */
++#define       PFLASH                  0x700           /* Parallel flash */
 +
 +
-+/* Early (before mm or mtd) read-only access to NVRAM */
-+static char * __init
-+early_nvram_get(const char *name)
-+{
-+      char *var, *value, *end, *eq;
++/* Bits in the ExtBus config registers */
++#define       CC_CFG_EN               0x0001          /* Enable */
++#define       CC_CFG_EM_MASK          0x000e          /* Extif Mode */
++#define       CC_CFG_EM_ASYNC         0x0000          /*   Async/Parallel flash */
++#define       CC_CFG_EM_SYNC          0x0002          /*   Synchronous */
++#define       CC_CFG_EM_PCMCIA        0x0004          /*   PCMCIA */
++#define       CC_CFG_EM_IDE           0x0006          /*   IDE */
++#define       CC_CFG_DS               0x0010          /* Data size, 0=8bit, 1=16bit */
++#define       CC_CFG_CD_MASK          0x0060          /* Sync: Clock divisor */
++#define       CC_CFG_CE               0x0080          /* Sync: Clock enable */
++#define       CC_CFG_SB               0x0100          /* Sync: Size/Bytestrobe */
 +
 +
-+      if (!name)
-+              return NULL;
++/* ExtBus address space */
++#define       CC_EB_BASE              0x1a000000      /* Chipc ExtBus base address */
++#define       CC_EB_PCMCIA_MEM        0x1a000000      /* PCMCIA 0 memory base address */
++#define       CC_EB_PCMCIA_IO         0x1a200000      /* PCMCIA 0 I/O base address */
++#define       CC_EB_PCMCIA_CFG        0x1a400000      /* PCMCIA 0 config base address */
++#define       CC_EB_IDE               0x1a800000      /* IDE memory base */
++#define       CC_EB_PCMCIA1_MEM       0x1a800000      /* PCMCIA 1 memory base address */
++#define       CC_EB_PCMCIA1_IO        0x1aa00000      /* PCMCIA 1 I/O base address */
++#define       CC_EB_PCMCIA1_CFG       0x1ac00000      /* PCMCIA 1 config base address */
++#define       CC_EB_PROGIF            0x1b000000      /* ProgIF Async/Sync base address */
 +
 +
-+      /* Too early? */
-+      if (sbh == NULL)
-+              return NULL;
 +
 +
-+      if (!nvram_buf[0])
-+              early_nvram_init();
++/* Start/busy bit in flashcontrol */
++#define SFLASH_OPCODE         0x000000ff
++#define SFLASH_ACTION         0x00000700
++#define SFLASH_START          0x80000000
++#define SFLASH_BUSY           SFLASH_START
 +
 +
-+      if (cfe_env)
-+              return cfe_env_get(nvram_buf, name);
++/* flashcontrol action codes */
++#define       SFLASH_ACT_OPONLY       0x0000          /* Issue opcode only */
++#define       SFLASH_ACT_OP1D         0x0100          /* opcode + 1 data byte */
++#define       SFLASH_ACT_OP3A         0x0200          /* opcode + 3 address bytes */
++#define       SFLASH_ACT_OP3A1D       0x0300          /* opcode + 3 addres & 1 data bytes */
++#define       SFLASH_ACT_OP3A4D       0x0400          /* opcode + 3 addres & 4 data bytes */
++#define       SFLASH_ACT_OP3A4X4D     0x0500          /* opcode + 3 addres, 4 don't care & 4 data bytes */
++#define       SFLASH_ACT_OP3A1X4D     0x0700          /* opcode + 3 addres, 1 don't care & 4 data bytes */
 +
 +
-+      /* Look for name=value and return value */
-+      var = &nvram_buf[sizeof(struct nvram_header)];
-+      end = nvram_buf + sizeof(nvram_buf) - 2;
-+      end[0] = end[1] = '\0';
-+      for (; *var; var = value + strlen(value) + 1) {
-+              if (!(eq = strchr(var, '=')))
-+                      break;
-+              value = eq + 1;
-+              if ((eq - var) == strlen(name) && strncmp(var, name, (eq - var)) == 0)
-+                      return value;
-+      }
++/* flashcontrol action+opcodes for ST flashes */
++#define SFLASH_ST_WREN                0x0006          /* Write Enable */
++#define SFLASH_ST_WRDIS               0x0004          /* Write Disable */
++#define SFLASH_ST_RDSR                0x0105          /* Read Status Register */
++#define SFLASH_ST_WRSR                0x0101          /* Write Status Register */
++#define SFLASH_ST_READ                0x0303          /* Read Data Bytes */
++#define SFLASH_ST_PP          0x0302          /* Page Program */
++#define SFLASH_ST_SE          0x02d8          /* Sector Erase */
++#define SFLASH_ST_BE          0x00c7          /* Bulk Erase */
++#define SFLASH_ST_DP          0x00b9          /* Deep Power-down */
++#define SFLASH_ST_RES         0x03ab          /* Read Electronic Signature */
 +
 +
-+      return NULL;
-+}
++/* Status register bits for ST flashes */
++#define SFLASH_ST_WIP         0x01            /* Write In Progress */
++#define SFLASH_ST_WEL         0x02            /* Write Enable Latch */
++#define SFLASH_ST_BP_MASK     0x1c            /* Block Protect */
++#define SFLASH_ST_BP_SHIFT    2
++#define SFLASH_ST_SRWD                0x80            /* Status Register Write Disable */
 +
 +
-+#endif /* !MODULE */
++/* flashcontrol action+opcodes for Atmel flashes */
++#define SFLASH_AT_READ                                0x07e8
++#define SFLASH_AT_PAGE_READ                   0x07d2
++#define SFLASH_AT_BUF1_READ
++#define SFLASH_AT_BUF2_READ
++#define SFLASH_AT_STATUS                      0x01d7
++#define SFLASH_AT_BUF1_WRITE                  0x0384
++#define SFLASH_AT_BUF2_WRITE                  0x0387
++#define SFLASH_AT_BUF1_ERASE_PROGRAM          0x0283
++#define SFLASH_AT_BUF2_ERASE_PROGRAM          0x0286
++#define SFLASH_AT_BUF1_PROGRAM                        0x0288
++#define SFLASH_AT_BUF2_PROGRAM                        0x0289
++#define SFLASH_AT_PAGE_ERASE                  0x0281
++#define SFLASH_AT_BLOCK_ERASE                 0x0250
++#define SFLASH_AT_BUF1_WRITE_ERASE_PROGRAM    0x0382
++#define SFLASH_AT_BUF2_WRITE_ERASE_PROGRAM    0x0385
++#define SFLASH_AT_BUF1_LOAD                   0x0253
++#define SFLASH_AT_BUF2_LOAD                   0x0255
++#define SFLASH_AT_BUF1_COMPARE                        0x0260
++#define SFLASH_AT_BUF2_COMPARE                        0x0261
++#define SFLASH_AT_BUF1_REPROGRAM              0x0258
++#define SFLASH_AT_BUF2_REPROGRAM              0x0259
 +
 +
-+extern char * _nvram_get(const char *name);
-+extern int _nvram_set(const char *name, const char *value);
-+extern int _nvram_unset(const char *name);
-+extern int _nvram_getall(char *buf, int count);
-+extern int _nvram_commit(struct nvram_header *header);
-+extern int _nvram_init(void);
-+extern void _nvram_exit(void);
++/* Status register bits for Atmel flashes */
++#define SFLASH_AT_READY                               0x80
++#define SFLASH_AT_MISMATCH                    0x40
++#define SFLASH_AT_ID_MASK                     0x38
++#define SFLASH_AT_ID_SHIFT                    3
 +
 +
-+/* Globals */
-+static spinlock_t nvram_lock = SPIN_LOCK_UNLOCKED;
-+static struct semaphore nvram_sem;
-+static unsigned long nvram_offset = 0;
-+static int nvram_major = -1;
-+static devfs_handle_t nvram_handle = NULL;
-+static struct mtd_info *nvram_mtd = NULL;
-+
-+int
-+_nvram_read(char *buf)
-+{
-+      struct nvram_header *header = (struct nvram_header *) buf;
-+      size_t len;
-+
-+      if (!nvram_mtd ||
-+          MTD_READ(nvram_mtd, nvram_mtd->size - NVRAM_SPACE, NVRAM_SPACE, &len, buf) ||
-+          len != NVRAM_SPACE ||
-+          header->magic != NVRAM_MAGIC) {
-+              /* Maybe we can recover some data from early initialization */
-+              memcpy(buf, nvram_buf, NVRAM_SPACE);
-+      }
-+
-+      return 0;
-+}
-+
-+struct nvram_tuple *
-+_nvram_realloc(struct nvram_tuple *t, const char *name, const char *value)
-+{
-+      if ((nvram_offset + strlen(value) + 1) > NVRAM_SPACE)
-+              return NULL;
-+
-+      if (!t) {
-+              if (!(t = kmalloc(sizeof(struct nvram_tuple) + strlen(name) + 1, GFP_ATOMIC)))
-+                      return NULL;
++/* OTP regions */
++#define       OTP_HW_REGION   OTPS_HW_PROTECT
++#define       OTP_SW_REGION   OTPS_SW_PROTECT
++#define       OTP_CID_REGION  OTPS_CID_PROTECT
 +
 +
-+              /* Copy name */
-+              t->name = (char *) &t[1];
-+              strcpy(t->name, name);
++/* OTP regions (Byte offsets from otp size) */
++#define       OTP_SWLIM_OFF   (-8)
++#define       OTP_CIDBASE_OFF 0
++#define       OTP_CIDLIM_OFF  8
 +
 +
-+              t->value = NULL;
-+      }
++/* Predefined OTP words (Word offset from otp size) */
++#define       OTP_BOUNDARY_OFF (-4)
++#define       OTP_HWSIGN_OFF  (-3)
++#define       OTP_SWSIGN_OFF  (-2)
++#define       OTP_CIDSIGN_OFF (-1)
 +
 +
-+      /* Copy value */
-+      if (!t->value || strcmp(t->value, value)) {
-+              t->value = &nvram_buf[nvram_offset];
-+              strcpy(t->value, value);
-+              nvram_offset += strlen(value) + 1;
-+      }
++#define       OTP_CID_OFF     0
++#define       OTP_PKG_OFF     1
++#define       OTP_FID_OFF     2
++#define       OTP_RSV_OFF     3
++#define       OTP_LIM_OFF     4
 +
 +
-+      return t;
-+}
++#define       OTP_SIGNATURE   0x578a
++#define       OTP_MAGIC       0x4e56
 +
 +
-+void
-+_nvram_free(struct nvram_tuple *t)
-+{
-+      if (!t)
-+              nvram_offset = 0;
-+      else
-+              kfree(t);
-+}
++/* 
++ * These are the UART port assignments, expressed as offsets from the base
++ * register.  These assignments should hold for any serial port based on
++ * a 8250, 16450, or 16550(A).
++ */
 +
 +
-+int
-+nvram_set(const char *name, const char *value)
-+{
-+      unsigned long flags;
-+      int ret;
-+      struct nvram_header *header;
++#define UART_RX               0       /* In:  Receive buffer (DLAB=0) */
++#define UART_TX               0       /* Out: Transmit buffer (DLAB=0) */
++#define UART_DLL      0       /* Out: Divisor Latch Low (DLAB=1) */
++#define UART_IER      1       /* In/Out: Interrupt Enable Register (DLAB=0) */
++#define UART_DLM      1       /* Out: Divisor Latch High (DLAB=1) */
++#define UART_IIR      2       /* In: Interrupt Identity Register  */
++#define UART_FCR      2       /* Out: FIFO Control Register */
++#define UART_LCR      3       /* Out: Line Control Register */
++#define UART_MCR      4       /* Out: Modem Control Register */
++#define UART_LSR      5       /* In:  Line Status Register */
++#define UART_MSR      6       /* In:  Modem Status Register */
++#define UART_SCR      7       /* I/O: Scratch Register */
++#define UART_LCR_DLAB 0x80    /* Divisor latch access bit */
++#define UART_LCR_WLEN8        0x03    /* Wordlength: 8 bits */
++#define UART_MCR_OUT2 0x08    /* MCR GPIO out 2 */
++#define UART_MCR_LOOP 0x10    /* Enable loopback test mode */
++#define UART_LSR_THRE 0x20    /* Transmit-hold-register empty */
++#define UART_LSR_RXRDY        0x01    /* Receiver ready */
++#define UART_FCR_FIFO_ENABLE 1        /* FIFO control register bit controlling FIFO enable/disable */
 +
 +
-+      spin_lock_irqsave(&nvram_lock, flags);
-+      if ((ret = _nvram_set(name, value))) {
-+              /* Consolidate space and try again */
-+              if ((header = kmalloc(NVRAM_SPACE, GFP_ATOMIC))) {
-+                      if (_nvram_commit(header) == 0)
-+                              ret = _nvram_set(name, value);
-+                      kfree(header);
-+              }
-+      }
-+      spin_unlock_irqrestore(&nvram_lock, flags);
++/* Interrupt Enable Register (IER) bits */
++#define UART_IER_EDSSI        8       /* enable modem status interrupt */
++#define UART_IER_ELSI 4       /* enable receiver line status interrupt */
++#define UART_IER_ETBEI  2     /* enable transmitter holding register empty interrupt */
++#define UART_IER_ERBFI        1       /* enable data available interrupt */
 +
 +
-+      return ret;
-+}
++#endif        /* _SBCHIPC_H */
+diff -urN linux.old/arch/mips/bcm947xx/include/sbconfig.h linux.dev/arch/mips/bcm947xx/include/sbconfig.h
+--- linux.old/arch/mips/bcm947xx/include/sbconfig.h    1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbconfig.h    2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,369 @@
++/*
++ * Broadcom SiliconBackplane hardware register definitions.
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: sbconfig.h,v 1.1.1.11 2006/02/27 03:43:16 honor Exp $
++ */
 +
 +
-+char *
-+real_nvram_get(const char *name)
-+{
-+      unsigned long flags;
-+      char *value;
++#ifndef       _SBCONFIG_H
++#define       _SBCONFIG_H
 +
 +
-+      spin_lock_irqsave(&nvram_lock, flags);
-+      value = _nvram_get(name);
-+      spin_unlock_irqrestore(&nvram_lock, flags);
++/* cpp contortions to concatenate w/arg prescan */
++#ifndef PAD
++#define       _PADLINE(line)  pad ## line
++#define       _XSTR(line)     _PADLINE(line)
++#define       PAD             _XSTR(__LINE__)
++#endif
 +
 +
-+      return value;
-+}
++/*
++ * SiliconBackplane Address Map.
++ * All regions may not exist on all chips.
++ */
++#define SB_SDRAM_BASE         0x00000000      /* Physical SDRAM */
++#define SB_PCI_MEM            0x08000000      /* Host Mode sb2pcitranslation0 (64 MB) */
++#define SB_PCI_MEM_SZ         (64 * 1024 * 1024)
++#define SB_PCI_CFG            0x0c000000      /* Host Mode sb2pcitranslation1 (64 MB) */
++#define       SB_SDRAM_SWAPPED        0x10000000      /* Byteswapped Physical SDRAM */
++#define SB_ENUM_BASE          0x18000000      /* Enumeration space base */
++#define       SB_ENUM_LIM             0x18010000      /* Enumeration space limit */
 +
 +
-+char *
-+nvram_get(const char *name)
-+{
-+      if (nvram_major >= 0)
-+              return real_nvram_get(name);
-+      else
-+              return early_nvram_get(name);
-+}
++#define       SB_FLASH2               0x1c000000      /* Flash Region 2 (region 1 shadowed here) */
++#define       SB_FLASH2_SZ            0x02000000      /* Size of Flash Region 2 */
 +
 +
-+int
-+nvram_unset(const char *name)
-+{
-+      unsigned long flags;
-+      int ret;
++#define       SB_EXTIF_BASE           0x1f000000      /* External Interface region base address */
++#define       SB_FLASH1               0x1fc00000      /* MIPS Flash Region 1 */
++#define       SB_FLASH1_SZ            0x00400000      /* MIPS Size of Flash Region 1 */
 +
 +
-+      spin_lock_irqsave(&nvram_lock, flags);
-+      ret = _nvram_unset(name);
-+      spin_unlock_irqrestore(&nvram_lock, flags);
++#define       SB_ROM                  0x20000000      /* ARM ROM */
++#define       SB_SRAM2                0x80000000      /* ARM SRAM Region 2 */
++#define       SB_ARM_FLASH1           0xffff0000      /* ARM Flash Region 1 */
++#define       SB_ARM_FLASH1_SZ        0x00010000      /* ARM Size of Flash Region 1 */
 +
 +
-+      return ret;
-+}
++#define SB_PCI_DMA            0x40000000      /* Client Mode sb2pcitranslation2 (1 GB) */
++#define SB_PCI_DMA_SZ         0x40000000      /* Client Mode sb2pcitranslation2 size in bytes */
++#define SB_PCIE_DMA_L32               0x00000000      /* PCIE Client Mode sb2pcitranslation2
++                                               * (2 ZettaBytes), low 32 bits
++                                               */
++#define SB_PCIE_DMA_H32               0x80000000      /* PCIE Client Mode sb2pcitranslation2
++                                               * (2 ZettaBytes), high 32 bits
++                                               */
++#define       SB_EUART                (SB_EXTIF_BASE + 0x00800000)
++#define       SB_LED                  (SB_EXTIF_BASE + 0x00900000)
 +
 +
-+static void
-+erase_callback(struct erase_info *done)
-+{
-+      wait_queue_head_t *wait_q = (wait_queue_head_t *) done->priv;
-+      wake_up(wait_q);
-+}
 +
 +
-+int
-+nvram_commit(void)
-+{
-+      char *buf;
-+      size_t erasesize, len;
-+      unsigned int i;
-+      int ret;
-+      struct nvram_header *header;
-+      unsigned long flags;
-+      u_int32_t offset;
-+      DECLARE_WAITQUEUE(wait, current);
-+      wait_queue_head_t wait_q;
-+      struct erase_info erase;
++/* enumeration space related defs */
++#define SB_CORE_SIZE          0x1000          /* each core gets 4Kbytes for registers */
++#define       SB_MAXCORES             ((SB_ENUM_LIM - SB_ENUM_BASE)/SB_CORE_SIZE)
++#define SB_MAXFUNCS           4               /* max. # functions per core */
++#define       SBCONFIGOFF             0xf00           /* core sbconfig regs are top 256bytes of regs */
++#define       SBCONFIGSIZE            256             /* sizeof (sbconfig_t) */
 +
 +
-+      if (!nvram_mtd) {
-+              printk("nvram_commit: NVRAM not found\n");
-+              return -ENODEV;
-+      }
++/* mips address */
++#define       SB_EJTAG                0xff200000      /* MIPS EJTAG space (2M) */
 +
 +
-+      if (in_interrupt()) {
-+              printk("nvram_commit: not committing in interrupt\n");
-+              return -EINVAL;
-+      }
++/*
++ * Sonics Configuration Space Registers.
++ */
++#define SBIPSFLAG             0x08
++#define SBTPSFLAG             0x18
++#define       SBTMERRLOGA             0x48            /* sonics >= 2.3 */
++#define       SBTMERRLOG              0x50            /* sonics >= 2.3 */
++#define SBADMATCH3            0x60
++#define SBADMATCH2            0x68
++#define SBADMATCH1            0x70
++#define SBIMSTATE             0x90
++#define SBINTVEC              0x94
++#define SBTMSTATELOW          0x98
++#define SBTMSTATEHIGH         0x9c
++#define SBBWA0                        0xa0
++#define SBIMCONFIGLOW         0xa8
++#define SBIMCONFIGHIGH                0xac
++#define SBADMATCH0            0xb0
++#define SBTMCONFIGLOW         0xb8
++#define SBTMCONFIGHIGH                0xbc
++#define SBBCONFIG             0xc0
++#define SBBSTATE              0xc8
++#define SBACTCNFG             0xd8
++#define       SBFLAGST                0xe8
++#define SBIDLOW                       0xf8
++#define SBIDHIGH              0xfc
 +
 +
-+      /* Backup sector blocks to be erased */
-+      erasesize = ROUNDUP(NVRAM_SPACE, nvram_mtd->erasesize);
-+      if (!(buf = kmalloc(erasesize, GFP_KERNEL))) {
-+              printk("nvram_commit: out of memory\n");
-+              return -ENOMEM;
-+      }
++/* All the previous registers are above SBCONFIGOFF, but with Sonics 2.3, we have
++ * a few registers *below* that line. I think it would be very confusing to try
++ * and change the value of SBCONFIGOFF, so I'm definig them as absolute offsets here,
++ */
 +
 +
-+      down(&nvram_sem);
++#define SBIMERRLOGA           0xea8
++#define SBIMERRLOG            0xeb0
++#define SBTMPORTCONNID0               0xed8
++#define SBTMPORTLOCK0         0xef8
 +
 +
-+      if ((i = erasesize - NVRAM_SPACE) > 0) {
-+              offset = nvram_mtd->size - erasesize;
-+              len = 0;
-+              ret = MTD_READ(nvram_mtd, offset, i, &len, buf);
-+              if (ret || len != i) {
-+                      printk("nvram_commit: read error ret = %d, len = %d/%d\n", ret, len, i);
-+                      ret = -EIO;
-+                      goto done;
-+              }
-+              header = (struct nvram_header *)(buf + i);
-+      } else {
-+              offset = nvram_mtd->size - NVRAM_SPACE;
-+              header = (struct nvram_header *)buf;
-+      }
++#ifndef _LANGUAGE_ASSEMBLY
 +
 +
-+      /* Regenerate NVRAM */
-+      spin_lock_irqsave(&nvram_lock, flags);
-+      ret = _nvram_commit(header);
-+      spin_unlock_irqrestore(&nvram_lock, flags);
-+      if (ret)
-+              goto done;
-+
-+      /* Erase sector blocks */
-+      init_waitqueue_head(&wait_q);
-+      for (; offset < nvram_mtd->size - NVRAM_SPACE + header->len; offset += nvram_mtd->erasesize) {
-+              erase.mtd = nvram_mtd;
-+              erase.addr = offset;
-+              erase.len = nvram_mtd->erasesize;
-+              erase.callback = erase_callback;
-+              erase.priv = (u_long) &wait_q;
++typedef volatile struct _sbconfig {
++      uint32  PAD[2];
++      uint32  sbipsflag;              /* initiator port ocp slave flag */
++      uint32  PAD[3];
++      uint32  sbtpsflag;              /* target port ocp slave flag */
++      uint32  PAD[11];
++      uint32  sbtmerrloga;            /* (sonics >= 2.3) */
++      uint32  PAD;
++      uint32  sbtmerrlog;             /* (sonics >= 2.3) */
++      uint32  PAD[3];
++      uint32  sbadmatch3;             /* address match3 */
++      uint32  PAD;
++      uint32  sbadmatch2;             /* address match2 */
++      uint32  PAD;
++      uint32  sbadmatch1;             /* address match1 */
++      uint32  PAD[7];
++      uint32  sbimstate;              /* initiator agent state */
++      uint32  sbintvec;               /* interrupt mask */
++      uint32  sbtmstatelow;           /* target state */
++      uint32  sbtmstatehigh;          /* target state */
++      uint32  sbbwa0;                 /* bandwidth allocation table0 */
++      uint32  PAD;
++      uint32  sbimconfiglow;          /* initiator configuration */
++      uint32  sbimconfighigh;         /* initiator configuration */
++      uint32  sbadmatch0;             /* address match0 */
++      uint32  PAD;
++      uint32  sbtmconfiglow;          /* target configuration */
++      uint32  sbtmconfighigh;         /* target configuration */
++      uint32  sbbconfig;              /* broadcast configuration */
++      uint32  PAD;
++      uint32  sbbstate;               /* broadcast state */
++      uint32  PAD[3];
++      uint32  sbactcnfg;              /* activate configuration */
++      uint32  PAD[3];
++      uint32  sbflagst;               /* current sbflags */
++      uint32  PAD[3];
++      uint32  sbidlow;                /* identification */
++      uint32  sbidhigh;               /* identification */
++} sbconfig_t;
 +
 +
-+              set_current_state(TASK_INTERRUPTIBLE);
-+              add_wait_queue(&wait_q, &wait);
++#endif /* _LANGUAGE_ASSEMBLY */
 +
 +
-+              /* Unlock sector blocks */
-+              if (nvram_mtd->unlock)
-+                      nvram_mtd->unlock(nvram_mtd, offset, nvram_mtd->erasesize);
++/* sbipsflag */
++#define       SBIPS_INT1_MASK         0x3f            /* which sbflags get routed to mips interrupt 1 */
++#define       SBIPS_INT1_SHIFT        0
++#define       SBIPS_INT2_MASK         0x3f00          /* which sbflags get routed to mips interrupt 2 */
++#define       SBIPS_INT2_SHIFT        8
++#define       SBIPS_INT3_MASK         0x3f0000        /* which sbflags get routed to mips interrupt 3 */
++#define       SBIPS_INT3_SHIFT        16
++#define       SBIPS_INT4_MASK         0x3f000000      /* which sbflags get routed to mips interrupt 4 */
++#define       SBIPS_INT4_SHIFT        24
 +
 +
-+              if ((ret = MTD_ERASE(nvram_mtd, &erase))) {
-+                      set_current_state(TASK_RUNNING);
-+                      remove_wait_queue(&wait_q, &wait);
-+                      printk("nvram_commit: erase error\n");
-+                      goto done;
-+              }
++/* sbtpsflag */
++#define       SBTPS_NUM0_MASK         0x3f            /* interrupt sbFlag # generated by this core */
++#define       SBTPS_F0EN0             0x40            /* interrupt is always sent on the backplane */
 +
 +
-+              /* Wait for erase to finish */
-+              schedule();
-+              remove_wait_queue(&wait_q, &wait);
-+      }
++/* sbtmerrlog */
++#define       SBTMEL_CM               0x00000007      /* command */
++#define       SBTMEL_CI               0x0000ff00      /* connection id */
++#define       SBTMEL_EC               0x0f000000      /* error code */
++#define       SBTMEL_ME               0x80000000      /* multiple error */
 +
 +
-+      /* Write partition up to end of data area */
-+      offset = nvram_mtd->size - erasesize;
-+      i = erasesize - NVRAM_SPACE + header->len;
-+      ret = MTD_WRITE(nvram_mtd, offset, i, &len, buf);
-+      if (ret || len != i) {
-+              printk("nvram_commit: write error\n");
-+              ret = -EIO;
-+              goto done;
-+      }
++/* sbimstate */
++#define       SBIM_PC                 0xf             /* pipecount */
++#define       SBIM_AP_MASK            0x30            /* arbitration policy */
++#define       SBIM_AP_BOTH            0x00            /* use both timeslaces and token */
++#define       SBIM_AP_TS              0x10            /* use timesliaces only */
++#define       SBIM_AP_TK              0x20            /* use token only */
++#define       SBIM_AP_RSV             0x30            /* reserved */
++#define       SBIM_IBE                0x20000         /* inbanderror */
++#define       SBIM_TO                 0x40000         /* timeout */
++#define       SBIM_BY                 0x01800000      /* busy (sonics >= 2.3) */
++#define       SBIM_RJ                 0x02000000      /* reject (sonics >= 2.3) */
 +
 +
-+      offset = nvram_mtd->size - erasesize;
-+      ret = MTD_READ(nvram_mtd, offset, 4, &len, buf);
++/* sbtmstatelow */
++#define       SBTML_RESET             0x1             /* reset */
++#define       SBTML_REJ_MASK          0x6             /* reject */
++#define       SBTML_REJ_SHIFT         1
++#define       SBTML_CLK               0x10000         /* clock enable */
++#define       SBTML_FGC               0x20000         /* force gated clocks on */
++#define       SBTML_FL_MASK           0x3ffc0000      /* core-specific flags */
++#define       SBTML_PE                0x40000000      /* pme enable */
++#define       SBTML_BE                0x80000000      /* bist enable */
 +
 +
-+ done:
-+      up(&nvram_sem);
-+      kfree(buf);
-+      return ret;
-+}
++/* sbtmstatehigh */
++#define       SBTMH_SERR              0x1             /* serror */
++#define       SBTMH_INT               0x2             /* interrupt */
++#define       SBTMH_BUSY              0x4             /* busy */
++#define       SBTMH_TO                0x00000020      /* timeout (sonics >= 2.3) */
++#define       SBTMH_FL_MASK           0x1fff0000      /* core-specific flags */
++#define SBTMH_DMA64           0x10000000      /* supports DMA with 64-bit addresses */
++#define       SBTMH_GCR               0x20000000      /* gated clock request */
++#define       SBTMH_BISTF             0x40000000      /* bist failed */
++#define       SBTMH_BISTD             0x80000000      /* bist done */
 +
 +
-+int
-+nvram_getall(char *buf, int count)
-+{
-+      unsigned long flags;
-+      int ret;
 +
 +
-+      spin_lock_irqsave(&nvram_lock, flags);
-+      ret = _nvram_getall(buf, count);
-+      spin_unlock_irqrestore(&nvram_lock, flags);
++/* sbbwa0 */
++#define       SBBWA_TAB0_MASK         0xffff          /* lookup table 0 */
++#define       SBBWA_TAB1_MASK         0xffff          /* lookup table 1 */
++#define       SBBWA_TAB1_SHIFT        16
 +
 +
-+      return ret;
-+}
++/* sbimconfiglow */
++#define       SBIMCL_STO_MASK         0x7             /* service timeout */
++#define       SBIMCL_RTO_MASK         0x70            /* request timeout */
++#define       SBIMCL_RTO_SHIFT        4
++#define       SBIMCL_CID_MASK         0xff0000        /* connection id */
++#define       SBIMCL_CID_SHIFT        16
 +
 +
-+EXPORT_SYMBOL(nvram_get);
-+EXPORT_SYMBOL(nvram_getall);
-+EXPORT_SYMBOL(nvram_set);
-+EXPORT_SYMBOL(nvram_unset);
-+EXPORT_SYMBOL(nvram_commit);
++/* sbimconfighigh */
++#define       SBIMCH_IEM_MASK         0xc             /* inband error mode */
++#define       SBIMCH_TEM_MASK         0x30            /* timeout error mode */
++#define       SBIMCH_TEM_SHIFT        4
++#define       SBIMCH_BEM_MASK         0xc0            /* bus error mode */
++#define       SBIMCH_BEM_SHIFT        6
 +
 +
-+/* User mode interface below */
++/* sbadmatch0 */
++#define       SBAM_TYPE_MASK          0x3             /* address type */
++#define       SBAM_AD64               0x4             /* reserved */
++#define       SBAM_ADINT0_MASK        0xf8            /* type0 size */
++#define       SBAM_ADINT0_SHIFT       3
++#define       SBAM_ADINT1_MASK        0x1f8           /* type1 size */
++#define       SBAM_ADINT1_SHIFT       3
++#define       SBAM_ADINT2_MASK        0x1f8           /* type2 size */
++#define       SBAM_ADINT2_SHIFT       3
++#define       SBAM_ADEN               0x400           /* enable */
++#define       SBAM_ADNEG              0x800           /* negative decode */
++#define       SBAM_BASE0_MASK         0xffffff00      /* type0 base address */
++#define       SBAM_BASE0_SHIFT        8
++#define       SBAM_BASE1_MASK         0xfffff000      /* type1 base address for the core */
++#define       SBAM_BASE1_SHIFT        12
++#define       SBAM_BASE2_MASK         0xffff0000      /* type2 base address for the core */
++#define       SBAM_BASE2_SHIFT        16
 +
 +
-+static ssize_t
-+dev_nvram_read(struct file *file, char *buf, size_t count, loff_t *ppos)
-+{
-+      char tmp[100], *name = tmp, *value;
-+      ssize_t ret;
-+      unsigned long off;
++/* sbtmconfiglow */
++#define       SBTMCL_CD_MASK          0xff            /* clock divide */
++#define       SBTMCL_CO_MASK          0xf800          /* clock offset */
++#define       SBTMCL_CO_SHIFT         11
++#define       SBTMCL_IF_MASK          0xfc0000        /* interrupt flags */
++#define       SBTMCL_IF_SHIFT         18
++#define       SBTMCL_IM_MASK          0x3000000       /* interrupt mode */
++#define       SBTMCL_IM_SHIFT         24
 +
 +
-+      if (count > sizeof(tmp)) {
-+              if (!(name = kmalloc(count, GFP_KERNEL)))
-+                      return -ENOMEM;
-+      }
++/* sbtmconfighigh */
++#define       SBTMCH_BM_MASK          0x3             /* busy mode */
++#define       SBTMCH_RM_MASK          0x3             /* retry mode */
++#define       SBTMCH_RM_SHIFT         2
++#define       SBTMCH_SM_MASK          0x30            /* stop mode */
++#define       SBTMCH_SM_SHIFT         4
++#define       SBTMCH_EM_MASK          0x300           /* sb error mode */
++#define       SBTMCH_EM_SHIFT         8
++#define       SBTMCH_IM_MASK          0xc00           /* int mode */
++#define       SBTMCH_IM_SHIFT         10
 +
 +
-+      if (copy_from_user(name, buf, count)) {
-+              ret = -EFAULT;
-+              goto done;
-+      }
++/* sbbconfig */
++#define       SBBC_LAT_MASK           0x3             /* sb latency */
++#define       SBBC_MAX0_MASK          0xf0000         /* maxccntr0 */
++#define       SBBC_MAX0_SHIFT         16
++#define       SBBC_MAX1_MASK          0xf00000        /* maxccntr1 */
++#define       SBBC_MAX1_SHIFT         20
 +
 +
-+      if (*name == '\0') {
-+              /* Get all variables */
-+              ret = nvram_getall(name, count);
-+              if (ret == 0) {
-+                      if (copy_to_user(buf, name, count)) {
-+                              ret = -EFAULT;
-+                              goto done;
-+                      }
-+                      ret = count;
-+              }
-+      } else {
-+              if (!(value = nvram_get(name))) {
-+                      ret = 0;
-+                      goto done;
-+              }
++/* sbbstate */
++#define       SBBS_SRD                0x1             /* st reg disable */
++#define       SBBS_HRD                0x2             /* hold reg disable */
 +
 +
-+              /* Provide the offset into mmap() space */
-+              off = (unsigned long) value - (unsigned long) nvram_buf;
++/* sbidlow */
++#define       SBIDL_CS_MASK           0x3             /* config space */
++#define       SBIDL_AR_MASK           0x38            /* # address ranges supported */
++#define       SBIDL_AR_SHIFT          3
++#define       SBIDL_SYNCH             0x40            /* sync */
++#define       SBIDL_INIT              0x80            /* initiator */
++#define       SBIDL_MINLAT_MASK       0xf00           /* minimum backplane latency */
++#define       SBIDL_MINLAT_SHIFT      8
++#define       SBIDL_MAXLAT            0xf000          /* maximum backplane latency */
++#define       SBIDL_MAXLAT_SHIFT      12
++#define       SBIDL_FIRST             0x10000         /* this initiator is first */
++#define       SBIDL_CW_MASK           0xc0000         /* cycle counter width */
++#define       SBIDL_CW_SHIFT          18
++#define       SBIDL_TP_MASK           0xf00000        /* target ports */
++#define       SBIDL_TP_SHIFT          20
++#define       SBIDL_IP_MASK           0xf000000       /* initiator ports */
++#define       SBIDL_IP_SHIFT          24
++#define       SBIDL_RV_MASK           0xf0000000      /* sonics backplane revision code */
++#define       SBIDL_RV_SHIFT          28
++#define       SBIDL_RV_2_2            0x00000000      /* version 2.2 or earlier */
++#define       SBIDL_RV_2_3            0x10000000      /* version 2.3 */
 +
 +
-+              if (put_user(off, (unsigned long *) buf)) {
-+                      ret = -EFAULT;
-+                      goto done;
-+              }
++/* sbidhigh */
++#define       SBIDH_RC_MASK           0x000f          /* revision code */
++#define       SBIDH_RCE_MASK          0x7000          /* revision code extension field */
++#define       SBIDH_RCE_SHIFT         8
++#define       SBCOREREV(sbidh) \
++      ((((sbidh) & SBIDH_RCE_MASK) >> SBIDH_RCE_SHIFT) | ((sbidh) & SBIDH_RC_MASK))
++#define       SBIDH_CC_MASK           0x8ff0          /* core code */
++#define       SBIDH_CC_SHIFT          4
++#define       SBIDH_VC_MASK           0xffff0000      /* vendor code */
++#define       SBIDH_VC_SHIFT          16
 +
 +
-+              ret = sizeof(unsigned long);
-+      }
++#define       SB_COMMIT               0xfd8           /* update buffered registers value */
 +
 +
-+      flush_cache_all();      
-+ 
-+done:
-+      if (name != tmp)
-+              kfree(name);
++/* vendor codes */
++#define       SB_VEND_BCM             0x4243          /* Broadcom's SB vendor code */
 +
 +
-+      return ret;
-+}
++/* core codes */
++#define       SB_NODEV                0x700           /* Invalid coreid */
++#define       SB_CC                   0x800           /* chipcommon core */
++#define       SB_ILINE20              0x801           /* iline20 core */
++#define       SB_SDRAM                0x803           /* sdram core */
++#define       SB_PCI                  0x804           /* pci core */
++#define       SB_MIPS                 0x805           /* mips core */
++#define       SB_ENET                 0x806           /* enet mac core */
++#define       SB_CODEC                0x807           /* v90 codec core */
++#define       SB_USB                  0x808           /* usb 1.1 host/device core */
++#define       SB_ADSL                 0x809           /* ADSL core */
++#define       SB_ILINE100             0x80a           /* iline100 core */
++#define       SB_IPSEC                0x80b           /* ipsec core */
++#define       SB_PCMCIA               0x80d           /* pcmcia core */
++#define SB_SDIOD              SB_PCMCIA       /* pcmcia core has sdio device */
++#define       SB_SOCRAM               0x80e           /* internal memory core */
++#define       SB_MEMC                 0x80f           /* memc sdram core */
++#define       SB_EXTIF                0x811           /* external interface core */
++#define       SB_D11                  0x812           /* 802.11 MAC core */
++#define       SB_MIPS33               0x816           /* mips3302 core */
++#define       SB_USB11H               0x817           /* usb 1.1 host core */
++#define       SB_USB11D               0x818           /* usb 1.1 device core */
++#define       SB_USB20H               0x819           /* usb 2.0 host core */
++#define       SB_USB20D               0x81a           /* usb 2.0 device core */
++#define       SB_SDIOH                0x81b           /* sdio host core */
++#define       SB_ROBO                 0x81c           /* roboswitch core */
++#define       SB_ATA100               0x81d           /* parallel ATA core */
++#define       SB_SATAXOR              0x81e           /* serial ATA & XOR DMA core */
++#define       SB_GIGETH               0x81f           /* gigabit ethernet core */
++#define       SB_PCIE                 0x820           /* pci express core */
++#define       SB_MIMO                 0x821           /* MIMO phy core */
++#define       SB_SRAMC                0x822           /* SRAM controller core */
++#define       SB_MINIMAC              0x823           /* MINI MAC/phy core */
++#define       SB_ARM11                0x824           /* ARM 1176 core */
++#define       SB_ARM7                 0x825           /* ARM 7tdmi core */
 +
 +
-+static ssize_t
-+dev_nvram_write(struct file *file, const char *buf, size_t count, loff_t *ppos)
-+{
-+      char tmp[100], *name = tmp, *value;
-+      ssize_t ret;
++#define       SB_CC_IDX               0               /* chipc, when present, is always core 0 */
 +
 +
-+      if (count > sizeof(tmp)) {
-+              if (!(name = kmalloc(count, GFP_KERNEL)))
-+                      return -ENOMEM;
-+      }
++/* Not really related to Silicon Backplane, but a couple of software
++ * conventions for the use the flash space:
++ */
 +
 +
-+      if (copy_from_user(name, buf, count)) {
-+              ret = -EFAULT;
-+              goto done;
-+      }
++/* Minumum amount of flash we support */
++#define FLASH_MIN             0x00020000      /* Minimum flash size */
 +
 +
-+      value = name;
-+      name = strsep(&value, "=");
-+      if (value)
-+              ret = nvram_set(name, value) ? : count;
-+      else
-+              ret = nvram_unset(name) ? : count;
++/* A boot/binary may have an embedded block that describes its size  */
++#define       BISZ_OFFSET             0x3e0           /* At this offset into the binary */
++#define       BISZ_MAGIC              0x4249535a      /* Marked with this value: 'BISZ' */
++#define       BISZ_MAGIC_IDX          0               /* Word 0: magic */
++#define       BISZ_TXTST_IDX          1               /*      1: text start */
++#define       BISZ_TXTEND_IDX         2               /*      2: text start */
++#define       BISZ_DATAST_IDX         3               /*      3: text start */
++#define       BISZ_DATAEND_IDX        4               /*      4: text start */
++#define       BISZ_BSSST_IDX          5               /*      5: text start */
++#define       BISZ_BSSEND_IDX         6               /*      6: text start */
++#define BISZ_SIZE             7               /* descriptor size in 32-bit intergers */
 +
 +
-+ done:
-+      if (name != tmp)
-+              kfree(name);
++#endif        /* _SBCONFIG_H */
+diff -urN linux.old/arch/mips/bcm947xx/include/sbextif.h linux.dev/arch/mips/bcm947xx/include/sbextif.h
+--- linux.old/arch/mips/bcm947xx/include/sbextif.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbextif.h     2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,243 @@
++/*
++ * Hardware-specific External Interface I/O core definitions
++ * for the BCM47xx family of SiliconBackplane-based chips.
++ *
++ * The External Interface core supports a total of three external chip selects
++ * supporting external interfaces. One of the external chip selects is
++ * used for Flash, one is used for PCMCIA, and the other may be
++ * programmed to support either a synchronous interface or an
++ * asynchronous interface. The asynchronous interface can be used to
++ * support external devices such as UARTs and the BCM2019 Bluetooth
++ * baseband processor.
++ * The external interface core also contains 2 on-chip 16550 UARTs, clock
++ * frequency control, a watchdog interrupt timer, and a GPIO interface.
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: sbextif.h,v 1.1.1.8 2006/02/27 03:43:16 honor Exp $
++ */
 +
 +
-+      return ret;
-+}     
++#ifndef       _SBEXTIF_H
++#define       _SBEXTIF_H
 +
 +
-+static int
-+dev_nvram_ioctl(struct inode *inode, struct file *file, unsigned int cmd, unsigned long arg)
-+{
-+      if (cmd != NVRAM_MAGIC)
-+              return -EINVAL;
-+      return nvram_commit();
-+}
++/* external interface address space */
++#define       EXTIF_PCMCIA_MEMBASE(x) (x)
++#define       EXTIF_PCMCIA_IOBASE(x)  ((x) + 0x100000)
++#define       EXTIF_PCMCIA_CFGBASE(x) ((x) + 0x200000)
++#define       EXTIF_CFGIF_BASE(x)     ((x) + 0x800000)
++#define       EXTIF_FLASH_BASE(x)     ((x) + 0xc00000)
 +
 +
-+static int
-+dev_nvram_mmap(struct file *file, struct vm_area_struct *vma)
-+{
-+      unsigned long offset = virt_to_phys(nvram_buf);
++/* cpp contortions to concatenate w/arg prescan */
++#ifndef PAD
++#define       _PADLINE(line)  pad ## line
++#define       _XSTR(line)     _PADLINE(line)
++#define       PAD             _XSTR(__LINE__)
++#endif        /* PAD */
 +
 +
-+      if (remap_page_range(vma->vm_start, offset, vma->vm_end-vma->vm_start,
-+                           vma->vm_page_prot))
-+              return -EAGAIN;
++/*
++ * The multiple instances of output and output enable registers
++ * are present to allow driver software for multiple cores to control
++ * gpio outputs without needing to share a single register pair.
++ */
++struct gpiouser {
++      uint32  out;
++      uint32  outen;
++};
++#define       NGPIOUSER       5
 +
 +
-+      return 0;
-+}
++typedef volatile struct {
++      uint32  corecontrol;
++      uint32  extstatus;
++      uint32  PAD[2];
 +
 +
-+static int
-+dev_nvram_open(struct inode *inode, struct file * file)
-+{
-+      MOD_INC_USE_COUNT;
-+      return 0;
-+}
++      /* pcmcia control registers */
++      uint32  pcmcia_config;
++      uint32  pcmcia_memwait;
++      uint32  pcmcia_attrwait;
++      uint32  pcmcia_iowait;
 +
 +
-+static int
-+dev_nvram_release(struct inode *inode, struct file * file)
-+{
-+      MOD_DEC_USE_COUNT;
-+      return 0;
-+}
++      /* programmable interface control registers */
++      uint32  prog_config;
++      uint32  prog_waitcount;
 +
 +
-+static struct file_operations dev_nvram_fops = {
-+      owner:          THIS_MODULE,
-+      open:           dev_nvram_open,
-+      release:        dev_nvram_release,
-+      read:           dev_nvram_read,
-+      write:          dev_nvram_write,
-+      ioctl:          dev_nvram_ioctl,
-+      mmap:           dev_nvram_mmap,
-+};
++      /* flash control registers */
++      uint32  flash_config;
++      uint32  flash_waitcount;
++      uint32  PAD[4];
 +
 +
-+static void
-+dev_nvram_exit(void)
-+{
-+      int order = 0;
-+      struct page *page, *end;
++      uint32  watchdog;
 +
 +
-+      if (nvram_handle)
-+              devfs_unregister(nvram_handle);
++      /* clock control */
++      uint32  clockcontrol_n;
++      uint32  clockcontrol_sb;
++      uint32  clockcontrol_pci;
++      uint32  clockcontrol_mii;
++      uint32  PAD[3];
 +
 +
-+      if (nvram_major >= 0)
-+              devfs_unregister_chrdev(nvram_major, "nvram");
++      /* gpio */
++      uint32  gpioin;
++      struct gpiouser gpio[NGPIOUSER];
++      uint32  PAD;
++      uint32  ejtagouten;
++      uint32  gpiointpolarity;
++      uint32  gpiointmask;
++      uint32  PAD[153];
 +
 +
-+      if (nvram_mtd)
-+              put_mtd_device(nvram_mtd);
++      uint8   uartdata;
++      uint8   PAD[3];
++      uint8   uartimer;
++      uint8   PAD[3];
++      uint8   uartfcr;
++      uint8   PAD[3];
++      uint8   uartlcr;
++      uint8   PAD[3];
++      uint8   uartmcr;
++      uint8   PAD[3];
++      uint8   uartlsr;
++      uint8   PAD[3];
++      uint8   uartmsr;
++      uint8   PAD[3];
++      uint8   uartscratch;
++      uint8   PAD[3];
++} extifregs_t;
 +
 +
-+      while ((PAGE_SIZE << order) < NVRAM_SPACE)
-+              order++;
-+      end = virt_to_page(nvram_buf + (PAGE_SIZE << order) - 1);
-+      for (page = virt_to_page(nvram_buf); page <= end; page++)
-+              mem_map_unreserve(page);
++/* corecontrol */
++#define       CC_UE           (1 << 0)                /* uart enable */
 +
 +
-+      _nvram_exit();
-+}
++/* extstatus */
++#define       ES_EM           (1 << 0)                /* endian mode (ro) */
++#define       ES_EI           (1 << 1)                /* external interrupt pin (ro) */
++#define       ES_GI           (1 << 2)                /* gpio interrupt pin (ro) */
 +
 +
-+static int __init
-+dev_nvram_init(void)
-+{
-+      int order = 0, ret = 0;
-+      struct page *page, *end;
-+      unsigned int i;
++/* gpio bit mask */
++#define GPIO_BIT0     (1 << 0)
++#define GPIO_BIT1     (1 << 1)
++#define GPIO_BIT2     (1 << 2)
++#define GPIO_BIT3     (1 << 3)
++#define GPIO_BIT4     (1 << 4)
++#define GPIO_BIT5     (1 << 5)
++#define GPIO_BIT6     (1 << 6)
++#define GPIO_BIT7     (1 << 7)
 +
 +
-+      /* Allocate and reserve memory to mmap() */
-+      while ((PAGE_SIZE << order) < NVRAM_SPACE)
-+              order++;
-+      end = virt_to_page(nvram_buf + (PAGE_SIZE << order) - 1);
-+      for (page = virt_to_page(nvram_buf); page <= end; page++)
-+              mem_map_reserve(page);
 +
 +
-+#ifdef CONFIG_MTD
-+      /* Find associated MTD device */
-+      for (i = 0; i < MAX_MTD_DEVICES; i++) {
-+              nvram_mtd = get_mtd_device(NULL, i);
-+              if (nvram_mtd) {
-+                      if (!strcmp(nvram_mtd->name, "nvram") &&
-+                          nvram_mtd->size >= NVRAM_SPACE)
-+                              break;
-+                      put_mtd_device(nvram_mtd);
-+              }
-+      }
-+      if (i >= MAX_MTD_DEVICES)
-+              nvram_mtd = NULL;
-+#endif
++/* pcmcia/prog/flash_config */
++#define       CF_EN           (1 << 0)                /* enable */
++#define       CF_EM_MASK      0xe                     /* mode */
++#define       CF_EM_SHIFT     1
++#define       CF_EM_FLASH     0x0                     /* flash/asynchronous mode */
++#define       CF_EM_SYNC      0x2                     /* synchronous mode */
++#define       CF_EM_PCMCIA    0x4                     /* pcmcia mode */
++#define       CF_DS           (1 << 4)                /* destsize:  0=8bit, 1=16bit */
++#define       CF_BS           (1 << 5)                /* byteswap */
++#define       CF_CD_MASK      0xc0                    /* clock divider */
++#define       CF_CD_SHIFT     6
++#define       CF_CD_DIV2      0x0                     /* backplane/2 */
++#define       CF_CD_DIV3      0x40                    /* backplane/3 */
++#define       CF_CD_DIV4      0x80                    /* backplane/4 */
++#define       CF_CE           (1 << 8)                /* clock enable */
++#define       CF_SB           (1 << 9)                /* size/bytestrobe (synch only) */
 +
 +
-+      /* Initialize hash table lock */
-+      spin_lock_init(&nvram_lock);
++/* pcmcia_memwait */
++#define       PM_W0_MASK      0x3f                    /* waitcount0 */
++#define       PM_W1_MASK      0x1f00                  /* waitcount1 */
++#define       PM_W1_SHIFT     8
++#define       PM_W2_MASK      0x1f0000                /* waitcount2 */
++#define       PM_W2_SHIFT     16
++#define       PM_W3_MASK      0x1f000000              /* waitcount3 */
++#define       PM_W3_SHIFT     24
 +
 +
-+      /* Initialize commit semaphore */
-+      init_MUTEX(&nvram_sem);
++/* pcmcia_attrwait */
++#define       PA_W0_MASK      0x3f                    /* waitcount0 */
++#define       PA_W1_MASK      0x1f00                  /* waitcount1 */
++#define       PA_W1_SHIFT     8
++#define       PA_W2_MASK      0x1f0000                /* waitcount2 */
++#define       PA_W2_SHIFT     16
++#define       PA_W3_MASK      0x1f000000              /* waitcount3 */
++#define       PA_W3_SHIFT     24
 +
 +
-+      /* Register char device */
-+      if ((nvram_major = devfs_register_chrdev(0, "nvram", &dev_nvram_fops)) < 0) {
-+              ret = nvram_major;
-+              goto err;
-+      }
++/* pcmcia_iowait */
++#define       PI_W0_MASK      0x3f                    /* waitcount0 */
++#define       PI_W1_MASK      0x1f00                  /* waitcount1 */
++#define       PI_W1_SHIFT     8
++#define       PI_W2_MASK      0x1f0000                /* waitcount2 */
++#define       PI_W2_SHIFT     16
++#define       PI_W3_MASK      0x1f000000              /* waitcount3 */
++#define       PI_W3_SHIFT     24
 +
 +
-+      /* Initialize hash table */
-+      _nvram_init();
++/* prog_waitcount */
++#define       PW_W0_MASK      0x0000001f                      /* waitcount0 */
++#define       PW_W1_MASK      0x00001f00                      /* waitcount1 */
++#define       PW_W1_SHIFT     8
++#define       PW_W2_MASK      0x001f0000              /* waitcount2 */
++#define       PW_W2_SHIFT     16
++#define       PW_W3_MASK      0x1f000000              /* waitcount3 */
++#define       PW_W3_SHIFT     24
 +
 +
-+      /* Create /dev/nvram handle */
-+      nvram_handle = devfs_register(NULL, "nvram", DEVFS_FL_NONE, nvram_major, 0,
-+                                    S_IFCHR | S_IRUSR | S_IWUSR | S_IRGRP, &dev_nvram_fops, NULL);
++#define PW_W0       0x0000000c
++#define PW_W1       0x00000a00
++#define PW_W2       0x00020000
++#define PW_W3       0x01000000
 +
 +
-+      /* Set the SDRAM NCDL value into NVRAM if not already done */
-+      if (getintvar(NULL, "sdram_ncdl") == 0) {
-+              unsigned int ncdl;
-+              char buf[] = "0x00000000";
++/* flash_waitcount */
++#define       FW_W0_MASK      0x1f                    /* waitcount0 */
++#define       FW_W1_MASK      0x1f00                  /* waitcount1 */
++#define       FW_W1_SHIFT     8
++#define       FW_W2_MASK      0x1f0000                /* waitcount2 */
++#define       FW_W2_SHIFT     16
++#define       FW_W3_MASK      0x1f000000              /* waitcount3 */
++#define       FW_W3_SHIFT     24
 +
 +
-+              if ((ncdl = sb_memc_get_ncdl(sbh))) {
-+                      sprintf(buf, "0x%08x", ncdl);
-+                      nvram_set("sdram_ncdl", buf);
-+                      nvram_commit();
-+              }
-+      }
++/* watchdog */
++#define WATCHDOG_CLOCK        48000000                /* Hz */
 +
 +
-+      return 0;
++/* clockcontrol_n */
++#define       CN_N1_MASK      0x3f                    /* n1 control */
++#define       CN_N2_MASK      0x3f00                  /* n2 control */
++#define       CN_N2_SHIFT     8
 +
 +
-+ err:
-+      dev_nvram_exit();
-+      return ret;
-+}
++/* clockcontrol_sb/pci/mii */
++#define       CC_M1_MASK      0x3f                    /* m1 control */
++#define       CC_M2_MASK      0x3f00                  /* m2 control */
++#define       CC_M2_SHIFT     8
++#define       CC_M3_MASK      0x3f0000                /* m3 control */
++#define       CC_M3_SHIFT     16
++#define       CC_MC_MASK      0x1f000000              /* mux control */
++#define       CC_MC_SHIFT     24
 +
 +
-+module_init(dev_nvram_init);
-+module_exit(dev_nvram_exit);
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/pcibios.c linux-2.4.32-brcm/arch/mips/bcm947xx/pcibios.c
---- linux-2.4.32/arch/mips/bcm947xx/pcibios.c  1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/pcibios.c     2005-12-16 23:39:10.944836750 +0100
-@@ -0,0 +1,355 @@
++/* Clock control default values */
++#define CC_DEF_N      0x0009                  /* Default values for bcm4710 */
++#define CC_DEF_100    0x04020011
++#define CC_DEF_33     0x11030011
++#define CC_DEF_25     0x11050011
++
++/* Clock control values for 125Mhz */
++#define       CC_125_N        0x0802
++#define       CC_125_M        0x04020009
++#define       CC_125_M25      0x11090009
++#define       CC_125_M33      0x11090005
++
++/* Clock control magic field values */
++#define       CC_F6_2         0x02                    /* A factor of 2 in */
++#define       CC_F6_3         0x03                    /*  6-bit fields like */
++#define       CC_F6_4         0x05                    /*  N1, M1 or M3 */
++#define       CC_F6_5         0x09
++#define       CC_F6_6         0x11
++#define       CC_F6_7         0x21
++
++#define       CC_F5_BIAS      5                       /* 5-bit fields get this added */
++
++#define       CC_MC_BYPASS    0x08
++#define       CC_MC_M1        0x04
++#define       CC_MC_M1M2      0x02
++#define       CC_MC_M1M2M3    0x01
++#define       CC_MC_M1M3      0x11
++
++#define       CC_CLOCK_BASE   24000000        /* Half the clock freq. in the 4710 */
++
++#endif        /* _SBEXTIF_H */
+diff -urN linux.old/arch/mips/bcm947xx/include/sbhndmips.h linux.dev/arch/mips/bcm947xx/include/sbhndmips.h
+--- linux.old/arch/mips/bcm947xx/include/sbhndmips.h   1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbhndmips.h   2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,47 @@
 +/*
 +/*
-+ * Low-Level PCI and SB support for BCM47xx (Linux support code)
++ * Broadcom SiliconBackplane MIPS definitions
 + *
 + *
-+ * Copyright 2005, Broadcom Corporation
++ * SB MIPS cores are custom MIPS32 processors with SiliconBackplane
++ * OCP interfaces. The CP0 processor ID is 0x00024000, where bits
++ * 23:16 mean Broadcom and bits 15:8 mean a MIPS core with an OCP
++ * interface. The core revision is stored in the SB ID register in SB
++ * configuration space.
++ *
++ * Copyright 2006, Broadcom Corporation
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
@@ -7360,358 +7159,399 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/pcibios.c linux-2.4.32-brcm/arch/mips/
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + *
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + *
-+ * $Id$ 
++ * $Id: sbhndmips.h,v 1.1.1.1 2006/02/27 03:43:16 honor Exp $
 + */
 +
 + */
 +
-+#include <linux/config.h>
-+#include <linux/types.h>
-+#include <linux/kernel.h>
-+#include <linux/sched.h>
-+#include <linux/pci.h>
-+#include <linux/init.h>
-+#include <linux/delay.h>
-+#include <asm/io.h>
-+#include <asm/irq.h>
-+#include <asm/paccess.h>
++#ifndef       _sbhndmips_h_
++#define       _sbhndmips_h_
 +
 +
-+#include <typedefs.h>
-+#include <bcmutils.h>
-+#include <sbconfig.h>
-+#include <sbutils.h>
-+#include <sbpci.h>
-+#include <pcicfg.h>
-+#include <bcmdevs.h>
-+#include <bcmnvram.h>
++#include <mipsinc.h>
 +
 +
-+/* Global SB handle */
-+extern sb_t *bcm947xx_sbh;
-+extern spinlock_t bcm947xx_sbh_lock;
++#ifndef _LANGUAGE_ASSEMBLY
 +
 +
-+/* Convenience */
-+#define sbh bcm947xx_sbh
-+#define sbh_lock bcm947xx_sbh_lock
++/* cpp contortions to concatenate w/arg prescan */
++#ifndef PAD
++#define       _PADLINE(line)  pad ## line
++#define       _XSTR(line)     _PADLINE(line)
++#define       PAD             _XSTR(__LINE__)
++#endif        /* PAD */
 +
 +
-+static int
-+sbpci_read_config_byte(struct pci_dev *dev, int where, u8 *value)
-+{
-+      unsigned long flags;
-+      int ret;
++typedef volatile struct {
++      uint32  corecontrol;
++      uint32  PAD[2];
++      uint32  biststatus;
++      uint32  PAD[4];
++      uint32  intstatus;
++      uint32  intmask;
++      uint32  timer;
++} mipsregs_t;
 +
 +
-+      spin_lock_irqsave(&sbh_lock, flags);
-+      ret = sbpci_read_config(sbh, dev->bus->number, PCI_SLOT(dev->devfn), PCI_FUNC(dev->devfn), where, value, sizeof(*value));
-+      spin_unlock_irqrestore(&sbh_lock, flags);
-+      return ret ? PCIBIOS_DEVICE_NOT_FOUND : PCIBIOS_SUCCESSFUL;
-+}
++#endif        /* _LANGUAGE_ASSEMBLY */
 +
 +
-+static int
-+sbpci_read_config_word(struct pci_dev *dev, int where, u16 *value)
-+{
-+      unsigned long flags;
-+      int ret;
++#endif        /* _sbhndmips_h_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/sbmemc.h linux.dev/arch/mips/bcm947xx/include/sbmemc.h
+--- linux.old/arch/mips/bcm947xx/include/sbmemc.h      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbmemc.h      2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,147 @@
++/*
++ * BCM47XX Sonics SiliconBackplane DDR/SDRAM controller core hardware definitions.
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: sbmemc.h,v 1.6 2006/03/02 12:33:44 honor Exp $
++ */
 +
 +
-+      spin_lock_irqsave(&sbh_lock, flags);
-+      ret = sbpci_read_config(sbh, dev->bus->number, PCI_SLOT(dev->devfn), PCI_FUNC(dev->devfn), where, value, sizeof(*value));
-+      spin_unlock_irqrestore(&sbh_lock, flags);
-+      return ret ? PCIBIOS_DEVICE_NOT_FOUND : PCIBIOS_SUCCESSFUL;
-+}
++#ifndef       _SBMEMC_H
++#define       _SBMEMC_H
 +
 +
-+static int
-+sbpci_read_config_dword(struct pci_dev *dev, int where, u32 *value)
-+{
-+      unsigned long flags;
-+      int ret;
++#ifdef _LANGUAGE_ASSEMBLY
 +
 +
-+      spin_lock_irqsave(&sbh_lock, flags);
-+      ret = sbpci_read_config(sbh, dev->bus->number, PCI_SLOT(dev->devfn), PCI_FUNC(dev->devfn), where, value, sizeof(*value));
-+      spin_unlock_irqrestore(&sbh_lock, flags);
-+      return ret ? PCIBIOS_DEVICE_NOT_FOUND : PCIBIOS_SUCCESSFUL;
-+}
++#define       MEMC_CONTROL            0x00
++#define       MEMC_CONFIG             0x04
++#define       MEMC_REFRESH            0x08
++#define       MEMC_BISTSTAT           0x0c
++#define       MEMC_MODEBUF            0x10
++#define       MEMC_BKCLS              0x14
++#define       MEMC_PRIORINV           0x18
++#define       MEMC_DRAMTIM            0x1c
++#define       MEMC_INTSTAT            0x20
++#define       MEMC_INTMASK            0x24
++#define       MEMC_INTINFO            0x28
++#define       MEMC_NCDLCTL            0x30
++#define       MEMC_RDNCDLCOR          0x34
++#define       MEMC_WRNCDLCOR          0x38
++#define       MEMC_MISCDLYCTL         0x3c
++#define       MEMC_DQSGATENCDL        0x40
++#define       MEMC_SPARE              0x44
++#define       MEMC_TPADDR             0x48
++#define       MEMC_TPDATA             0x4c
++#define       MEMC_BARRIER            0x50
++#define       MEMC_CORE               0x54
 +
 +
-+static int
-+sbpci_write_config_byte(struct pci_dev *dev, int where, u8 value)
-+{
-+      unsigned long flags;
-+      int ret;
++#else /* !_LANGUAGE_ASSEMBLY */
 +
 +
-+      spin_lock_irqsave(&sbh_lock, flags);
-+      ret = sbpci_write_config(sbh, dev->bus->number, PCI_SLOT(dev->devfn), PCI_FUNC(dev->devfn), where, &value, sizeof(value));
-+      spin_unlock_irqrestore(&sbh_lock, flags);
-+      return ret ? PCIBIOS_DEVICE_NOT_FOUND : PCIBIOS_SUCCESSFUL;
-+}
++/* Sonics side: MEMC core registers */
++typedef volatile struct sbmemcregs {
++      uint32  control;
++      uint32  config;
++      uint32  refresh;
++      uint32  biststat;
++      uint32  modebuf;
++      uint32  bkcls;
++      uint32  priorinv;
++      uint32  dramtim;
++      uint32  intstat;
++      uint32  intmask;
++      uint32  intinfo;
++      uint32  reserved1;
++      uint32  ncdlctl;
++      uint32  rdncdlcor;
++      uint32  wrncdlcor;
++      uint32  miscdlyctl;
++      uint32  dqsgatencdl;
++      uint32  spare;
++      uint32  tpaddr;
++      uint32  tpdata;
++      uint32  barrier;
++      uint32  core;
++} sbmemcregs_t;
 +
 +
-+static int
-+sbpci_write_config_word(struct pci_dev *dev, int where, u16 value)
-+{
-+      unsigned long flags;
-+      int ret;
++#endif        /* _LANGUAGE_ASSEMBLY */
 +
 +
-+      spin_lock_irqsave(&sbh_lock, flags);
-+      ret = sbpci_write_config(sbh, dev->bus->number, PCI_SLOT(dev->devfn), PCI_FUNC(dev->devfn), where, &value, sizeof(value));
-+      spin_unlock_irqrestore(&sbh_lock, flags);
-+      return ret ? PCIBIOS_DEVICE_NOT_FOUND : PCIBIOS_SUCCESSFUL;
-+}
++/* MEMC Core Init values (OCP ID 0x80f) */
 +
 +
-+static int
-+sbpci_write_config_dword(struct pci_dev *dev, int where, u32 value)
-+{
-+      unsigned long flags;
-+      int ret;
++/* For sdr: */
++#define MEMC_SD_CONFIG_INIT   0x00048000
++#define MEMC_SD_DRAMTIM2_INIT 0x000754d8
++#define MEMC_SD_DRAMTIM3_INIT 0x000754da
++#define MEMC_SD_RDNCDLCOR_INIT        0x00000000
++#define MEMC_SD_WRNCDLCOR_INIT        0x49351200
++#define MEMC_SD1_WRNCDLCOR_INIT       0x14500200      /* For corerev 1 (4712) */
++#define MEMC_SD_MISCDLYCTL_INIT       0x00061c1b
++#define MEMC_SD1_MISCDLYCTL_INIT 0x00021416   /* For corerev 1 (4712) */
++#define MEMC_SD_CONTROL_INIT0 0x00000002
++#define MEMC_SD_CONTROL_INIT1 0x00000008
++#define MEMC_SD_CONTROL_INIT2 0x00000004
++#define MEMC_SD_CONTROL_INIT3 0x00000010
++#define MEMC_SD_CONTROL_INIT4 0x00000001
++#define MEMC_SD_MODEBUF_INIT  0x00000000
++#define MEMC_SD_REFRESH_INIT  0x0000840f
 +
 +
-+      spin_lock_irqsave(&sbh_lock, flags);
-+      ret = sbpci_write_config(sbh, dev->bus->number, PCI_SLOT(dev->devfn), PCI_FUNC(dev->devfn), where, &value, sizeof(value));
-+      spin_unlock_irqrestore(&sbh_lock, flags);
-+      return ret ? PCIBIOS_DEVICE_NOT_FOUND : PCIBIOS_SUCCESSFUL;
-+}
 +
 +
-+static struct pci_ops pcibios_ops = {
-+      sbpci_read_config_byte,
-+      sbpci_read_config_word,
-+      sbpci_read_config_dword,
-+      sbpci_write_config_byte,
-+      sbpci_write_config_word,
-+      sbpci_write_config_dword
-+};
++/* This is for SDRM8X8X4 */
++#define       MEMC_SDR_INIT           0x0008
++#define       MEMC_SDR_MODE           0x32
++#define       MEMC_SDR_NCDL           0x00020032
++#define       MEMC_SDR1_NCDL          0x0002020f      /* For corerev 1 (4712) */
 +
 +
++/* For ddr: */
++#define MEMC_CONFIG_INIT      0x00048000
++#define MEMC_DRAMTIM2_INIT    0x000754d8
++#define MEMC_DRAMTIM25_INIT   0x000754d9
++#define MEMC_RDNCDLCOR_INIT   0x00000000
++#define MEMC_RDNCDLCOR_SIMINIT        0xf6f6f6f6      /* For hdl sim */
++#define MEMC_WRNCDLCOR_INIT   0x49351200
++#define MEMC_1_WRNCDLCOR_INIT 0x14500200
++#define MEMC_DQSGATENCDL_INIT 0x00030000
++#define MEMC_MISCDLYCTL_INIT  0x21061c1b
++#define MEMC_1_MISCDLYCTL_INIT        0x21021400
++#define MEMC_NCDLCTL_INIT     0x00002001
++#define MEMC_CONTROL_INIT0    0x00000002
++#define MEMC_CONTROL_INIT1    0x00000008
++#define MEMC_MODEBUF_INIT0    0x00004000
++#define MEMC_CONTROL_INIT2    0x00000010
++#define MEMC_MODEBUF_INIT1    0x00000100
++#define MEMC_CONTROL_INIT3    0x00000010
++#define MEMC_CONTROL_INIT4    0x00000008
++#define MEMC_REFRESH_INIT     0x0000840f
++#define MEMC_CONTROL_INIT5    0x00000004
++#define MEMC_MODEBUF_INIT2    0x00000000
++#define MEMC_CONTROL_INIT6    0x00000010
++#define MEMC_CONTROL_INIT7    0x00000001
 +
 +
-+void __init
-+pcibios_init(void)
-+{
-+      ulong flags;
 +
 +
-+      if (!(sbh = sb_kattach()))
-+              panic("sb_kattach failed");
-+      spin_lock_init(&sbh_lock);
++/* This is for DDRM16X16X2 */
++#define       MEMC_DDR_INIT           0x0009
++#define       MEMC_DDR_MODE           0x62
++#define       MEMC_DDR_NCDL           0x0005050a
++#define       MEMC_DDR1_NCDL          0x00000a0a      /* For corerev 1 (4712) */
 +
 +
-+      spin_lock_irqsave(&sbh_lock, flags);
-+      sbpci_init(sbh);
-+      spin_unlock_irqrestore(&sbh_lock, flags);
++/* mask for sdr/ddr calibration registers */
++#define MEMC_RDNCDLCOR_RD_MASK        0x000000ff
++#define MEMC_WRNCDLCOR_WR_MASK        0x000000ff
++#define MEMC_DQSGATENCDL_G_MASK       0x000000ff
 +
 +
-+      set_io_port_base((unsigned long) ioremap_nocache(SB_PCI_MEM, 0x04000000));
++/* masks for miscdlyctl registers */
++#define MEMC_MISC_SM_MASK     0x30000000
++#define MEMC_MISC_SM_SHIFT    28
++#define MEMC_MISC_SD_MASK     0x0f000000
++#define MEMC_MISC_SD_SHIFT    24
 +
 +
-+      mdelay(300); //By Joey for Atheros Card
++/* hw threshhold for calculating wr/rd for sdr memc */
++#define MEMC_CD_THRESHOLD     128
 +
 +
-+      /* Scan the SB bus */
-+      pci_scan_bus(0, &pcibios_ops, NULL);
++/* Low bit of init register says if memc is ddr or sdr */
++#define MEMC_CONFIG_DDR               0x00000001
 +
 +
-+}
++#endif        /* _SBMEMC_H */
+diff -urN linux.old/arch/mips/bcm947xx/include/sbpcie.h linux.dev/arch/mips/bcm947xx/include/sbpcie.h
+--- linux.old/arch/mips/bcm947xx/include/sbpcie.h      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbpcie.h      2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,200 @@
++/*
++ * BCM43XX SiliconBackplane PCIE core hardware definitions.
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: sbpcie.h,v 1.1.1.2 2006/02/27 03:43:16 honor Exp $
++ */
 +
 +
-+char * __init
-+pcibios_setup(char *str)
-+{
-+      if (!strncmp(str, "ban=", 4)) {
-+              sbpci_ban(simple_strtoul(str + 4, NULL, 0));
-+              return NULL;
-+      }
++#ifndef       _SBPCIE_H
++#define       _SBPCIE_H
 +
 +
-+      return (str);
-+}
++/* cpp contortions to concatenate w/arg prescan */
++#ifndef PAD
++#define       _PADLINE(line)  pad ## line
++#define       _XSTR(line)     _PADLINE(line)
++#define       PAD             _XSTR(__LINE__)
++#endif
 +
 +
-+static u32 pci_iobase = 0x100;
-+static u32 pci_membase = SB_PCI_DMA;
++/* PCIE Enumeration space offsets */
++#define  PCIE_CORE_CONFIG_OFFSET      0x0
++#define  PCIE_FUNC0_CONFIG_OFFSET     0x400
++#define  PCIE_FUNC1_CONFIG_OFFSET     0x500
++#define  PCIE_FUNC2_CONFIG_OFFSET     0x600
++#define  PCIE_FUNC3_CONFIG_OFFSET     0x700
++#define  PCIE_SPROM_SHADOW_OFFSET     0x800
++#define  PCIE_SBCONFIG_OFFSET         0xE00
 +
 +
-+void __init
-+pcibios_fixup_bus(struct pci_bus *b)
-+{
-+      struct list_head *ln;
-+      struct pci_dev *d;
-+      struct resource *res;
-+      int pos, size;
-+      u32 *base;
-+      u8 irq;
++/* PCIE Bar0 Address Mapping. Each function maps 16KB config space */
++#define PCIE_DEV_BAR0_SIZE            0x4000
++#define PCIE_BAR0_WINMAPCORE_OFFSET   0x0
++#define PCIE_BAR0_EXTSPROM_OFFSET     0x1000
++#define PCIE_BAR0_PCIECORE_OFFSET     0x2000
++#define PCIE_BAR0_CCCOREREG_OFFSET    0x3000
 +
 +
-+              printk("PCI: Fixing up bus %d\n", b->number);
++/* SB side: PCIE core and host control registers */
++typedef struct sbpcieregs {
++      uint32 PAD[3];
++      uint32 biststatus;      /* bist Status: 0x00C */
++      uint32 PAD[6];
++      uint32 sbtopcimailbox;  /* sb to pcie mailbox: 0x028 */
++      uint32 PAD[54];
++      uint32 sbtopcie0;       /* sb to pcie translation 0: 0x100 */
++      uint32 sbtopcie1;       /* sb to pcie translation 1: 0x104 */
++      uint32 sbtopcie2;       /* sb to pcie translation 2: 0x108 */
++      uint32 PAD[4];
 +
 +
-+      /* Fix up SB */
-+      if (b->number == 0) {
-+              for (ln=b->devices.next; ln != &b->devices; ln=ln->next) {
-+                      d = pci_dev_b(ln);
-+                      /* Fix up interrupt lines */
-+                      pci_read_config_byte(d, PCI_INTERRUPT_LINE, &irq);
-+                      d->irq = irq + 2;
-+                      pci_write_config_byte(d, PCI_INTERRUPT_LINE, d->irq);
-+              }
-+      }
++      /* pcie core supports in direct access to config space */
++      uint32 configaddr;      /* pcie config space access: Address field: 0x120 */
++      uint32 configdata;      /* pcie config space access: Data field: 0x124 */
 +
 +
-+      /* Fix up external PCI */
-+      else {
-+              for (ln=b->devices.next; ln != &b->devices; ln=ln->next) {
-+                      d = pci_dev_b(ln);
-+                      /* Fix up resource bases */
-+                      for (pos = 0; pos < 6; pos++) {
-+                              res = &d->resource[pos];
-+                              base = (res->flags & IORESOURCE_IO) ? &pci_iobase : &pci_membase;
-+                              if (res->end) {
-+                                      size = res->end - res->start + 1;
-+                                      if (*base & (size - 1))
-+                                              *base = (*base + size) & ~(size - 1);
-+                                      res->start = *base;
-+                                      res->end = res->start + size - 1;
-+                                      *base += size;
-+                                      pci_write_config_dword(d, PCI_BASE_ADDRESS_0 + (pos << 2), res->start);
-+                              }
-+                              /* Fix up PCI bridge BAR0 only */
-+                              if (b->number == 1 && PCI_SLOT(d->devfn) == 0)
-+                                      break;
-+                      }
-+                      /* Fix up interrupt lines */
-+                      if (pci_find_device(VENDOR_BROADCOM, SB_PCI, NULL))
-+                              d->irq = (pci_find_device(VENDOR_BROADCOM, SB_PCI, NULL))->irq;
-+                      pci_write_config_byte(d, PCI_INTERRUPT_LINE, d->irq);
-+              }
-+      }
-+}
++      /* mdio access to serdes */
++      uint32 mdiocontrol;     /* controls the mdio access: 0x128 */
++      uint32 mdiodata;        /* Data to the mdio access: 0x12c */
 +
 +
-+unsigned int
-+pcibios_assign_all_busses(void)
-+{
-+      return 1;
-+}
-+
-+void
-+pcibios_align_resource(void *data, struct resource *res,
-+                     unsigned long size, unsigned long align)
-+{
-+}
-+
-+int
-+pcibios_enable_resources(struct pci_dev *dev)
-+{
-+      u16 cmd, old_cmd;
-+      int idx;
-+      struct resource *r;
-+
-+      /* External PCI only */
-+      if (dev->bus->number == 0)
-+              return 0;
-+
-+      pci_read_config_word(dev, PCI_COMMAND, &cmd);
-+      old_cmd = cmd;
-+      for(idx=0; idx<6; idx++) {
-+              r = &dev->resource[idx];
-+              if (r->flags & IORESOURCE_IO)
-+                      cmd |= PCI_COMMAND_IO;
-+              if (r->flags & IORESOURCE_MEM)
-+                      cmd |= PCI_COMMAND_MEMORY;
-+      }
-+      if (dev->resource[PCI_ROM_RESOURCE].start)
-+              cmd |= PCI_COMMAND_MEMORY;
-+      if (cmd != old_cmd) {
-+              printk("PCI: Enabling device %s (%04x -> %04x)\n", dev->slot_name, old_cmd, cmd);
-+              pci_write_config_word(dev, PCI_COMMAND, cmd);
-+      }
-+      return 0;
-+}
-+
-+int
-+pcibios_enable_device(struct pci_dev *dev, int mask)
-+{
-+      ulong flags;
-+      uint coreidx;
-+
-+      /* External PCI device enable */
-+      if (dev->bus->number != 0)
-+              return pcibios_enable_resources(dev);
++      /* pcie protocol phy/dllp/tlp register access mechanism */
++      uint32 pcieaddr;        /* address of the internal registeru: 0x130 */
++      uint32 pciedata;        /* Data to/from the internal regsiter: 0x134 */
 +
 +
-+      /* These cores come out of reset enabled */
-+      if (dev->device == SB_MIPS ||
-+          dev->device == SB_MIPS33 ||
-+          dev->device == SB_EXTIF ||
-+          dev->device == SB_CC)
-+              return 0;
++      uint32 PAD[434];
++      uint16 sprom[36];       /* SPROM shadow Area */
++} sbpcieregs_t;
 +
 +
-+      spin_lock_irqsave(&sbh_lock, flags);
-+      coreidx = sb_coreidx(sbh);
-+      if (!sb_setcoreidx(sbh, PCI_SLOT(dev->devfn)))
-+              return PCIBIOS_DEVICE_NOT_FOUND;
++/* SB to PCIE translation masks */
++#define SBTOPCIE0_MASK        0xfc000000
++#define SBTOPCIE1_MASK        0xfc000000
++#define SBTOPCIE2_MASK        0xc0000000
 +
 +
-+      /* 
-+       * The USB core requires a special bit to be set during core
-+       * reset to enable host (OHCI) mode. Resetting the SB core in
-+       * pcibios_enable_device() is a hack for compatibility with
-+       * vanilla usb-ohci so that it does not have to know about
-+       * SB. A driver that wants to use the USB core in device mode
-+       * should know about SB and should reset the bit back to 0
-+       * after calling pcibios_enable_device().
-+       */
-+      if (sb_coreid(sbh) == SB_USB) {
-+              sb_core_disable(sbh, sb_coreflags(sbh, 0, 0));
-+              sb_core_reset(sbh, 1 << 29);
-+      } else
-+              sb_core_reset(sbh, 0);
++/* Access type bits (0:1) */
++#define SBTOPCIE_MEM  0
++#define SBTOPCIE_IO   1
++#define SBTOPCIE_CFG0 2
++#define SBTOPCIE_CFG1 3
 +
 +
-+      sb_setcoreidx(sbh, coreidx);
-+      spin_unlock_irqrestore(&sbh_lock, flags);
-+      
-+      return 0;
-+}
++/* Prefetch enable bit 2 */
++#define SBTOPCIE_PF           4
 +
 +
-+void
-+pcibios_update_resource(struct pci_dev *dev, struct resource *root,
-+                      struct resource *res, int resource)
-+{
-+      unsigned long where, size;
-+      u32 reg;
++/* Write Burst enable for memory write bit 3 */
++#define SBTOPCIE_WR_BURST     8
 +
 +
-+      /* External PCI only */
-+      if (dev->bus->number == 0)
-+              return;
++/* config access */
++#define CONFIGADDR_FUNC_MASK  0x7000
++#define CONFIGADDR_FUNC_SHF   12
++#define CONFIGADDR_REG_MASK   0x0FFF
++#define CONFIGADDR_REG_SHF    0
 +
 +
-+      where = PCI_BASE_ADDRESS_0 + (resource * 4);
-+      size = res->end - res->start;
-+      pci_read_config_dword(dev, where, &reg);
-+      reg = (reg & size) | (((u32)(res->start - root->start)) & ~size);
-+      pci_write_config_dword(dev, where, reg);
-+}
++/* PCIE protocol regs Indirect Address */
++#define PCIEADDR_PROT_MASK    0x300
++#define PCIEADDR_PROT_SHF     8
++#define PCIEADDR_PL_TLP               0
++#define PCIEADDR_PL_DLLP      1
++#define PCIEADDR_PL_PLP               2
 +
 +
-+static void __init
-+quirk_sbpci_bridge(struct pci_dev *dev)
-+{
-+      if (dev->bus->number != 1 || PCI_SLOT(dev->devfn) != 0)
-+              return;
++/* PCIE protocol PHY diagnostic registers */
++#define       PCIE_PLP_MODEREG                0x200 /* Mode */
++#define       PCIE_PLP_STATUSREG              0x204 /* Status */
++#define PCIE_PLP_LTSSMCTRLREG         0x208 /* LTSSM control */
++#define PCIE_PLP_LTLINKNUMREG         0x20c /* Link Training Link number */
++#define PCIE_PLP_LTLANENUMREG         0x210 /* Link Training Lane number */
++#define PCIE_PLP_LTNFTSREG            0x214 /* Link Training N_FTS */
++#define PCIE_PLP_ATTNREG              0x218 /* Attention */
++#define PCIE_PLP_ATTNMASKREG          0x21C /* Attention Mask */
++#define PCIE_PLP_RXERRCTR             0x220 /* Rx Error */
++#define PCIE_PLP_RXFRMERRCTR          0x224 /* Rx Framing Error */
++#define PCIE_PLP_RXERRTHRESHREG               0x228 /* Rx Error threshold */
++#define PCIE_PLP_TESTCTRLREG          0x22C /* Test Control reg */
++#define PCIE_PLP_SERDESCTRLOVRDREG    0x230 /* SERDES Control Override */
++#define PCIE_PLP_TIMINGOVRDREG                0x234 /* Timing param override */
++#define PCIE_PLP_RXTXSMDIAGREG                0x238 /* RXTX State Machine Diag */
++#define PCIE_PLP_LTSSMDIAGREG         0x23C /* LTSSM State Machine Diag */
 +
 +
-+      printk("PCI: Fixing up bridge\n");
++/* PCIE protocol DLLP diagnostic registers */
++#define PCIE_DLLP_LCREG                       0x100 /* Link Control */
++#define PCIE_DLLP_LSREG                       0x104 /* Link Status */
++#define PCIE_DLLP_LAREG                       0x108 /* Link Attention */
++#define PCIE_DLLP_LAMASKREG           0x10C /* Link Attention Mask */
++#define PCIE_DLLP_NEXTTXSEQNUMREG     0x110 /* Next Tx Seq Num */
++#define PCIE_DLLP_ACKEDTXSEQNUMREG    0x114 /* Acked Tx Seq Num */
++#define PCIE_DLLP_PURGEDTXSEQNUMREG   0x118 /* Purged Tx Seq Num */
++#define PCIE_DLLP_RXSEQNUMREG         0x11C /* Rx Sequence Number */
++#define PCIE_DLLP_LRREG                       0x120 /* Link Replay */
++#define PCIE_DLLP_LACKTOREG           0x124 /* Link Ack Timeout */
++#define PCIE_DLLP_PMTHRESHREG         0x128 /* Power Management Threshold */
++#define PCIE_DLLP_RTRYWPREG           0x12C /* Retry buffer write ptr */
++#define PCIE_DLLP_RTRYRPREG           0x130 /* Retry buffer Read ptr */
++#define PCIE_DLLP_RTRYPPREG           0x134 /* Retry buffer Purged ptr */
++#define PCIE_DLLP_RTRRWREG            0x138 /* Retry buffer Read/Write */
++#define PCIE_DLLP_ECTHRESHREG         0x13C /* Error Count Threshold */
++#define PCIE_DLLP_TLPERRCTRREG                0x140 /* TLP Error Counter */
++#define PCIE_DLLP_ERRCTRREG           0x144 /* Error Counter */
++#define PCIE_DLLP_NAKRXCTRREG         0x148 /* NAK Received Counter */
++#define PCIE_DLLP_TESTREG             0x14C /* Test */
++#define PCIE_DLLP_PKTBIST             0x150 /* Packet BIST */
 +
 +
-+      /* Enable PCI bridge bus mastering and memory space */
-+      pci_set_master(dev);
-+      pcibios_enable_resources(dev);
++/* PCIE protocol TLP diagnostic registers */
++#define PCIE_TLP_CONFIGREG            0x000 /* Configuration */
++#define PCIE_TLP_WORKAROUNDSREG               0x004 /* TLP Workarounds */
++#define PCIE_TLP_WRDMAUPPER           0x010 /* Write DMA Upper Address */
++#define PCIE_TLP_WRDMALOWER           0x014 /* Write DMA Lower Address */
++#define PCIE_TLP_WRDMAREQ_LBEREG      0x018 /* Write DMA Len/ByteEn Req */
++#define PCIE_TLP_RDDMAUPPER           0x01C /* Read DMA Upper Address */
++#define PCIE_TLP_RDDMALOWER           0x020 /* Read DMA Lower Address */
++#define PCIE_TLP_RDDMALENREG          0x024 /* Read DMA Len Req */
++#define PCIE_TLP_MSIDMAUPPER          0x028 /* MSI DMA Upper Address */
++#define PCIE_TLP_MSIDMALOWER          0x02C /* MSI DMA Lower Address */
++#define PCIE_TLP_MSIDMALENREG         0x030 /* MSI DMA Len Req */
++#define PCIE_TLP_SLVREQLENREG         0x034 /* Slave Request Len */
++#define PCIE_TLP_FCINPUTSREQ          0x038 /* Flow Control Inputs */
++#define PCIE_TLP_TXSMGRSREQ           0x03C /* Tx StateMachine and Gated Req */
++#define PCIE_TLP_ADRACKCNTARBLEN      0x040 /* Address Ack XferCnt and ARB Len */
++#define PCIE_TLP_DMACPLHDR0           0x044 /* DMA Completion Hdr 0 */
++#define PCIE_TLP_DMACPLHDR1           0x048 /* DMA Completion Hdr 1 */
++#define PCIE_TLP_DMACPLHDR2           0x04C /* DMA Completion Hdr 2 */
++#define PCIE_TLP_DMACPLMISC0          0x050 /* DMA Completion Misc0 */
++#define PCIE_TLP_DMACPLMISC1          0x054 /* DMA Completion Misc1 */
++#define PCIE_TLP_DMACPLMISC2          0x058 /* DMA Completion Misc2 */
++#define PCIE_TLP_SPTCTRLLEN           0x05C /* Split Controller Req len */
++#define PCIE_TLP_SPTCTRLMSIC0         0x060 /* Split Controller Misc 0 */
++#define PCIE_TLP_SPTCTRLMSIC1         0x064 /* Split Controller Misc 1 */
++#define PCIE_TLP_BUSDEVFUNC           0x068 /* Bus/Device/Func */
++#define PCIE_TLP_RESETCTR             0x06C /* Reset Counter */
++#define PCIE_TLP_RTRYBUF              0x070 /* Retry Buffer value */
++#define PCIE_TLP_TGTDEBUG1            0x074 /* Target Debug Reg1 */
++#define PCIE_TLP_TGTDEBUG2            0x078 /* Target Debug Reg2 */
++#define PCIE_TLP_TGTDEBUG3            0x07C /* Target Debug Reg3 */
++#define PCIE_TLP_TGTDEBUG4            0x080 /* Target Debug Reg4 */
 +
 +
-+      /* Enable PCI bridge BAR1 prefetch and burst */
-+      pci_write_config_dword(dev, PCI_BAR1_CONTROL, 3);
-+}     
++/* MDIO control */
++#define MDIOCTL_DIVISOR_MASK          0x7f    /* clock to be used on MDIO */
++#define MDIOCTL_DIVISOR_VAL           0x2
++#define MDIOCTL_PREAM_EN              0x80    /* Enable preamble sequnce */
++#define MDIOCTL_ACCESS_DONE           0x100   /* Tranaction complete */
 +
 +
-+struct pci_fixup pcibios_fixups[] = {
-+      { PCI_FIXUP_HEADER, PCI_ANY_ID, PCI_ANY_ID, quirk_sbpci_bridge },
-+      { 0 }
-+};
++/* MDIO Data */
++#define MDIODATA_MASK                 0x0000ffff      /* data 2 bytes */
++#define MDIODATA_TA                   0x00020000      /* Turnaround */
++#define MDIODATA_REGADDR_SHF          18              /* Regaddr shift */
++#define MDIODATA_REGADDR_MASK         0x003c0000      /* Regaddr Mask */
++#define MDIODATA_DEVADDR_SHF          22              /* Physmedia devaddr shift */
++#define MDIODATA_DEVADDR_MASK         0x0fc00000      /* Physmedia devaddr Mask */
++#define MDIODATA_WRITE                        0x10000000      /* write Transaction */
++#define MDIODATA_READ                 0x20000000      /* Read Transaction */
++#define MDIODATA_START                        0x40000000      /* start of Transaction */
 +
 +
-+/*
-+ *  If we set up a device for bus mastering, we need to check the latency
-+ *  timer as certain crappy BIOSes forget to set it properly.
-+ */
-+unsigned int pcibios_max_latency = 255;
++/* MDIO devices (SERDES modules) */
++#define MDIODATA_DEV_PLL                      0x1d    /* SERDES PLL Dev */
++#define MDIODATA_DEV_TX                       0x1e    /* SERDES TX Dev */
++#define MDIODATA_DEV_RX                       0x1f    /* SERDES RX Dev */
 +
 +
-+void pcibios_set_master(struct pci_dev *dev)
-+{
-+      u8 lat;
-+      pci_read_config_byte(dev, PCI_LATENCY_TIMER, &lat);
-+      if (lat < 16)
-+              lat = (64 <= pcibios_max_latency) ? 64 : pcibios_max_latency;
-+      else if (lat > pcibios_max_latency)
-+              lat = pcibios_max_latency;
-+      else
-+              return;
-+      printk(KERN_DEBUG "PCI: Setting latency timer of device %s to %d\n", dev->slot_name, lat);
-+      pci_write_config_byte(dev, PCI_LATENCY_TIMER, lat);
-+}
++/* SERDES registers */
++#define SERDES_RX_TIMER1              2       /* Rx Timer1 */
++#define SERDES_RX_CDR                 6       /* CDR */
++#define SERDES_RX_CDRBW                       7       /* CDR BW */
 +
 +
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/prom.c linux-2.4.32-brcm/arch/mips/bcm947xx/prom.c
---- linux-2.4.32/arch/mips/bcm947xx/prom.c     1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/prom.c        2005-12-16 23:39:10.944836750 +0100
-@@ -0,0 +1,41 @@
++#endif        /* _SBPCIE_H */
+diff -urN linux.old/arch/mips/bcm947xx/include/sbpci.h linux.dev/arch/mips/bcm947xx/include/sbpci.h
+--- linux.old/arch/mips/bcm947xx/include/sbpci.h       1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbpci.h       2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,114 @@
 +/*
 +/*
-+ * Early initialization code for BCM94710 boards
++ * HND SiliconBackplane PCI core hardware definitions.
 + *
 + *
-+ * Copyright 2004, Broadcom Corporation
++ * Copyright 2006, Broadcom Corporation
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
@@ -7719,7219 +7559,4441 @@ diff -Nur linux-2.4.32/arch/mips/bcm947xx/prom.c linux-2.4.32-brcm/arch/mips/bcm
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + *
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + *
-+ * $Id: prom.c,v 1.1 2005/03/16 13:49:59 wbx Exp $
++ * $Id: sbpci.h,v 1.1.1.11 2006/02/27 03:43:16 honor Exp $
 + */
 +
 + */
 +
-+#include <linux/config.h>
-+#include <linux/init.h>
-+#include <linux/kernel.h>
-+#include <linux/types.h>
-+#include <asm/bootinfo.h>
++#ifndef       _sbpci_h_
++#define       _sbpci_h_
 +
 +
-+void __init
-+prom_init(int argc, const char **argv)
-+{
-+      unsigned long mem;
++#ifndef _LANGUAGE_ASSEMBLY
 +
 +
-+        mips_machgroup = MACH_GROUP_BRCM;
-+        mips_machtype = MACH_BCM947XX;
++/* cpp contortions to concatenate w/arg prescan */
++#ifndef PAD
++#define       _PADLINE(line)  pad ## line
++#define       _XSTR(line)     _PADLINE(line)
++#define       PAD             _XSTR(__LINE__)
++#endif
 +
 +
-+      /* Figure out memory size by finding aliases */
-+      for (mem = (1 << 20); mem < (128 << 20); mem += (1 << 20)) {
-+              if (*(unsigned long *)((unsigned long)(prom_init) + mem) == 
-+                  *(unsigned long *)(prom_init))
-+                      break;
-+      }
-+      add_memory_region(0, mem, BOOT_MEM_RAM);
-+}
++/* Sonics side: PCI core and host control registers */
++typedef struct sbpciregs {
++      uint32 control;         /* PCI control */
++      uint32 PAD[3];
++      uint32 arbcontrol;      /* PCI arbiter control */
++      uint32 PAD[3];
++      uint32 intstatus;       /* Interrupt status */
++      uint32 intmask;         /* Interrupt mask */
++      uint32 sbtopcimailbox;  /* Sonics to PCI mailbox */
++      uint32 PAD[9];
++      uint32 bcastaddr;       /* Sonics broadcast address */
++      uint32 bcastdata;       /* Sonics broadcast data */
++      uint32 PAD[2];
++      uint32 gpioin;          /* ro: gpio input (>=rev2) */
++      uint32 gpioout;         /* rw: gpio output (>=rev2) */
++      uint32 gpioouten;       /* rw: gpio output enable (>= rev2) */
++      uint32 gpiocontrol;     /* rw: gpio control (>= rev2) */
++      uint32 PAD[36];
++      uint32 sbtopci0;        /* Sonics to PCI translation 0 */
++      uint32 sbtopci1;        /* Sonics to PCI translation 1 */
++      uint32 sbtopci2;        /* Sonics to PCI translation 2 */
++      uint32 PAD[189];
++      uint32 pcicfg[4][64];   /* 0x400 - 0x7FF, PCI Cfg Space (>=rev8) */
++      uint16 sprom[36];       /* SPROM shadow Area */
++      uint32 PAD[46];
++} sbpciregs_t;
 +
 +
-+void __init
-+prom_free_prom_memory(void)
-+{
-+}
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/sbmips.c linux-2.4.32-brcm/arch/mips/bcm947xx/sbmips.c
---- linux-2.4.32/arch/mips/bcm947xx/sbmips.c   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/sbmips.c      2005-12-16 23:39:10.944836750 +0100
-@@ -0,0 +1,1038 @@
-+/*
-+ * BCM47XX Sonics SiliconBackplane MIPS core routines
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
-+ */
++#endif        /* _LANGUAGE_ASSEMBLY */
 +
 +
-+#include <typedefs.h>
-+#include <osl.h>
-+#include <sbutils.h>
-+#include <bcmdevs.h>
-+#include <bcmnvram.h>
-+#include <bcmutils.h>
-+#include <hndmips.h>
-+#include <sbconfig.h>
-+#include <sbextif.h>
-+#include <sbchipc.h>
-+#include <sbmemc.h>
-+#include <mipsinc.h>
-+#include <sbutils.h>
++/* PCI control */
++#define PCI_RST_OE    0x01    /* When set, drives PCI_RESET out to pin */
++#define PCI_RST               0x02    /* Value driven out to pin */
++#define PCI_CLK_OE    0x04    /* When set, drives clock as gated by PCI_CLK out to pin */
++#define PCI_CLK               0x08    /* Gate for clock driven out to pin */
 +
 +
-+/*
-+ * Returns TRUE if an external UART exists at the given base
-+ * register.
-+ */
-+static bool
-+BCMINITFN(serial_exists)(uint8 *regs)
-+{
-+      uint8 save_mcr, status1;
++/* PCI arbiter control */
++#define PCI_INT_ARB   0x01    /* When set, use an internal arbiter */
++#define PCI_EXT_ARB   0x02    /* When set, use an external arbiter */
++/* ParkID - for PCI corerev >= 8 */
++#define PCI_PARKID_MASK               0x1c    /* Selects which agent is parked on an idle bus */
++#define PCI_PARKID_SHIFT      2
++#define PCI_PARKID_EXT0               0       /* External master 0 */
++#define PCI_PARKID_EXT1               1       /* External master 1 */
++#define PCI_PARKID_EXT2               2       /* External master 2 */
++#define PCI_PARKID_INT                3       /* Internal master */
++#define PCI_PARKID_LAST               4       /* Last active master */
++
++/* Interrupt status/mask */
++#define PCI_INTA      0x01    /* PCI INTA# is asserted */
++#define PCI_INTB      0x02    /* PCI INTB# is asserted */
++#define PCI_SERR      0x04    /* PCI SERR# has been asserted (write one to clear) */
++#define PCI_PERR      0x08    /* PCI PERR# has been asserted (write one to clear) */
++#define PCI_PME               0x10    /* PCI PME# is asserted */
 +
 +
-+      save_mcr = R_REG(&regs[UART_MCR]);
-+      W_REG(&regs[UART_MCR], UART_MCR_LOOP | 0x0a);
-+      status1 = R_REG(&regs[UART_MSR]) & 0xf0;
-+      W_REG(&regs[UART_MCR], save_mcr);
++/* (General) PCI/SB mailbox interrupts, two bits per pci function */
++#define       MAILBOX_F0_0    0x100   /* function 0, int 0 */
++#define       MAILBOX_F0_1    0x200   /* function 0, int 1 */
++#define       MAILBOX_F1_0    0x400   /* function 1, int 0 */
++#define       MAILBOX_F1_1    0x800   /* function 1, int 1 */
++#define       MAILBOX_F2_0    0x1000  /* function 2, int 0 */
++#define       MAILBOX_F2_1    0x2000  /* function 2, int 1 */
++#define       MAILBOX_F3_0    0x4000  /* function 3, int 0 */
++#define       MAILBOX_F3_1    0x8000  /* function 3, int 1 */
 +
 +
-+      return (status1 == 0x90);
-+}
++/* Sonics broadcast address */
++#define BCAST_ADDR_MASK       0xff    /* Broadcast register address */
++
++/* Sonics to PCI translation types */
++#define SBTOPCI0_MASK 0xfc000000
++#define SBTOPCI1_MASK 0xfc000000
++#define SBTOPCI2_MASK 0xc0000000
++#define SBTOPCI_MEM   0
++#define SBTOPCI_IO    1
++#define SBTOPCI_CFG0  2
++#define SBTOPCI_CFG1  3
++#define       SBTOPCI_PREF    0x4             /* prefetch enable */
++#define       SBTOPCI_BURST   0x8             /* burst enable */
++#define       SBTOPCI_RC_MASK         0x30    /* read command (>= rev11) */
++#define       SBTOPCI_RC_READ         0x00    /* memory read */
++#define       SBTOPCI_RC_READLINE     0x10    /* memory read line */
++#define       SBTOPCI_RC_READMULTI    0x20    /* memory read multiple */
++
++/* PCI core index in SROM shadow area */
++#define SRSH_PI_OFFSET        0       /* first word */
++#define SRSH_PI_MASK  0xf000  /* bit 15:12 */
++#define SRSH_PI_SHIFT 12      /* bit 15:12 */
 +
 +
++#endif        /* _sbpci_h_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/sbpcmcia.h linux.dev/arch/mips/bcm947xx/include/sbpcmcia.h
+--- linux.old/arch/mips/bcm947xx/include/sbpcmcia.h    1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbpcmcia.h    2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,147 @@
 +/*
 +/*
-+ * Initializes UART access. The callback function will be called once
-+ * per found UART.
++ * BCM43XX Sonics SiliconBackplane PCMCIA core hardware definitions.
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: sbpcmcia.h,v 1.1.1.9 2006/02/27 03:43:16 honor Exp $
 + */
 + */
-+void
-+BCMINITFN(sb_serial_init)(sb_t *sbh, void (*add)(void *regs, uint irq, uint baud_base, uint reg_shift))
-+{
-+      void *regs;
-+      ulong base;
-+      uint irq;
-+      int i, n;
 +
 +
-+      if ((regs = sb_setcore(sbh, SB_EXTIF, 0))) {
-+              extifregs_t *eir = (extifregs_t *) regs;
-+              sbconfig_t *sb;
++#ifndef       _SBPCMCIA_H
++#define       _SBPCMCIA_H
 +
 +
-+              /* Determine external UART register base */
-+              sb = (sbconfig_t *)((ulong) eir + SBCONFIGOFF);
-+              base = EXTIF_CFGIF_BASE(sb_base(R_REG(&sb->sbadmatch1)));
 +
 +
-+              /* Determine IRQ */
-+              irq = sb_irq(sbh);
++/* All the addresses that are offsets in attribute space are divided
++ * by two to account for the fact that odd bytes are invalid in
++ * attribute space and our read/write routines make the space appear
++ * as if they didn't exist. Still we want to show the original numbers
++ * as documented in the hnd_pcmcia core manual.
++ */
 +
 +
-+              /* Disable GPIO interrupt initially */
-+              W_REG(&eir->gpiointpolarity, 0);
-+              W_REG(&eir->gpiointmask, 0);
++/* PCMCIA Function Configuration Registers */
++#define       PCMCIA_FCR              (0x700 / 2)
 +
 +
-+              /* Search for external UARTs */
-+              n = 2;
-+              for (i = 0; i < 2; i++) {
-+                      regs = (void *) REG_MAP(base + (i * 8), 8);
-+                      if (BCMINIT(serial_exists)(regs)) {
-+                              /* Set GPIO 1 to be the external UART IRQ */
-+                              W_REG(&eir->gpiointmask, 2);
-+                              if (add)
-+                                      add(regs, irq, 13500000, 0);
-+                      }
-+              }
++#define       FCR0_OFF                0
++#define       FCR1_OFF                (0x40 / 2)
++#define       FCR2_OFF                (0x80 / 2)
++#define       FCR3_OFF                (0xc0 / 2)
 +
 +
-+              /* Add internal UART if enabled */
-+              if (R_REG(&eir->corecontrol) & CC_UE)
-+                      if (add)
-+                              add((void *) &eir->uartdata, irq, sb_clock(sbh), 2);
-+      } else if ((regs = sb_setcore(sbh, SB_CC, 0))) {
-+              chipcregs_t *cc = (chipcregs_t *) regs;
-+              uint32 rev, cap, pll, baud_base, div;
++#define       PCMCIA_FCR0             (0x700 / 2)
++#define       PCMCIA_FCR1             (0x740 / 2)
++#define       PCMCIA_FCR2             (0x780 / 2)
++#define       PCMCIA_FCR3             (0x7c0 / 2)
 +
 +
-+              /* Determine core revision and capabilities */
-+              rev = sb_corerev(sbh);
-+              cap = R_REG(&cc->capabilities);
-+              pll = cap & CAP_PLL_MASK;
++/* Standard PCMCIA FCR registers */
 +
 +
-+              /* Determine IRQ */
-+              irq = sb_irq(sbh);
++#define       PCMCIA_COR              0
 +
 +
-+              if (pll == PLL_TYPE1) {
-+                      /* PLL clock */
-+                      baud_base = sb_clock_rate(pll,
-+                                                R_REG(&cc->clockcontrol_n),
-+                                                R_REG(&cc->clockcontrol_m2));
-+                      div = 1;
-+              } else {
-+                      if (rev >= 11) {
-+                              /* Fixed ALP clock */
-+                              baud_base = 20000000;
-+                              div = 1;
-+                              /* Set the override bit so we don't divide it */
-+                              W_REG(&cc->corecontrol, CC_UARTCLKO);
-+                      } else if (rev >= 3) {
-+                              /* Internal backplane clock */
-+                              baud_base = sb_clock(sbh);
-+                              div = 2;        /* Minimum divisor */
-+                              W_REG(&cc->clkdiv,
-+                                    ((R_REG(&cc->clkdiv) & ~CLKD_UART) | div));
-+                      } else {
-+                              /* Fixed internal backplane clock */
-+                              baud_base = 88000000;
-+                              div = 48;
-+                      }
++#define       COR_RST                 0x80
++#define       COR_LEV                 0x40
++#define       COR_IRQEN               0x04
++#define       COR_BLREN               0x01
++#define       COR_FUNEN               0x01
 +
 +
-+                      /* Clock source depends on strapping if UartClkOverride is unset */
-+                      if ((rev > 0) &&
-+                          ((R_REG(&cc->corecontrol) & CC_UARTCLKO) == 0)) {
-+                              if ((cap & CAP_UCLKSEL) == CAP_UINTCLK) {
-+                                      /* Internal divided backplane clock */
-+                                      baud_base /= div;
-+                              } else {
-+                                      /* Assume external clock of 1.8432 MHz */
-+                                      baud_base = 1843200;
-+                              }
-+                      }
-+              }
 +
 +
-+              /* Add internal UARTs */
-+              n = cap & CAP_UARTS_MASK;
-+              for (i = 0; i < n; i++) {
-+                      /* Register offset changed after revision 0 */
-+                      if (rev)
-+                              regs = (void *)((ulong) &cc->uart0data + (i * 256));
-+                      else
-+                              regs = (void *)((ulong) &cc->uart0data + (i * 8));
++#define       PCICIA_FCSR             (2 / 2)
++#define       PCICIA_PRR              (4 / 2)
++#define       PCICIA_SCR              (6 / 2)
++#define       PCICIA_ESR              (8 / 2)
 +
 +
-+                      if (add)
-+                              add(regs, irq, baud_base, 0);
-+              }
-+      }
-+}
 +
 +
-+/*
-+ * Initialize jtag master and return handle for
-+ * jtag_rwreg. Returns NULL on failure.
-+ */
-+void *
-+sb_jtagm_init(sb_t *sbh, uint clkd, bool exttap)
-+{
-+      void *regs;
++#define PCM_MEMOFF            0x0000
++#define F0_MEMOFF             0x1000
++#define F1_MEMOFF             0x2000
++#define F2_MEMOFF             0x3000
++#define F3_MEMOFF             0x4000
 +
 +
-+      if ((regs = sb_setcore(sbh, SB_CC, 0)) != NULL) {
-+              chipcregs_t *cc = (chipcregs_t *) regs;
-+              uint32 tmp;
++/* Memory base in the function fcr's */
++#define MEM_ADDR0             (0x728 / 2)
++#define MEM_ADDR1             (0x72a / 2)
++#define MEM_ADDR2             (0x72c / 2)
 +
 +
-+              /*
-+               * Determine jtagm availability from
-+               * core revision and capabilities.
-+               */
-+              tmp = sb_corerev(sbh);
-+              /*
-+               * Corerev 10 has jtagm, but the only chip
-+               * with it does not have a mips, and
-+               * the layout of the jtagcmd register is
-+               * different. We'll only accept >= 11.
-+               */
-+              if (tmp < 11)
-+                      return (NULL);
-+
-+              tmp = R_REG(&cc->capabilities);
-+              if ((tmp & CAP_JTAGP) == 0)
-+                      return (NULL);
-+
-+              /* Set clock divider if requested */
-+              if (clkd != 0) {
-+                      tmp = R_REG(&cc->clkdiv);
-+                      tmp = (tmp & ~CLKD_JTAG) |
-+                              ((clkd << CLKD_JTAG_SHIFT) & CLKD_JTAG);
-+                      W_REG(&cc->clkdiv, tmp);
-+              }
++/* PCMCIA base plus Srom access in fcr0: */
++#define PCMCIA_ADDR0          (0x072e / 2)
++#define PCMCIA_ADDR1          (0x0730 / 2)
++#define PCMCIA_ADDR2          (0x0732 / 2)
 +
 +
-+              /* Enable jtagm */
-+              tmp = JCTRL_EN | (exttap ? JCTRL_EXT_EN : 0);
-+              W_REG(&cc->jtagctrl, tmp);
-+      }
++#define MEM_SEG                       (0x0734 / 2)
++#define SROM_CS                       (0x0736 / 2)
++#define SROM_DATAL            (0x0738 / 2)
++#define SROM_DATAH            (0x073a / 2)
++#define SROM_ADDRL            (0x073c / 2)
++#define SROM_ADDRH            (0x073e / 2)
 +
 +
-+      return (regs);
-+}
++/*  Values for srom_cs: */
++#define SROM_IDLE             0
++#define SROM_WRITE            1
++#define SROM_READ             2
++#define SROM_WEN              4
++#define SROM_WDS              7
++#define SROM_DONE             8
 +
 +
-+void
-+sb_jtagm_disable(void *h)
-+{
-+      chipcregs_t *cc = (chipcregs_t *)h;
++/* CIS stuff */
 +
 +
-+      W_REG(&cc->jtagctrl, R_REG(&cc->jtagctrl) & ~JCTRL_EN);
-+}
++/* The CIS stops where the FCRs start */
++#define       CIS_SIZE                PCMCIA_FCR
 +
 +
-+/*
-+ * Read/write a jtag register. Assumes a target with
-+ * 8 bit IR and 32 bit DR.
-+ */
-+#define       IRWIDTH         8
-+#define       DRWIDTH         32
-+uint32
-+jtag_rwreg(void *h, uint32 ir, uint32 dr)
-+{
-+      chipcregs_t *cc = (chipcregs_t *) h;
-+      uint32 tmp;
-+
-+      W_REG(&cc->jtagir, ir);
-+      W_REG(&cc->jtagdr, dr);
-+      tmp = JCMD_START | JCMD_ACC_IRDR |
-+              ((IRWIDTH - 1) << JCMD_IRW_SHIFT) |
-+              (DRWIDTH - 1);
-+      W_REG(&cc->jtagcmd, tmp);
-+      while (((tmp = R_REG(&cc->jtagcmd)) & JCMD_BUSY) == JCMD_BUSY) {
-+              /* OSL_DELAY(1); */
-+      }
++/* Standard tuples we know about */
 +
 +
-+      tmp = R_REG(&cc->jtagdr);
-+      return (tmp);
-+}
++#define       CISTPL_MANFID           0x20            /* Manufacturer and device id */
++#define       CISTPL_FUNCE            0x22            /* Function extensions */
++#define       CISTPL_CFTABLE          0x1b            /* Config table entry */
 +
 +
-+/* Returns the SB interrupt flag of the current core. */
-+uint32
-+sb_flag(sb_t *sbh)
-+{
-+      void *regs;
-+      sbconfig_t *sb;
++/* Function extensions for LANs */
 +
 +
-+      regs = sb_coreregs(sbh);
-+      sb = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
++#define       LAN_TECH                1               /* Technology type */
++#define       LAN_SPEED               2               /* Raw bit rate */
++#define       LAN_MEDIA               3               /* Transmission media */
++#define       LAN_NID                 4               /* Node identification (aka MAC addr) */
++#define       LAN_CONN                5               /* Connector standard */
 +
 +
-+      return (R_REG(&sb->sbtpsflag) & SBTPS_NUM0_MASK);
-+}
 +
 +
-+static const uint32 sbips_int_mask[] = {
-+      0,
-+      SBIPS_INT1_MASK,
-+      SBIPS_INT2_MASK,
-+      SBIPS_INT3_MASK,
-+      SBIPS_INT4_MASK
-+};
-+
-+static const uint32 sbips_int_shift[] = {
-+      0,
-+      0,
-+      SBIPS_INT2_SHIFT,
-+      SBIPS_INT3_SHIFT,
-+      SBIPS_INT4_SHIFT
-+};
++/* CFTable */
++#define CFTABLE_REGWIN_2K     0x08            /* 2k reg windows size */
++#define CFTABLE_REGWIN_4K     0x10            /* 4k reg windows size */
++#define CFTABLE_REGWIN_8K     0x20            /* 8k reg windows size */
 +
 +
-+/*
-+ * Returns the MIPS IRQ assignment of the current core. If unassigned,
-+ * 0 is returned.
++/* Vendor unique tuples are 0x80-0x8f. Within Broadcom we'll
++ * take one for HNBU, and use "extensions" (a la FUNCE) within it.
 + */
 + */
-+uint
-+sb_irq(sb_t *sbh)
-+{
-+      uint idx;
-+      void *regs;
-+      sbconfig_t *sb;
-+      uint32 flag, sbipsflag;
-+      uint irq = 0;
 +
 +
-+      flag = sb_flag(sbh);
++#define       CISTPL_BRCM_HNBU        0x80
 +
 +
-+      idx = sb_coreidx(sbh);
++/* Subtypes of BRCM_HNBU: */
 +
 +
-+      if ((regs = sb_setcore(sbh, SB_MIPS, 0)) ||
-+          (regs = sb_setcore(sbh, SB_MIPS33, 0))) {
-+              sb = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
++#define HNBU_SROMREV          0x00            /* A byte with sromrev, 1 if not present */
++#define HNBU_CHIPID           0x01            /* Two 16bit values: PCI vendor & device id */
++#define HNBU_BOARDREV         0x02            /* One byte board revision */
++#define HNBU_PAPARMS          0x03            /* PA parameters: 8 (sromrev == 1)
++                                               * or 9 (sromrev > 1) bytes
++                                               */
++#define HNBU_OEM              0x04            /* Eight bytes OEM data (sromrev == 1) */
++#define HNBU_CC                       0x05            /* Default country code (sromrev == 1) */
++#define       HNBU_AA                 0x06            /* Antennas available */
++#define       HNBU_AG                 0x07            /* Antenna gain */
++#define HNBU_BOARDFLAGS               0x08            /* board flags (2 or 4 bytes) */
++#define HNBU_LEDS             0x09            /* LED set */
++#define HNBU_CCODE            0x0a            /* Country code (2 bytes ascii + 1 byte cctl)
++                                               * in rev 2
++                                               */
++#define HNBU_CCKPO            0x0b            /* 2 byte cck power offsets in rev 3 */
++#define HNBU_OFDMPO           0x0c            /* 4 byte 11g ofdm power offsets in rev 3 */
++#define HNBU_GPIOTIMER                0x0d            /* 2 bytes with on/off values in rev 3 */
 +
 +
-+              /* sbipsflag specifies which core is routed to interrupts 1 to 4 */
-+              sbipsflag = R_REG(&sb->sbipsflag);
-+              for (irq = 1; irq <= 4; irq++) {
-+                      if (((sbipsflag & sbips_int_mask[irq]) >> sbips_int_shift[irq]) == flag)
-+                              break;
-+              }
-+              if (irq == 5)
-+                      irq = 0;
-+      }
 +
 +
-+      sb_setcoreidx(sbh, idx);
++/* sbtmstatelow */
++#define SBTML_INT_ACK         0x40000         /* ack the sb interrupt */
++#define SBTML_INT_EN          0x20000         /* enable sb interrupt */
 +
 +
-+      return irq;
-+}
++/* sbtmstatehigh */
++#define SBTMH_INT_STATUS      0x40000         /* sb interrupt status */
 +
 +
-+/* Clears the specified MIPS IRQ. */
-+static void
-+BCMINITFN(sb_clearirq)(sb_t *sbh, uint irq)
-+{
-+      void *regs;
-+      sbconfig_t *sb;
++#endif        /* _SBPCMCIA_H */
+diff -urN linux.old/arch/mips/bcm947xx/include/sbsdram.h linux.dev/arch/mips/bcm947xx/include/sbsdram.h
+--- linux.old/arch/mips/bcm947xx/include/sbsdram.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbsdram.h     2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,85 @@
++/*
++ * BCM47XX Sonics SiliconBackplane SDRAM controller core hardware definitions.
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: sbsdram.h,v 1.1.1.9 2006/03/02 13:03:52 honor Exp $
++ */
 +
 +
-+      if (!(regs = sb_setcore(sbh, SB_MIPS, 0)) &&
-+          !(regs = sb_setcore(sbh, SB_MIPS33, 0)))
-+              ASSERT(regs);
-+      sb = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
++#ifndef       _SBSDRAM_H
++#define       _SBSDRAM_H
 +
 +
-+      if (irq == 0)
-+              W_REG(&sb->sbintvec, 0);
-+      else
-+              OR_REG(&sb->sbipsflag, sbips_int_mask[irq]);
-+}
++#ifndef _LANGUAGE_ASSEMBLY
 +
 +
-+/*
-+ * Assigns the specified MIPS IRQ to the specified core. Shared MIPS
-+ * IRQ 0 may be assigned more than once.
-+ */
-+static void
-+BCMINITFN(sb_setirq)(sb_t *sbh, uint irq, uint coreid, uint coreunit)
-+{
-+      void *regs;
-+      sbconfig_t *sb;
-+      uint32 flag;
++/* Sonics side: SDRAM core registers */
++typedef volatile struct sbsdramregs {
++      uint32  initcontrol;    /* Generates external SDRAM initialization sequence */
++      uint32  config;         /* Initializes external SDRAM mode register */
++      uint32  refresh;        /* Controls external SDRAM refresh rate */
++      uint32  pad1;
++      uint32  pad2;
++} sbsdramregs_t;
 +
 +
-+      regs = sb_setcore(sbh, coreid, coreunit);
-+      ASSERT(regs);
-+      flag = sb_flag(sbh);
++/* SDRAM simulation */
++#ifdef RAMSZ
++#define       SDRAMSZ         RAMSZ
++#else
++#define SDRAMSZ               (4 * 1024 * 1024)
++#endif
 +
 +
-+      if (!(regs = sb_setcore(sbh, SB_MIPS, 0)) &&
-+          !(regs = sb_setcore(sbh, SB_MIPS33, 0)))
-+              ASSERT(regs);
-+      sb = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
++extern uchar sdrambuf[SDRAMSZ];
 +
 +
-+      if (irq == 0)
-+              OR_REG(&sb->sbintvec, 1 << flag);
-+      else {
-+              flag <<= sbips_int_shift[irq];
-+              ASSERT(!(flag & ~sbips_int_mask[irq]));
-+              flag |= R_REG(&sb->sbipsflag) & ~sbips_int_mask[irq];
-+              W_REG(&sb->sbipsflag, flag);
-+      }
-+}
++#endif /* _LANGUAGE_ASSEMBLY */
++
++/* SDRAM initialization control (initcontrol) register bits */
++#define SDRAM_CBR     0x0001  /* Writing 1 generates refresh cycle and toggles bit */
++#define SDRAM_PRE     0x0002  /* Writing 1 generates precharge cycle and toggles bit */
++#define SDRAM_MRS     0x0004  /* Writing 1 generates mode register select cycle and toggles bit */
++#define SDRAM_EN      0x0008  /* When set, enables access to SDRAM */
++#define SDRAM_16Mb    0x0000  /* Use 16 Megabit SDRAM */
++#define SDRAM_64Mb    0x0010  /* Use 64 Megabit SDRAM */
++#define SDRAM_128Mb   0x0020  /* Use 128 Megabit SDRAM */
++#define SDRAM_RSVMb   0x0030  /* Use special SDRAM */
++#define SDRAM_RST     0x0080  /* Writing 1 causes soft reset of controller */
++#define SDRAM_SELFREF 0x0100  /* Writing 1 enables self refresh mode */
++#define SDRAM_PWRDOWN 0x0200  /* Writing 1 causes controller to power down */
++#define SDRAM_32BIT   0x0400  /* When set, indicates 32 bit SDRAM interface */
++#define SDRAM_9BITCOL 0x0800  /* When set, indicates 9 bit column */
++
++/* SDRAM configuration (config) register bits */
++#define SDRAM_BURSTFULL       0x0000  /* Use full page bursts */
++#define SDRAM_BURST8  0x0001  /* Use burst of 8 */
++#define SDRAM_BURST4  0x0002  /* Use burst of 4 */
++#define SDRAM_BURST2  0x0003  /* Use burst of 2 */
++#define SDRAM_CAS3    0x0000  /* Use CAS latency of 3 */
++#define SDRAM_CAS2    0x0004  /* Use CAS latency of 2 */
++
++/* SDRAM refresh control (refresh) register bits */
++#define SDRAM_REF(p)  (((p)&0xff) | SDRAM_REF_EN)     /* Refresh period */
++#define SDRAM_REF_EN  0x8000          /* Writing 1 enables periodic refresh */
++
++/* SDRAM Core default Init values (OCP ID 0x803) */
++#define SDRAM_INIT    MEM4MX16X2
++#define SDRAM_CONFIG    SDRAM_BURSTFULL
++#define SDRAM_REFRESH   SDRAM_REF(0x40)
++
++#define MEM1MX16      0x009   /* 2 MB */
++#define MEM1MX16X2    0x409   /* 4 MB */
++#define MEM2MX8X2     0x809   /* 4 MB */
++#define MEM2MX8X4     0xc09   /* 8 MB */
++#define MEM2MX32      0x439   /* 8 MB */
++#define MEM4MX16      0x019   /* 8 MB */
++#define MEM4MX16X2    0x419   /* 16 MB */
++#define MEM8MX8X2     0x819   /* 16 MB */
++#define MEM8MX16      0x829   /* 16 MB */
++#define MEM4MX32      0x429   /* 16 MB */
++#define MEM8MX8X4     0xc19   /* 32 MB */
++#define MEM8MX16X2    0xc29   /* 32 MB */
 +
 +
++#endif        /* _SBSDRAM_H */
+diff -urN linux.old/arch/mips/bcm947xx/include/sbsocram.h linux.dev/arch/mips/bcm947xx/include/sbsocram.h
+--- linux.old/arch/mips/bcm947xx/include/sbsocram.h    1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbsocram.h    2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,64 @@
 +/*
 +/*
-+ * Initializes clocks and interrupts. SB and NVRAM access must be
-+ * initialized prior to calling.
++ * BCM47XX Sonics SiliconBackplane embedded ram core
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: sbsocram.h,v 1.1.1.3 2006/02/27 03:43:16 honor Exp $
 + */
 + */
-+void
-+BCMINITFN(sb_mips_init)(sb_t *sbh)
-+{
-+      ulong hz, ns, tmp;
-+      extifregs_t *eir;
-+      chipcregs_t *cc;
-+      char *value;
-+      uint irq;
 +
 +
-+      /* Figure out current SB clock speed */
-+      if ((hz = sb_clock(sbh)) == 0)
-+              hz = 100000000;
-+      ns = 1000000000 / hz;
++#ifndef       _SBSOCRAM_H
++#define       _SBSOCRAM_H
 +
 +
-+      /* Setup external interface timing */
-+      if ((eir = sb_setcore(sbh, SB_EXTIF, 0))) {
-+              /* Initialize extif so we can get to the LEDs and external UART */
-+              W_REG(&eir->prog_config, CF_EN);
++#define       SR_COREINFO             0x00
++#define       SR_BWALLOC              0x04
++#define       SR_BISTSTAT             0x0c
++#define       SR_BANKINDEX            0x10
++#define       SR_BANKSTBYCTL          0x14
 +
 +
-+              /* Set timing for the flash */
-+              tmp = CEIL(10, ns) << FW_W3_SHIFT;      /* W3 = 10nS */
-+              tmp = tmp | (CEIL(40, ns) << FW_W1_SHIFT); /* W1 = 40nS */
-+              tmp = tmp | CEIL(120, ns);              /* W0 = 120nS */
-+              W_REG(&eir->prog_waitcount, tmp);       /* 0x01020a0c for a 100Mhz clock */
 +
 +
-+              /* Set programmable interface timing for external uart */
-+              tmp = CEIL(10, ns) << FW_W3_SHIFT;      /* W3 = 10nS */
-+              tmp = tmp | (CEIL(20, ns) << FW_W2_SHIFT); /* W2 = 20nS */
-+              tmp = tmp | (CEIL(100, ns) << FW_W1_SHIFT); /* W1 = 100nS */
-+              tmp = tmp | CEIL(120, ns);              /* W0 = 120nS */
-+              W_REG(&eir->prog_waitcount, tmp);       /* 0x01020a0c for a 100Mhz clock */
-+      } else if ((cc = sb_setcore(sbh, SB_CC, 0))) {
-+              /* Set timing for the flash */
-+              tmp = CEIL(10, ns) << FW_W3_SHIFT;      /* W3 = 10nS */
-+              tmp |= CEIL(10, ns) << FW_W1_SHIFT;     /* W1 = 10nS */
-+              tmp |= CEIL(120, ns);                   /* W0 = 120nS */
-+              
-+              // Added by Chen-I for 5365
-+              if (BCMINIT(sb_chip)(sbh) == BCM5365_DEVICE_ID)
-+              {
-+                      W_REG(&cc->flash_waitcount, tmp);
-+                      W_REG(&cc->pcmcia_memwait, tmp);
-+              }
-+              else
-+              {
-+                      if (sb_corerev(sbh) < 9)
-+                              W_REG(&cc->flash_waitcount, tmp);
++#ifndef _LANGUAGE_ASSEMBLY
 +
 +
-+                      if ((sb_corerev(sbh) < 9) ||
-+                       ((BCMINIT(sb_chip)(sbh) == BCM5350_DEVICE_ID) && BCMINIT(sb_chiprev)(sbh) == 0)) {
-+                              W_REG(&cc->pcmcia_memwait, tmp);
-+                      }
-+              }
-+      }
++/* Memcsocram core registers */
++typedef volatile struct sbsocramregs {
++      uint32  coreinfo;
++      uint32  bwalloc;
++      uint32  PAD;
++      uint32  biststat;
++      uint32  bankidx;
++      uint32  standbyctrl;
++} sbsocramregs_t;
 +
 +
-+      /* Chip specific initialization */
-+      switch (BCMINIT(sb_chip)(sbh)) {
-+      case BCM4710_DEVICE_ID:
-+              /* Clear interrupt map */
-+              for (irq = 0; irq <= 4; irq++)
-+                      BCMINIT(sb_clearirq)(sbh, irq);
-+              BCMINIT(sb_setirq)(sbh, 0, SB_CODEC, 0);
-+              BCMINIT(sb_setirq)(sbh, 0, SB_EXTIF, 0);
-+              BCMINIT(sb_setirq)(sbh, 2, SB_ENET, 1);
-+              BCMINIT(sb_setirq)(sbh, 3, SB_ILINE20, 0);
-+              BCMINIT(sb_setirq)(sbh, 4, SB_PCI, 0);
-+              ASSERT(eir);
-+              value = BCMINIT(nvram_get)("et0phyaddr");
-+              if (value && !strcmp(value, "31")) {
-+                      /* Enable internal UART */
-+                      W_REG(&eir->corecontrol, CC_UE);
-+                      /* Give USB its own interrupt */
-+                      BCMINIT(sb_setirq)(sbh, 1, SB_USB, 0);
-+              } else {
-+                      /* Disable internal UART */
-+                      W_REG(&eir->corecontrol, 0);
-+                      /* Give Ethernet its own interrupt */
-+                      BCMINIT(sb_setirq)(sbh, 1, SB_ENET, 0);
-+                      BCMINIT(sb_setirq)(sbh, 0, SB_USB, 0);
-+              }
-+              break;
-+      case BCM5350_DEVICE_ID:
-+              /* Clear interrupt map */
-+              for (irq = 0; irq <= 4; irq++)
-+                      BCMINIT(sb_clearirq)(sbh, irq);
-+              BCMINIT(sb_setirq)(sbh, 0, SB_CC, 0);
-+              BCMINIT(sb_setirq)(sbh, 1, SB_D11, 0);
-+              BCMINIT(sb_setirq)(sbh, 2, SB_ENET, 0);
-+              BCMINIT(sb_setirq)(sbh, 3, SB_PCI, 0);
-+              BCMINIT(sb_setirq)(sbh, 4, SB_USB, 0);
-+              break;
-+      }
-+}
++#endif
 +
 +
-+uint32
-+BCMINITFN(sb_mips_clock)(sb_t *sbh)
-+{
-+      extifregs_t *eir;
-+      chipcregs_t *cc;
-+      uint32 n, m;
-+      uint idx;
-+      uint32 pll_type, rate = 0;
++/* Coreinfo register */
++#define       SRCI_PT_MASK            0x30000
++#define       SRCI_PT_SHIFT           16
 +
 +
-+      /* get index of the current core */
-+      idx = sb_coreidx(sbh);
-+      pll_type = PLL_TYPE1;
++/* In corerev 0, the memory size is 2 to the power of the
++ * base plus 16 plus to the contents of the memsize field plus 1.
++ */
++#define       SRCI_MS0_MASK           0xf
++#define SR_MS0_BASE           16
 +
 +
-+      /* switch to extif or chipc core */
-+      if ((eir = (extifregs_t *) sb_setcore(sbh, SB_EXTIF, 0))) {
-+              n = R_REG(&eir->clockcontrol_n);
-+              m = R_REG(&eir->clockcontrol_sb);
-+      } else if ((cc = (chipcregs_t *) sb_setcore(sbh, SB_CC, 0))) {
-+              pll_type = R_REG(&cc->capabilities) & CAP_PLL_MASK;
-+              n = R_REG(&cc->clockcontrol_n);
-+              if ((pll_type == PLL_TYPE2) ||
-+                  (pll_type == PLL_TYPE4) ||
-+                  (pll_type == PLL_TYPE6) ||
-+                  (pll_type == PLL_TYPE7))
-+                      m = R_REG(&cc->clockcontrol_mips);
-+              else if (pll_type == PLL_TYPE5) {
-+                      rate = 200000000;
-+                      goto out;
-+              }
-+              else if (pll_type == PLL_TYPE3) {
-+                      if (BCMINIT(sb_chip)(sbh) == BCM5365_DEVICE_ID) { /* 5365 is also type3 */
-+                              rate = 200000000;
-+                              goto out;
-+                      } else
-+                              m = R_REG(&cc->clockcontrol_m2); /* 5350 uses m2 to control mips */
-+              } else
-+                      m = R_REG(&cc->clockcontrol_sb);
-+      } else
-+              goto out;
-+
-+      // Added by Chen-I for 5365 
-+      if (BCMINIT(sb_chip)(sbh) == BCM5365_DEVICE_ID)
-+              rate = 100000000;
-+      else
-+              /* calculate rate */
-+              rate = sb_clock_rate(pll_type, n, m);
-+
-+      if (pll_type == PLL_TYPE6)
-+              rate = SB2MIPS_T6(rate);
++/*
++ * In corerev 1 the bank size is 2 ^ the bank size field plus 14,
++ * the memory size is number of banks times bank size.
++ * The same applies to rom size.
++ */
++#define       SRCI_ROMNB_MASK         0xf000
++#define       SRCI_ROMNB_SHIFT        12
++#define       SRCI_ROMBSZ_MASK        0xf00
++#define       SRCI_ROMBSZ_SHIFT       8
++#define       SRCI_SRNB_MASK          0xf0
++#define       SRCI_SRNB_SHIFT         4
++#define       SRCI_SRBSZ_MASK         0xf
++#define       SRCI_SRBSZ_SHIFT        0
++
++#define SR_BSZ_BASE           14
++#endif        /* _SBSOCRAM_H */
+diff -urN linux.old/arch/mips/bcm947xx/include/sbutils.h linux.dev/arch/mips/bcm947xx/include/sbutils.h
+--- linux.old/arch/mips/bcm947xx/include/sbutils.h     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sbutils.h     2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,151 @@
++/*
++ * Misc utility routines for accessing chip-specific features
++ * of Broadcom HNBU SiliconBackplane-based chips.
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: sbutils.h,v 1.4 2006/04/08 07:12:42 honor Exp $
++ */
 +
 +
-+out:
-+      /* switch back to previous core */
-+      sb_setcoreidx(sbh, idx);
++#ifndef       _sbutils_h_
++#define       _sbutils_h_
 +
 +
-+      return rate;
-+}
++/* 
++ * Datastructure to export all chip specific common variables
++ * public (read-only) portion of sbutils handle returned by
++ * sb_attach()/sb_kattach()
++*/
 +
 +
-+#define ALLINTS (IE_IRQ0 | IE_IRQ1 | IE_IRQ2 | IE_IRQ3 | IE_IRQ4)
++struct sb_pub {
 +
 +
-+static void
-+BCMINITFN(handler)(void)
-+{
-+      /* Step 11 */
-+      __asm__ (
-+              ".set\tmips32\n\t"
-+              "ssnop\n\t"
-+              "ssnop\n\t"
-+      /* Disable interrupts */
-+      /*      MTC0(C0_STATUS, 0, MFC0(C0_STATUS, 0) & ~(ALLINTS | STO_IE)); */
-+              "mfc0 $15, $12\n\t"
-+      /* Just a Hack to not to use reg 'at' which was causing problems on 4704 A2 */
-+              "li $14, -31746\n\t"
-+              "and $15, $15, $14\n\t"
-+              "mtc0 $15, $12\n\t"
-+              "eret\n\t"
-+              "nop\n\t"
-+              "nop\n\t"
-+              ".set\tmips0"
-+      );
-+}
++      uint    bustype;                /* SB_BUS, PCI_BUS  */
++      uint    buscoretype;            /* SB_PCI, SB_PCMCIA, SB_PCIE */
++      uint    buscorerev;             /* buscore rev */
++      uint    buscoreidx;             /* buscore index */
++      int     ccrev;                  /* chip common core rev */
++      uint    boardtype;              /* board type */
++      uint    boardvendor;            /* board vendor */
++      uint    chip;                   /* chip number */
++      uint    chiprev;                /* chip revision */
++      uint    chippkg;                /* chip package option */
++      uint    sonicsrev;              /* sonics backplane rev */
++};
 +
 +
-+/* The following MUST come right after handler() */
-+static void
-+BCMINITFN(afterhandler)(void)
-+{
-+}
++typedef const struct sb_pub  sb_t;
 +
 +/*
 +
 +/*
-+ * Set the MIPS, backplane and PCI clocks as closely as possible.
++ * Many of the routines below take an 'sbh' handle as their first arg.
++ * Allocate this by calling sb_attach().  Free it by calling sb_detach().
++ * At any one time, the sbh is logically focused on one particular sb core
++ * (the "current core").
++ * Use sb_setcore() or sb_setcoreidx() to change the association to another core.
 + */
 + */
-+bool
-+BCMINITFN(sb_mips_setclock)(sb_t *sbh, uint32 mipsclock, uint32 sbclock, uint32 pciclock)
-+{
-+      extifregs_t *eir = NULL;
-+      chipcregs_t *cc = NULL;
-+      mipsregs_t *mipsr = NULL;
-+      volatile uint32 *clockcontrol_n, *clockcontrol_sb, *clockcontrol_pci, *clockcontrol_m2;
-+      uint32 orig_n, orig_sb, orig_pci, orig_m2, orig_mips, orig_ratio_parm, orig_ratio_cfg;
-+      uint32 pll_type, sync_mode;
-+      uint ic_size, ic_lsize;
-+      uint idx, i;
-+      typedef struct {
-+              uint32 mipsclock;
-+              uint16 n;
-+              uint32 sb;
-+              uint32 pci33;
-+              uint32 pci25;
-+      } n3m_table_t;
-+      static n3m_table_t BCMINITDATA(type1_table)[] = {
-+              {  96000000, 0x0303, 0x04020011, 0x11030011, 0x11050011 }, /*  96.000 32.000 24.000 */
-+              { 100000000, 0x0009, 0x04020011, 0x11030011, 0x11050011 }, /* 100.000 33.333 25.000 */
-+              { 104000000, 0x0802, 0x04020011, 0x11050009, 0x11090009 }, /* 104.000 31.200 24.960 */
-+              { 108000000, 0x0403, 0x04020011, 0x11050009, 0x02000802 }, /* 108.000 32.400 24.923 */
-+              { 112000000, 0x0205, 0x04020011, 0x11030021, 0x02000403 }, /* 112.000 32.000 24.889 */
-+              { 115200000, 0x0303, 0x04020009, 0x11030011, 0x11050011 }, /* 115.200 32.000 24.000 */
-+              { 120000000, 0x0011, 0x04020011, 0x11050011, 0x11090011 }, /* 120.000 30.000 24.000 */
-+              { 124800000, 0x0802, 0x04020009, 0x11050009, 0x11090009 }, /* 124.800 31.200 24.960 */
-+              { 128000000, 0x0305, 0x04020011, 0x11050011, 0x02000305 }, /* 128.000 32.000 24.000 */
-+              { 132000000, 0x0603, 0x04020011, 0x11050011, 0x02000305 }, /* 132.000 33.000 24.750 */
-+              { 136000000, 0x0c02, 0x04020011, 0x11090009, 0x02000603 }, /* 136.000 32.640 24.727 */
-+              { 140000000, 0x0021, 0x04020011, 0x11050021, 0x02000c02 }, /* 140.000 30.000 24.706 */
-+              { 144000000, 0x0405, 0x04020011, 0x01020202, 0x11090021 }, /* 144.000 30.857 24.686 */
-+              { 150857142, 0x0605, 0x04020021, 0x02000305, 0x02000605 }, /* 150.857 33.000 24.000 */
-+              { 152000000, 0x0e02, 0x04020011, 0x11050021, 0x02000e02 }, /* 152.000 32.571 24.000 */
-+              { 156000000, 0x0802, 0x04020005, 0x11050009, 0x11090009 }, /* 156.000 31.200 24.960 */
-+              { 160000000, 0x0309, 0x04020011, 0x11090011, 0x02000309 }, /* 160.000 32.000 24.000 */
-+              { 163200000, 0x0c02, 0x04020009, 0x11090009, 0x02000603 }, /* 163.200 32.640 24.727 */
-+              { 168000000, 0x0205, 0x04020005, 0x11030021, 0x02000403 }, /* 168.000 32.000 24.889 */
-+              { 176000000, 0x0602, 0x04020003, 0x11050005, 0x02000602 }, /* 176.000 33.000 24.000 */
-+      };
-+      typedef struct {
-+              uint32 mipsclock;
-+              uint16 n;
-+              uint32 m2; /* that is the clockcontrol_m2 */
-+      } type3_table_t;
-+      static type3_table_t type3_table[] = { /* for 5350, mips clock is always double sb clock */
-+              { 150000000, 0x311, 0x4020005 },
-+              { 200000000, 0x311, 0x4020003 },
-+      };
-+      typedef struct {
-+              uint32 mipsclock;
-+              uint32 sbclock;
-+              uint16 n;
-+              uint32 sb;
-+              uint32 pci33;
-+              uint32 m2;
-+              uint32 m3;
-+              uint32 ratio_cfg;
-+              uint32 ratio_parm;
-+      } n4m_table_t;
-+
-+      static n4m_table_t BCMINITDATA(type2_table)[] = {
-+              { 180000000,  80000000, 0x0403, 0x01010000, 0x01020300, 0x01020600, 0x05000100,  8, 0x012a00a9 },
-+              { 180000000,  90000000, 0x0403, 0x01000100, 0x01020300, 0x01000100, 0x05000100, 11, 0x0aaa0555 },
-+              { 200000000, 100000000, 0x0303, 0x02010000, 0x02040001, 0x02010000, 0x06000001, 11, 0x0aaa0555 },
-+              { 211200000, 105600000, 0x0902, 0x01000200, 0x01030400, 0x01000200, 0x05000200, 11, 0x0aaa0555 },
-+              { 220800000, 110400000, 0x1500, 0x01000200, 0x01030400, 0x01000200, 0x05000200, 11, 0x0aaa0555 },
-+              { 230400000, 115200000, 0x0604, 0x01000200, 0x01020600, 0x01000200, 0x05000200, 11, 0x0aaa0555 },
-+              { 234000000, 104000000, 0x0b01, 0x01010000, 0x01010700, 0x01020600, 0x05000100,  8, 0x012a00a9 },
-+              { 240000000, 120000000, 0x0803, 0x01000200, 0x01020600, 0x01000200, 0x05000200, 11, 0x0aaa0555 },
-+              { 252000000, 126000000, 0x0504, 0x01000100, 0x01020500, 0x01000100, 0x05000100, 11, 0x0aaa0555 },
-+              { 264000000, 132000000, 0x0903, 0x01000200, 0x01020700, 0x01000200, 0x05000200, 11, 0x0aaa0555 },
-+              { 270000000, 120000000, 0x0703, 0x01010000, 0x01030400, 0x01020600, 0x05000100,  8, 0x012a00a9 },
-+              { 276000000, 122666666, 0x1500, 0x01010000, 0x01030400, 0x01020600, 0x05000100,  8, 0x012a00a9 },
-+              { 280000000, 140000000, 0x0503, 0x01000000, 0x01010600, 0x01000000, 0x05000000, 11, 0x0aaa0555 },
-+              { 288000000, 128000000, 0x0604, 0x01010000, 0x01030400, 0x01020600, 0x05000100,  8, 0x012a00a9 },
-+              { 288000000, 144000000, 0x0404, 0x01000000, 0x01010600, 0x01000000, 0x05000000, 11, 0x0aaa0555 },
-+              { 300000000, 133333333, 0x0803, 0x01010000, 0x01020600, 0x01020600, 0x05000100,  8, 0x012a00a9 },
-+              { 300000000, 150000000, 0x0803, 0x01000100, 0x01020600, 0x01000100, 0x05000100, 11, 0x0aaa0555 }
-+      };
-+
-+      static n4m_table_t BCMINITDATA(type4_table)[] = {
-+              { 192000000,  96000000, 0x0702, 0x04000011, 0x11030011, 0x04000011, 0x04000003, 11, 0x0aaa0555 },
-+              { 198000000,  99000000, 0x0603, 0x11020005, 0x11030011, 0x11020005, 0x04000005, 11, 0x0aaa0555 },
-+              { 200000000, 100000000, 0x0009, 0x04020011, 0x11030011, 0x04020011, 0x04020003, 11, 0x0aaa0555 },
-+              { 204000000, 102000000, 0x0c02, 0x11020005, 0x01030303, 0x11020005, 0x04000005, 11, 0x0aaa0555 },
-+              { 208000000, 104000000, 0x0802, 0x11030002, 0x11090005, 0x11030002, 0x04000003, 11, 0x0aaa0555 },
-+              { 210000000, 105000000, 0x0209, 0x11020005, 0x01030303, 0x11020005, 0x04000005, 11, 0x0aaa0555 },
-+              { 216000000, 108000000, 0x0111, 0x11020005, 0x01030303, 0x11020005, 0x04000005, 11, 0x0aaa0555 },
-+              { 224000000, 112000000, 0x0205, 0x11030002, 0x02002103, 0x11030002, 0x04000003, 11, 0x0aaa0555 },
-+              { 228000000, 101333333, 0x0e02, 0x11030003, 0x11210005, 0x01030305, 0x04000005,  8, 0x012a00a9 },
-+              { 228000000, 114000000, 0x0e02, 0x11020005, 0x11210005, 0x11020005, 0x04000005, 11, 0x0aaa0555 },
-+              { 240000000, 102857143, 0x0109, 0x04000021, 0x01050203, 0x11030021, 0x04000003, 13, 0x254a14a9 },
-+              { 240000000, 120000000, 0x0109, 0x11030002, 0x01050203, 0x11030002, 0x04000003, 11, 0x0aaa0555 },
-+              { 252000000, 100800000, 0x0203, 0x04000009, 0x11050005, 0x02000209, 0x04000002,  9, 0x02520129 },
-+              { 252000000, 126000000, 0x0203, 0x04000005, 0x11050005, 0x04000005, 0x04000002, 11, 0x0aaa0555 },
-+              { 264000000, 132000000, 0x0602, 0x04000005, 0x11050005, 0x04000005, 0x04000002, 11, 0x0aaa0555 },
-+              { 272000000, 116571428, 0x0c02, 0x04000021, 0x02000909, 0x02000221, 0x04000003, 13, 0x254a14a9 },
-+              { 280000000, 120000000, 0x0209, 0x04000021, 0x01030303, 0x02000221, 0x04000003, 13, 0x254a14a9 },
-+              { 288000000, 123428571, 0x0111, 0x04000021, 0x01030303, 0x02000221, 0x04000003, 13, 0x254a14a9 },
-+              { 300000000, 120000000, 0x0009, 0x04000009, 0x01030203, 0x02000902, 0x04000002,  9, 0x02520129 },
-+              { 300000000, 150000000, 0x0009, 0x04000005, 0x01030203, 0x04000005, 0x04000002, 11, 0x0aaa0555 }
-+      };
 +
 +
-+      static n4m_table_t BCMINITDATA(type7_table)[] = {
-+              { 183333333,  91666666, 0x0605, 0x04000011, 0x11030011, 0x04000011, 0x04000003, 11, 0x0aaa0555 },
-+              { 187500000,  93750000, 0x0a03, 0x04000011, 0x11030011, 0x04000011, 0x04000003, 11, 0x0aaa0555 },
-+              { 196875000,  98437500, 0x1003, 0x11020005, 0x11050011, 0x11020005, 0x04000005, 11, 0x0aaa0555 },
-+              { 200000000, 100000000, 0x0311, 0x04000011, 0x11030011, 0x04000009, 0x04000003, 11, 0x0aaa0555 },
-+              { 200000000, 100000000, 0x0311, 0x04020011, 0x11030011, 0x04020011, 0x04020003, 11, 0x0aaa0555 },
-+              { 206250000, 103125000, 0x1103, 0x11020005, 0x11050011, 0x11020005, 0x04000005, 11, 0x0aaa0555 },
-+              { 212500000, 106250000, 0x0c05, 0x11020005, 0x01030303, 0x11020005, 0x04000005, 11, 0x0aaa0555 },
-+              { 215625000, 107812500, 0x1203, 0x11090009, 0x11050005, 0x11020005, 0x04000005, 11, 0x0aaa0555 },
-+              { 216666666, 108333333, 0x0805, 0x11020003, 0x11030011, 0x11020003, 0x04000003, 11, 0x0aaa0555 },
-+              { 225000000, 112500000, 0x0d03, 0x11020003, 0x11030011, 0x11020003, 0x04000003, 11, 0x0aaa0555 },
-+              { 233333333, 116666666, 0x0905, 0x11020003, 0x11030011, 0x11020003, 0x04000003, 11, 0x0aaa0555 },
-+              { 237500000, 118750000, 0x0e05, 0x11020005, 0x11210005, 0x11020005, 0x04000005, 11, 0x0aaa0555 },
-+              { 240000000, 120000000, 0x0b11, 0x11020009, 0x11210009, 0x11020009, 0x04000009, 11, 0x0aaa0555 },
-+              { 250000000, 125000000, 0x0f03, 0x11020003, 0x11210003, 0x11020003, 0x04000003, 11, 0x0aaa0555 }
-+      };
++#define       SB_OSH          NULL    /* Use for sb_kattach when no osh is available */
++/* exported externs */
++extern sb_t *sb_attach(uint pcidev, osl_t *osh, void *regs, uint bustype,
++                       void *sdh, char **vars, uint *varsz);
++extern sb_t *sb_kattach(void);
++extern void sb_detach(sb_t *sbh);
++extern uint sb_chip(sb_t *sbh);
++extern uint sb_chiprev(sb_t *sbh);
++extern uint sb_chipcrev(sb_t *sbh);
++extern uint sb_chippkg(sb_t *sbh);
++extern uint sb_pcirev(sb_t *sbh);
++extern bool sb_war16165(sb_t *sbh);
++extern uint sb_pcmciarev(sb_t *sbh);
++extern uint sb_boardvendor(sb_t *sbh);
++extern uint sb_boardtype(sb_t *sbh);
++extern uint sb_bus(sb_t *sbh);
++extern uint sb_buscoretype(sb_t *sbh);
++extern uint sb_buscorerev(sb_t *sbh);
++extern uint sb_corelist(sb_t *sbh, uint coreid[]);
++extern uint sb_coreid(sb_t *sbh);
++extern uint sb_coreidx(sb_t *sbh);
++extern uint sb_coreunit(sb_t *sbh);
++extern uint sb_corevendor(sb_t *sbh);
++extern uint sb_corerev(sb_t *sbh);
++extern void *sb_osh(sb_t *sbh);
++extern void sb_setosh(sb_t *sbh, osl_t *osh);
++extern void *sb_coreregs(sb_t *sbh);
++extern uint32 sb_coreflags(sb_t *sbh, uint32 mask, uint32 val);
++extern uint32 sb_coreflagshi(sb_t *sbh, uint32 mask, uint32 val);
++extern bool sb_iscoreup(sb_t *sbh);
++extern void *sb_setcoreidx(sb_t *sbh, uint coreidx);
++extern void *sb_setcore(sb_t *sbh, uint coreid, uint coreunit);
++extern int sb_corebist(sb_t *sbh);
++extern void sb_commit(sb_t *sbh);
++extern uint32 sb_base(uint32 admatch);
++extern uint32 sb_size(uint32 admatch);
++extern void sb_core_reset(sb_t *sbh, uint32 bits, uint32 resetbits);
++extern void sb_core_tofixup(sb_t *sbh);
++extern void sb_core_disable(sb_t *sbh, uint32 bits);
++extern uint32 sb_clock_rate(uint32 pll_type, uint32 n, uint32 m);
++extern uint32 sb_clock(sb_t *sbh);
++extern void sb_pci_setup(sb_t *sbh, uint coremask);
++extern void sb_pcmcia_init(sb_t *sbh);
++extern void sb_watchdog(sb_t *sbh, uint ticks);
++extern void *sb_gpiosetcore(sb_t *sbh);
++extern uint32 sb_gpiocontrol(sb_t *sbh, uint32 mask, uint32 val, uint8 priority);
++extern uint32 sb_gpioouten(sb_t *sbh, uint32 mask, uint32 val, uint8 priority);
++extern uint32 sb_gpioout(sb_t *sbh, uint32 mask, uint32 val, uint8 priority);
++extern uint32 sb_gpioin(sb_t *sbh);
++extern uint32 sb_gpiointpolarity(sb_t *sbh, uint32 mask, uint32 val, uint8 priority);
++extern uint32 sb_gpiointmask(sb_t *sbh, uint32 mask, uint32 val, uint8 priority);
++extern uint32 sb_gpioled(sb_t *sbh, uint32 mask, uint32 val);
++extern uint32 sb_gpioreserve(sb_t *sbh, uint32 gpio_num, uint8 priority);
++extern uint32 sb_gpiorelease(sb_t *sbh, uint32 gpio_num, uint8 priority);
 +
 +
-+      ulong start, end, dst;
-+      bool ret = FALSE;
++extern void sb_clkctl_init(sb_t *sbh);
++extern uint16 sb_clkctl_fast_pwrup_delay(sb_t *sbh);
++extern bool sb_clkctl_clk(sb_t *sbh, uint mode);
++extern int sb_clkctl_xtal(sb_t *sbh, uint what, bool on);
++extern void sb_register_intr_callback(sb_t *sbh, void *intrsoff_fn, void *intrsrestore_fn,
++                                      void *intrsenabled_fn, void *intr_arg);
++extern uint32 sb_set_initiator_to(sb_t *sbh, uint32 to);
++extern int sb_corepciid(sb_t *sbh, uint func, uint16 *pcivendor, uint16 *pcidevice,
++                        uint8 *pciclass, uint8 *pcisubclass, uint8 *pciprogif,
++                        uint8 *pciheader);
++extern uint sb_pcie_readreg(void *sbh, void* arg1, uint offset);
++extern uint sb_pcie_writereg(sb_t *sbh, void *arg1,  uint offset, uint val);
++extern uint32 sb_gpiotimerval(sb_t *sbh, uint32 mask, uint32 val);
++extern bool sb_backplane64(sb_t *sbh);
++extern void sb_btcgpiowar(sb_t *sbh);
 +
 +
-+      /* get index of the current core */
-+      idx = sb_coreidx(sbh);
-+      clockcontrol_m2 = NULL;
 +
 +
-+      /* switch to extif or chipc core */
-+      if ((eir = (extifregs_t *) sb_setcore(sbh, SB_EXTIF, 0))) {
-+              pll_type = PLL_TYPE1;
-+              clockcontrol_n = &eir->clockcontrol_n;
-+              clockcontrol_sb = &eir->clockcontrol_sb;
-+              clockcontrol_pci = &eir->clockcontrol_pci;
-+              clockcontrol_m2 = &cc->clockcontrol_m2;
-+      } else if ((cc = (chipcregs_t *) sb_setcore(sbh, SB_CC, 0))) {
-+              pll_type = R_REG(&cc->capabilities) & CAP_PLL_MASK;
-+              if (pll_type == PLL_TYPE6) {
-+                      clockcontrol_n = NULL;
-+                      clockcontrol_sb = NULL;
-+                      clockcontrol_pci = NULL;
-+              } else {
-+                      clockcontrol_n = &cc->clockcontrol_n;
-+                      clockcontrol_sb = &cc->clockcontrol_sb;
-+                      clockcontrol_pci = &cc->clockcontrol_pci;
-+                      clockcontrol_m2 = &cc->clockcontrol_m2;
-+              }
-+      } else
-+              goto done;
 +
 +
-+      if (pll_type == PLL_TYPE6) {
-+              /* Silence compilers */
-+              orig_n = orig_sb = orig_pci = 0;
-+      } else {
-+              /* Store the current clock register values */
-+              orig_n = R_REG(clockcontrol_n);
-+              orig_sb = R_REG(clockcontrol_sb);
-+              orig_pci = R_REG(clockcontrol_pci);
-+      }
 +
 +
-+      if (pll_type == PLL_TYPE1) {
-+              /* Keep the current PCI clock if not specified */
-+              if (pciclock == 0) {
-+                      pciclock = sb_clock_rate(pll_type, R_REG(clockcontrol_n), R_REG(clockcontrol_pci));
-+                      pciclock = (pciclock <= 25000000) ? 25000000 : 33000000;
-+              }
++extern bool sb_deviceremoved(sb_t *sbh);
++extern uint32 sb_socram_size(sb_t *sbh);
 +
 +
-+              /* Search for the closest MIPS clock less than or equal to a preferred value */
-+              for (i = 0; i < ARRAYSIZE(BCMINIT(type1_table)); i++) {
-+                      ASSERT(BCMINIT(type1_table)[i].mipsclock ==
-+                             sb_clock_rate(pll_type, BCMINIT(type1_table)[i].n, BCMINIT(type1_table)[i].sb));
-+                      if (BCMINIT(type1_table)[i].mipsclock > mipsclock)
-+                              break;
-+              }
-+              if (i == 0) {
-+                      ret = FALSE;
-+                      goto done;
-+              } else {
-+                      ret = TRUE;
-+                      i--;
-+              }
-+              ASSERT(BCMINIT(type1_table)[i].mipsclock <= mipsclock);
++/*
++* Build device path. Path size must be >= SB_DEVPATH_BUFSZ.
++* The returned path is NULL terminated and has trailing '/'.
++* Return 0 on success, nonzero otherwise.
++*/
++extern int sb_devpath(sb_t *sbh, char *path, int size);
 +
 +
-+              /* No PLL change */
-+              if ((orig_n == BCMINIT(type1_table)[i].n) &&
-+                  (orig_sb == BCMINIT(type1_table)[i].sb) &&
-+                  (orig_pci == BCMINIT(type1_table)[i].pci33))
-+                      goto done;
++/* clkctl xtal what flags */
++#define       XTAL                    0x1             /* primary crystal oscillator (2050) */
++#define       PLL                     0x2             /* main chip pll */
 +
 +
-+              /* Set the PLL controls */
-+              W_REG(clockcontrol_n, BCMINIT(type1_table)[i].n);
-+              W_REG(clockcontrol_sb, BCMINIT(type1_table)[i].sb);
-+              if (pciclock == 25000000)
-+                      W_REG(clockcontrol_pci, BCMINIT(type1_table)[i].pci25);
-+              else
-+                      W_REG(clockcontrol_pci, BCMINIT(type1_table)[i].pci33);
++/* clkctl clk mode */
++#define       CLK_FAST                0               /* force fast (pll) clock */
++#define       CLK_DYNAMIC             2               /* enable dynamic clock control */
 +
 +
-+              /* Reset */
-+              sb_watchdog(sbh, 1);
 +
 +
-+              while (1);
-+      } else if ((pll_type == PLL_TYPE3) &&
-+                 (BCMINIT(sb_chip)(sbh) != BCM5365_DEVICE_ID)) {
-+              /* 5350 */
-+              /* Search for the closest MIPS clock less than or equal to a preferred value */
++/* GPIO usage priorities */
++#define GPIO_DRV_PRIORITY     0               /* Driver */
++#define GPIO_APP_PRIORITY     1               /* Application */
++#define GPIO_HI_PRIORITY   2          /* Highest priority. Ignore GPIO reservation */
 +
 +
-+              for (i = 0; i < ARRAYSIZE(type3_table); i++) {
-+                      if (type3_table[i].mipsclock > mipsclock)
-+                              break;
-+              }
-+              if (i == 0) {
-+                      ret = FALSE;
-+                      goto done;
-+              } else {
-+                      ret = TRUE;
-+                      i--;
-+              }
-+              ASSERT(type3_table[i].mipsclock <= mipsclock);
++/* device path */
++#define SB_DEVPATH_BUFSZ      16              /* min buffer size in bytes */
 +
 +
-+              /* No PLL change */
-+              orig_m2 = R_REG(&cc->clockcontrol_m2);
-+              if ((orig_n == type3_table[i].n) &&
-+                  (orig_m2 == type3_table[i].m2)) {
-+                      goto done;
-+              }
++#endif        /* _sbutils_h_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/sflash.h linux.dev/arch/mips/bcm947xx/include/sflash.h
+--- linux.old/arch/mips/bcm947xx/include/sflash.h      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/sflash.h      2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,36 @@
++/*
++ * Broadcom SiliconBackplane chipcommon serial flash interface
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: sflash.h,v 1.1.1.8 2006/02/27 03:43:16 honor Exp $
++ */
 +
 +
-+              /* Set the PLL controls */
-+              W_REG(clockcontrol_n, type3_table[i].n);
-+              W_REG(clockcontrol_m2, type3_table[i].m2);
++#ifndef _sflash_h_
++#define _sflash_h_
 +
 +
-+              /* Reset */
-+              sb_watchdog(sbh, 1);
-+              while (1);
-+      } else if ((pll_type == PLL_TYPE2) ||
-+                 (pll_type == PLL_TYPE4) ||
-+                 (pll_type == PLL_TYPE6) ||
-+                 (pll_type == PLL_TYPE7)) {
-+              n4m_table_t *table = NULL, *te;
-+              uint tabsz = 0;
++#include <typedefs.h>
++#include <sbchipc.h>
 +
 +
-+              ASSERT(cc);
++struct sflash {
++      uint blocksize;         /* Block size */
++      uint numblocks;         /* Number of blocks */
++      uint32 type;            /* Type */
++      uint size;              /* Total size in bytes */
++};
 +
 +
-+              orig_mips = R_REG(&cc->clockcontrol_mips);
++/* Utility functions */
++extern int sflash_poll(chipcregs_t *cc, uint offset);
++extern int sflash_read(chipcregs_t *cc, uint offset, uint len, uchar *buf);
++extern int sflash_write(chipcregs_t *cc, uint offset, uint len, const uchar *buf);
++extern int sflash_erase(chipcregs_t *cc, uint offset);
++extern int sflash_commit(chipcregs_t *cc, uint offset, uint len, const uchar *buf);
++extern struct sflash * sflash_init(chipcregs_t *cc);
 +
 +
-+              if (pll_type == PLL_TYPE6) {
-+                      uint32 new_mips = 0;
++#endif /* _sflash_h_ */
+diff -urN linux.old/arch/mips/bcm947xx/include/trxhdr.h linux.dev/arch/mips/bcm947xx/include/trxhdr.h
+--- linux.old/arch/mips/bcm947xx/include/trxhdr.h      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/trxhdr.h      2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,33 @@
++/*
++ * TRX image file header format.
++ *
++ * Copyright 2005, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id$
++ */ 
 +
 +
-+                      ret = TRUE;
-+                      if (mipsclock <= SB2MIPS_T6(CC_T6_M1))
-+                              new_mips = CC_T6_MMASK;
++#include <typedefs.h>
 +
 +
-+                      if (orig_mips == new_mips)
-+                              goto done;
++#define TRX_MAGIC     0x30524448      /* "HDR0" */
++#define TRX_VERSION   1
++#define TRX_MAX_LEN   0x3A0000
++#define TRX_NO_HEADER 1               /* Do not write TRX header */   
++#define TRX_GZ_FILES  0x2     /* Contains up to TRX_MAX_OFFSET individual gzip files */
++#define TRX_MAX_OFFSET        3
 +
 +
-+                      W_REG(&cc->clockcontrol_mips, new_mips);
-+                      goto end_fill;
-+              }
++struct trx_header {
++      uint32 magic;           /* "HDR0" */
++      uint32 len;             /* Length of file including header */
++      uint32 crc32;           /* 32-bit CRC from flag_version to end of file */
++      uint32 flag_version;    /* 0:15 flags, 16:31 version */
++      uint32 offsets[TRX_MAX_OFFSET]; /* Offsets of partitions from start of header */
++};
 +
 +
-+              if (pll_type == PLL_TYPE2) {
-+                      table = BCMINIT(type2_table);
-+                      tabsz = ARRAYSIZE(BCMINIT(type2_table));
-+              } else if (pll_type == PLL_TYPE4) {
-+                      table = BCMINIT(type4_table);
-+                      tabsz = ARRAYSIZE(BCMINIT(type4_table));
-+              } else if (pll_type == PLL_TYPE7) {
-+                      table = BCMINIT(type7_table);
-+                      tabsz = ARRAYSIZE(BCMINIT(type7_table));
-+              } else
-+                      ASSERT("No table for plltype" == NULL);
++/* Compatibility */
++typedef struct trx_header TRXHDR, *PTRXHDR;
+diff -urN linux.old/arch/mips/bcm947xx/include/typedefs.h linux.dev/arch/mips/bcm947xx/include/typedefs.h
+--- linux.old/arch/mips/bcm947xx/include/typedefs.h    1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/include/typedefs.h    2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,361 @@
++/*
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ * $Id: typedefs.h,v 1.1.1.12 2006/04/08 06:13:40 honor Exp $
++ */
 +
 +
-+              /* Store the current clock register values */
-+              orig_m2 = R_REG(&cc->clockcontrol_m2);
-+              orig_ratio_parm = 0;
-+              orig_ratio_cfg = 0;
++#ifndef _TYPEDEFS_H_
++#define _TYPEDEFS_H_
 +
 +
-+              /* Look up current ratio */
-+              for (i = 0; i < tabsz; i++) {
-+                      if ((orig_n == table[i].n) &&
-+                          (orig_sb == table[i].sb) &&
-+                          (orig_pci == table[i].pci33) &&
-+                          (orig_m2 == table[i].m2) &&
-+                          (orig_mips == table[i].m3)) {
-+                              orig_ratio_parm = table[i].ratio_parm;
-+                              orig_ratio_cfg = table[i].ratio_cfg;
-+                              break;
-+                      }
-+              }
 +
 +
-+              /* Search for the closest MIPS clock greater or equal to a preferred value */
-+              for (i = 0; i < tabsz; i++) {
-+                      ASSERT(table[i].mipsclock ==
-+                             sb_clock_rate(pll_type, table[i].n, table[i].m3));
-+                      if ((mipsclock <= table[i].mipsclock) &&
-+                          ((sbclock == 0) || (sbclock <= table[i].sbclock)))
-+                              break;
-+              }
-+              if (i == tabsz) {
-+                      ret = FALSE;
-+                      goto done;
-+              } else {
-+                      te = &table[i];
-+                      ret = TRUE;
-+              }
++/* Define 'SITE_TYPEDEFS' in the compile to include a site specific
++ * typedef file "site_typedefs.h".
++ *
++ * If 'SITE_TYPEDEFS' is not defined, then the "Inferred Typedefs"
++ * section of this file makes inferences about the compile environment
++ * based on defined symbols and possibly compiler pragmas.
++ *
++ * Following these two sections is the "Default Typedefs"
++ * section. This section is only prcessed if 'USE_TYPEDEF_DEFAULTS' is
++ * defined. This section has a default set of typedefs and a few
++ * proprocessor symbols (TRUE, FALSE, NULL, ...).
++ */
 +
 +
-+              /* No PLL change */
-+              if ((orig_n == te->n) &&
-+                  (orig_sb == te->sb) &&
-+                  (orig_pci == te->pci33) &&
-+                  (orig_m2 == te->m2) &&
-+                  (orig_mips == te->m3))
-+                      goto done;
++#ifdef SITE_TYPEDEFS
 +
 +
-+              /* Set the PLL controls */
-+              W_REG(clockcontrol_n, te->n);
-+              W_REG(clockcontrol_sb, te->sb);
-+              W_REG(clockcontrol_pci, te->pci33);
-+              W_REG(&cc->clockcontrol_m2, te->m2);
-+              W_REG(&cc->clockcontrol_mips, te->m3);
++/*
++ * Site Specific Typedefs
++ *
++ */
 +
 +
-+              /* Set the chipcontrol bit to change mipsref to the backplane divider if needed */
-+              if ((pll_type == PLL_TYPE7) &&
-+                  (te->sb != te->m2) &&
-+                  (sb_clock_rate(pll_type, te->n, te->m2) == 120000000))
-+                      W_REG(&cc->chipcontrol, R_REG(&cc->chipcontrol) | 0x100);
++#include "site_typedefs.h"
 +
 +
-+              /* No ratio change */
-+              if (orig_ratio_parm == te->ratio_parm)
-+                      goto end_fill;
++#else
 +
 +
-+              icache_probe(MFC0(C0_CONFIG, 1), &ic_size, &ic_lsize);
++/*
++ * Inferred Typedefs
++ *
++ */
 +
 +
-+              /* Preload the code into the cache */
-+              start = ((ulong) &&start_fill) & ~(ic_lsize - 1);
-+              end = ((ulong) &&end_fill + (ic_lsize - 1)) & ~(ic_lsize - 1);
-+              while (start < end) {
-+                      cache_op(start, Fill_I);
-+                      start += ic_lsize;
-+              }
++/* Infer the compile environment based on preprocessor symbols and pramas.
++ * Override type definitions as needed, and include configuration dependent
++ * header files to define types.
++ */
 +
 +
-+              /* Copy the handler */
-+              start = (ulong) &BCMINIT(handler);
-+              end = (ulong) &BCMINIT(afterhandler);
-+              dst = KSEG1ADDR(0x180);
-+              for (i = 0; i < (end - start); i += 4)
-+                      *((ulong *)(dst + i)) = *((ulong *)(start + i));
++#ifdef __cplusplus
 +
 +
-+              /* Preload handler into the cache one line at a time */
-+              for (i = 0; i < (end - start); i += 4)
-+                      cache_op(dst + i, Fill_I);
++#define TYPEDEF_BOOL
++#ifndef FALSE
++#define FALSE false
++#endif
++#ifndef TRUE
++#define TRUE  true
++#endif
 +
 +
-+              /* Clear BEV bit */
-+              MTC0(C0_STATUS, 0, MFC0(C0_STATUS, 0) & ~ST0_BEV);
++#else /* ! __cplusplus */
 +
 +
-+              /* Enable interrupts */
-+              MTC0(C0_STATUS, 0, MFC0(C0_STATUS, 0) | (ALLINTS | ST0_IE));
++#if defined(_WIN32)
 +
 +
-+              /* Enable MIPS timer interrupt */
-+              if (!(mipsr = sb_setcore(sbh, SB_MIPS, 0)) &&
-+                  !(mipsr = sb_setcore(sbh, SB_MIPS33, 0)))
-+                      ASSERT(mipsr);
-+              W_REG(&mipsr->intmask, 1);
++#define TYPEDEF_BOOL
++typedef       unsigned char   bool;                   /* consistent w/BOOL */
 +
 +
-+      start_fill:
-+              /* step 1, set clock ratios */
-+              MTC0(C0_BROADCOM, 3, te->ratio_parm);
-+              MTC0(C0_BROADCOM, 1, te->ratio_cfg);
++#endif /* _WIN32 */
 +
 +
-+              /* step 2: program timer intr */
-+              W_REG(&mipsr->timer, 100);
-+              (void) R_REG(&mipsr->timer);
++#endif        /* ! __cplusplus */
 +
 +
-+              /* step 3, switch to async */
-+              sync_mode = MFC0(C0_BROADCOM, 4);
-+              MTC0(C0_BROADCOM, 4, 1 << 22);
++/* use the Windows ULONG_PTR type when compiling for 64 bit */
++#if defined(_WIN64)
++#include <basetsd.h>
++#define TYPEDEF_UINTPTR
++typedef ULONG_PTR     uintptr;
++#endif
 +
 +
-+              /* step 4, set cfg active */
-+              MTC0(C0_BROADCOM, 2, 0x9);
 +
 +
++#if defined(_MINOSL_)
++#define _NEED_SIZE_T_
++#endif
 +
 +
-+              /* steps 5 & 6 */
-+              __asm__ __volatile__ (
-+                      ".set\tmips3\n\t"
-+                      "wait\n\t"
-+                      ".set\tmips0"
-+              );
++#if defined(_NEED_SIZE_T_)
++typedef long unsigned int size_t;
++#endif
 +
 +
-+              /* step 7, clear cfg_active */
-+              MTC0(C0_BROADCOM, 2, 0);
++#ifdef __DJGPP__
++typedef long unsigned int size_t;
++#endif /* __DJGPP__ */
 +
 +
-+              /* Additional Step: set back to orig sync mode */
-+              MTC0(C0_BROADCOM, 4, sync_mode);
++#ifdef _MSC_VER           /* Microsoft C */
++#define TYPEDEF_INT64
++#define TYPEDEF_UINT64
++typedef signed __int64        int64;
++typedef unsigned __int64 uint64;
++#endif
 +
 +
-+              /* step 8, fake soft reset */
-+              MTC0(C0_BROADCOM, 5, MFC0(C0_BROADCOM, 5) | 4);
++#if defined(MACOSX)
++#define TYPEDEF_BOOL
++#endif
 +
 +
-+      end_fill:
-+              /* step 9 set watchdog timer */
-+              sb_watchdog(sbh, 20);
-+              (void) R_REG(&cc->chipid);
-+
-+              /* step 11 */
-+              __asm__ __volatile__ (
-+                      ".set\tmips3\n\t"
-+                      "sync\n\t"
-+                      "wait\n\t"
-+                      ".set\tmips0"
-+              );
-+              while (1);
-+      }
++#if defined(__NetBSD__)
++#define TYPEDEF_ULONG
++#endif
 +
 +
-+done:
-+      /* switch back to previous core */
-+      sb_setcoreidx(sbh, idx);
 +
 +
-+      return ret;
-+}
++#if defined(linux)
++#define TYPEDEF_UINT
++#define TYPEDEF_USHORT
++#define TYPEDEF_ULONG
++#endif
 +
 +
-+/*
-+ *  This also must be run from the cache on 47xx
-+ *  so there are no mips core BIU ops in progress
-+ *  when the PFC is enabled.
-+ */
++#if !defined(linux) && !defined(_WIN32) && !defined(_CFE_) && \
++      !defined(_HNDRTE_) && !defined(_MINOSL_) && !defined(__DJGPP__)
++#define TYPEDEF_UINT
++#define TYPEDEF_USHORT
++#endif
 +
 +
-+static void
-+BCMINITFN(_enable_pfc)(uint32 mode)
-+{
-+      /* write range */
-+      *(volatile uint32 *)PFC_CR1 = 0xffff0000;
 +
 +
-+      /* enable */
-+      *(volatile uint32 *)PFC_CR0 = mode;
-+}
++/* Do not support the (u)int64 types with strict ansi for GNU C */
++#if defined(__GNUC__) && defined(__STRICT_ANSI__)
++#define TYPEDEF_INT64
++#define TYPEDEF_UINT64
++#endif
 +
 +
-+void
-+BCMINITFN(enable_pfc)(uint32 mode)
-+{
-+      ulong start, end;
-+      int i;
++/* ICL accepts unsigned 64 bit type only, and complains in ANSI mode
++ * for singned or unsigned
++ */
++#if defined(__ICL)
 +
 +
-+      /* If auto then choose the correct mode for this
-+         platform, currently we only ever select one mode */
-+      if (mode == PFC_AUTO)
-+              mode = PFC_INST;
++#define TYPEDEF_INT64
 +
 +
-+      /* enable prefetch cache if available */
-+      if (MFC0(C0_BROADCOM, 0) & BRCM_PFC_AVAIL) {
-+              start = (ulong) &BCMINIT(_enable_pfc);
-+              end = (ulong) &BCMINIT(enable_pfc);
++#if defined(__STDC__)
++#define TYPEDEF_UINT64
++#endif
 +
 +
-+              /* Preload handler into the cache one line at a time */
-+              for (i = 0; i < (end - start); i += 4)
-+                      cache_op(start + i, Fill_I);
++#endif /* __ICL */
 +
 +
-+              BCMINIT(_enable_pfc)(mode);
-+      }
-+}
++#if !defined(_WIN32) && !defined(_CFE_) && !defined(_MINOSL_) && \
++      !defined(__DJGPP__)
 +
 +
-+/* returns the ncdl value to be programmed into sdram_ncdl for calibration */
-+uint32
-+BCMINITFN(sb_memc_get_ncdl)(sb_t *sbh)
-+{
-+      sbmemcregs_t *memc;
-+      uint32 ret = 0;
-+      uint32 config, rd, wr, misc, dqsg, cd, sm, sd;
-+      uint idx, rev;
++/* pick up ushort & uint from standard types.h */
++#if defined(linux) && defined(__KERNEL__)
 +
 +
-+      idx = sb_coreidx(sbh);
++#include <linux/types.h>      /* sys/types.h and linux/types.h are oil and water */
 +
 +
-+      memc = (sbmemcregs_t *)sb_setcore(sbh, SB_MEMC, 0);
-+      if (memc == 0)
-+              goto out;
++#else
 +
 +
-+      rev = sb_corerev(sbh);
++#include <sys/types.h>
 +
 +
-+      config = R_REG(&memc->config);
-+      wr = R_REG(&memc->wrncdlcor);
-+      rd = R_REG(&memc->rdncdlcor);
-+      misc = R_REG(&memc->miscdlyctl);
-+      dqsg = R_REG(&memc->dqsgatencdl);
++#endif
 +
 +
-+      rd &= MEMC_RDNCDLCOR_RD_MASK;
-+      wr &= MEMC_WRNCDLCOR_WR_MASK;
-+      dqsg &= MEMC_DQSGATENCDL_G_MASK;
++#endif /* !_WIN32 && !PMON && !_CFE_ && !_HNDRTE_  && !_MINOSL_ && !__DJGPP__ */
 +
 +
-+      if (config & MEMC_CONFIG_DDR) {
-+              ret = (wr << 16) | (rd << 8) | dqsg;
-+      } else {
-+              if (rev > 0)
-+                      cd = rd;
-+              else
-+                      cd = (rd == MEMC_CD_THRESHOLD) ? rd : (wr + MEMC_CD_THRESHOLD);
-+              sm = (misc & MEMC_MISC_SM_MASK) >> MEMC_MISC_SM_SHIFT;
-+              sd = (misc & MEMC_MISC_SD_MASK) >> MEMC_MISC_SD_SHIFT;
-+              ret = (sm << 16) | (sd << 8) | cd;
-+      }
++#if defined(MACOSX)
 +
 +
-+out:
-+      /* switch back to previous core */
-+      sb_setcoreidx(sbh, idx);
++#ifdef __BIG_ENDIAN__
++#define IL_BIGENDIAN
++#else
++#ifdef IL_BIGENDIAN
++#error "IL_BIGENDIAN was defined for a little-endian compile"
++#endif
++#endif /* __BIG_ENDIAN__ */
 +
 +
-+      return ret;
-+}
++#if !defined(__cplusplus)
 +
 +
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/sbpci.c linux-2.4.32-brcm/arch/mips/bcm947xx/sbpci.c
---- linux-2.4.32/arch/mips/bcm947xx/sbpci.c    1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/sbpci.c       2005-12-16 23:39:10.948837000 +0100
-@@ -0,0 +1,588 @@
-+/*
-+ * Low-Level PCI and SB support for BCM47xx
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
-+ */
++#if defined(__i386__)
++typedef unsigned char bool;
++#else
++typedef unsigned int bool;
++#endif
++#define TYPE_BOOL 1
++enum {
++    false     = 0,
++    true      = 1
++};
 +
 +
-+#include <typedefs.h>
-+#include <pcicfg.h>
-+#include <bcmdevs.h>
-+#include <sbconfig.h>
-+#include <osl.h>
-+#include <sbutils.h>
-+#include <sbpci.h>
-+#include <bcmendian.h>
-+#include <bcmutils.h>
-+#include <bcmnvram.h>
-+#include <hndmips.h>
++#if defined(KERNEL)
++#include <IOKit/IOTypes.h>
++#endif /* KERNEL */
 +
 +
-+/* Can free sbpci_init() memory after boot */
-+#ifndef linux
-+#define __init
-+#endif
++#endif /* __cplusplus */
 +
 +
-+/* Emulated configuration space */
-+static pci_config_regs sb_config_regs[SB_MAXCORES];
++#endif /* MACOSX */
 +
 +
-+/* Banned cores */
-+static uint16 pci_ban[32] = { 0 };
-+static uint pci_banned = 0;
 +
 +
-+/* CardBus mode */
-+static bool cardbus = FALSE;
++/* use the default typedefs in the next section of this file */
++#define USE_TYPEDEF_DEFAULTS
++
++#endif /* SITE_TYPEDEFS */
 +
 +
-+/* Disable PCI host core */
-+static bool pci_disabled = FALSE;
 +
 +/*
 +
 +/*
-+ * Functions for accessing external PCI configuration space
++ * Default Typedefs
++ *
 + */
 +
 + */
 +
-+/* Assume one-hot slot wiring */
-+#define PCI_SLOT_MAX 16
++#ifdef USE_TYPEDEF_DEFAULTS
++#undef USE_TYPEDEF_DEFAULTS
 +
 +
-+static uint32
-+config_cmd(sb_t *sbh, uint bus, uint dev, uint func, uint off)
-+{
-+      uint coreidx;
-+      sbpciregs_t *regs;
-+      uint32 addr = 0;
++#ifndef TYPEDEF_BOOL
++typedef       /* @abstract@ */ unsigned char  bool;
++#endif
 +
 +
-+      /* CardBusMode supports only one device */
-+      if (cardbus && dev > 1)
-+              return 0;
++/* define uchar, ushort, uint, ulong */
 +
 +
-+      coreidx = sb_coreidx(sbh);
-+      regs = (sbpciregs_t *) sb_setcore(sbh, SB_PCI, 0);
++#ifndef TYPEDEF_UCHAR
++typedef unsigned char uchar;
++#endif
 +
 +
-+      /* Type 0 transaction */
-+      if (bus == 1) {
-+              /* Skip unwired slots */
-+              if (dev < PCI_SLOT_MAX) {
-+                      /* Slide the PCI window to the appropriate slot */
-+                      W_REG(&regs->sbtopci1, SBTOPCI_CFG0 | ((1 << (dev + 16)) & SBTOPCI1_MASK));
-+                      addr = SB_PCI_CFG | ((1 << (dev + 16)) & ~SBTOPCI1_MASK) |
-+                              (func << 8) | (off & ~3);
-+              }
-+      }
++#ifndef TYPEDEF_USHORT
++typedef unsigned short        ushort;
++#endif
 +
 +
-+      /* Type 1 transaction */
-+      else {
-+              W_REG(&regs->sbtopci1, SBTOPCI_CFG1);
-+              addr = SB_PCI_CFG | (bus << 16) | (dev << 11) | (func << 8) | (off & ~3);
-+      }
++#ifndef TYPEDEF_UINT
++typedef unsigned int  uint;
++#endif
 +
 +
-+      sb_setcoreidx(sbh, coreidx);
++#ifndef TYPEDEF_ULONG
++typedef unsigned long ulong;
++#endif
 +
 +
-+      return addr;
-+}
++/* define [u]int8/16/32/64, uintptr */
 +
 +
-+static int
-+extpci_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
-+{
-+      uint32 addr, *reg = NULL, val;
-+      int ret = 0;
++#ifndef TYPEDEF_UINT8
++typedef unsigned char uint8;
++#endif
 +
 +
-+      if (pci_disabled ||
-+          !(addr = config_cmd(sbh, bus, dev, func, off)) ||
-+          !(reg = (uint32 *) REG_MAP(addr, len)) ||
-+          BUSPROBE(val, reg))
-+              val = 0xffffffff;
++#ifndef TYPEDEF_UINT16
++typedef unsigned short        uint16;
++#endif
 +
 +
-+      val >>= 8 * (off & 3);
-+      if (len == 4)
-+              *((uint32 *) buf) = val;
-+      else if (len == 2)
-+              *((uint16 *) buf) = (uint16) val;
-+      else if (len == 1)
-+              *((uint8 *) buf) = (uint8) val;
-+      else
-+              ret = -1;
++#ifndef TYPEDEF_UINT32
++typedef unsigned int  uint32;
++#endif
 +
 +
-+      if (reg)
-+              REG_UNMAP(reg);
++#ifndef TYPEDEF_UINT64
++typedef unsigned long long uint64;
++#endif
 +
 +
-+      return ret;
-+}
++#ifndef TYPEDEF_UINTPTR
++typedef unsigned int  uintptr;
++#endif
 +
 +
-+static int
-+extpci_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
-+{
-+      uint32 addr, *reg = NULL, val;
-+      int ret = 0;
++#ifndef TYPEDEF_INT8
++typedef signed char   int8;
++#endif
 +
 +
-+      if (pci_disabled ||
-+          !(addr = config_cmd(sbh, bus, dev, func, off)) ||
-+          !(reg = (uint32 *) REG_MAP(addr, len)) ||
-+          BUSPROBE(val, reg))
-+              goto done;
++#ifndef TYPEDEF_INT16
++typedef signed short  int16;
++#endif
 +
 +
-+      if (len == 4)
-+              val = *((uint32 *) buf);
-+      else if (len == 2) {
-+              val &= ~(0xffff << (8 * (off & 3)));
-+              val |= *((uint16 *) buf) << (8 * (off & 3));
-+      } else if (len == 1) {
-+              val &= ~(0xff << (8 * (off & 3)));
-+              val |= *((uint8 *) buf) << (8 * (off & 3));
-+      } else
-+              ret = -1;
++#ifndef TYPEDEF_INT32
++typedef signed int    int32;
++#endif
++
++#ifndef TYPEDEF_INT64
++typedef signed long long int64;
++#endif
 +
 +
-+      W_REG(reg, val);
++/* define float32/64, float_t */
 +
 +
-+ done:
-+      if (reg)
-+              REG_UNMAP(reg);
++#ifndef TYPEDEF_FLOAT32
++typedef float         float32;
++#endif
 +
 +
-+      return ret;
-+}
++#ifndef TYPEDEF_FLOAT64
++typedef double                float64;
++#endif
 +
 +/*
 +
 +/*
-+ * Functions for accessing translated SB configuration space
++ * abstracted floating point type allows for compile time selection of
++ * single or double precision arithmetic.  Compiling with -DFLOAT32
++ * selects single precision; the default is double precision.
 + */
 +
 + */
 +
-+static int
-+sb_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
-+{
-+      pci_config_regs *cfg;
++#ifndef TYPEDEF_FLOAT_T
 +
 +
-+      if (dev >= SB_MAXCORES || (off + len) > sizeof(pci_config_regs))
-+              return -1;
-+      cfg = &sb_config_regs[dev];
++#if defined(FLOAT32)
++typedef float32 float_t;
++#else /* default to double precision floating point */
++typedef float64 float_t;
++#endif
 +
 +
-+      ASSERT(ISALIGNED(off, len));
-+      ASSERT(ISALIGNED((uintptr)buf, len));
++#endif /* TYPEDEF_FLOAT_T */
 +
 +
-+      if (len == 4)
-+              *((uint32 *) buf) = ltoh32(*((uint32 *)((ulong) cfg + off)));
-+      else if (len == 2)
-+              *((uint16 *) buf) = ltoh16(*((uint16 *)((ulong) cfg + off)));
-+      else if (len == 1)
-+              *((uint8 *) buf) = *((uint8 *)((ulong) cfg + off));
-+      else
-+              return -1;
++/* define macro values */
 +
 +
-+      return 0;
-+}
++#ifndef FALSE
++#define FALSE 0
++#endif
 +
 +
-+static int
-+sb_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
-+{
-+      uint coreidx, n;
-+      void *regs;
-+      sbconfig_t *sb;
-+      pci_config_regs *cfg;
++#ifndef TRUE
++#define TRUE  1  /* TRUE */
++#endif
 +
 +
-+      if (dev >= SB_MAXCORES || (off + len) > sizeof(pci_config_regs))
-+              return -1;
-+      cfg = &sb_config_regs[dev];
++#ifndef NULL
++#define       NULL    0
++#endif
 +
 +
-+      ASSERT(ISALIGNED(off, len));
-+      ASSERT(ISALIGNED((uintptr)buf, len));
++#ifndef OFF
++#define       OFF     0
++#endif
 +
 +
-+      /* Emulate BAR sizing */
-+      if (off >= OFFSETOF(pci_config_regs, base[0]) && off <= OFFSETOF(pci_config_regs, base[3]) &&
-+          len == 4 && *((uint32 *) buf) == ~0) {
-+              coreidx = sb_coreidx(sbh);
-+              if ((regs = sb_setcoreidx(sbh, dev))) {
-+                      sb = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
-+                      /* Highest numbered address match register */
-+                      n = (R_REG(&sb->sbidlow) & SBIDL_AR_MASK) >> SBIDL_AR_SHIFT;
-+                      if (off == OFFSETOF(pci_config_regs, base[0]))
-+                              cfg->base[0] = ~(sb_size(R_REG(&sb->sbadmatch0)) - 1);
-+                      else if (off == OFFSETOF(pci_config_regs, base[1]) && n >= 1)
-+                              cfg->base[1] = ~(sb_size(R_REG(&sb->sbadmatch1)) - 1);
-+                      else if (off == OFFSETOF(pci_config_regs, base[2]) && n >= 2)
-+                              cfg->base[2] = ~(sb_size(R_REG(&sb->sbadmatch2)) - 1);
-+                      else if (off == OFFSETOF(pci_config_regs, base[3]) && n >= 3)
-+                              cfg->base[3] = ~(sb_size(R_REG(&sb->sbadmatch3)) - 1);
-+              }
-+              sb_setcoreidx(sbh, coreidx);
-+              return 0;
-+      }
++#ifndef ON
++#define       ON      1  /* ON = 1 */
++#endif
 +
 +
-+      if (len == 4)
-+              *((uint32 *)((ulong) cfg + off)) = htol32(*((uint32 *) buf));
-+      else if (len == 2)
-+              *((uint16 *)((ulong) cfg + off)) = htol16(*((uint16 *) buf));
-+      else if (len == 1)
-+              *((uint8 *)((ulong) cfg + off)) = *((uint8 *) buf);
-+      else
-+              return -1;
++#define       AUTO    (-1) /* Auto = -1 */
 +
 +
-+      return 0;
-+}
++/* define PTRSZ, INLINE */
 +
 +
-+int
-+sbpci_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
-+{
-+      if (bus == 0)
-+              return sb_read_config(sbh, bus, dev, func, off, buf, len);
-+      else
-+              return extpci_read_config(sbh, bus, dev, func, off, buf, len);
-+}
++#ifndef PTRSZ
++#define       PTRSZ   sizeof(char*)
++#endif
 +
 +
-+int
-+sbpci_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
-+{
-+      if (bus == 0)
-+              return sb_write_config(sbh, bus, dev, func, off, buf, len);
-+      else
-+              return extpci_write_config(sbh, bus, dev, func, off, buf, len);
-+}
++#ifndef INLINE
 +
 +
-+void
-+sbpci_ban(uint16 core)
-+{
-+      if (pci_banned < ARRAYSIZE(pci_ban))
-+              pci_ban[pci_banned++] = core;
-+}
++#ifdef _MSC_VER
 +
 +
-+static int
-+sbpci_init_pci(sb_t *sbh)
-+{
-+      uint chip, chiprev, chippkg, host;
-+      uint32 boardflags;
-+      sbpciregs_t *pci;
-+      sbconfig_t *sb;
-+      uint32 val;
++#define INLINE __inline
 +
 +
-+      chip = sb_chip(sbh);
-+      chiprev = sb_chiprev(sbh);
-+      chippkg = sb_chippkg(sbh);
++#elif __GNUC__
 +
 +
-+      if (!(pci = (sbpciregs_t *) sb_setcore(sbh, SB_PCI, 0))) {
-+              printf("PCI: no core\n");
-+              pci_disabled = TRUE;
-+              return -1;
-+      }
-+      sb_core_reset(sbh, 0);
++#define INLINE __inline__
 +
 +
-+      boardflags = (uint32) getintvar(NULL, "boardflags");
++#else
 +
 +
-+      if ((chip == BCM4310_DEVICE_ID) && (chiprev == 0))
-+              pci_disabled = TRUE;
++#define INLINE
 +
 +
-+      /*
-+       * The 200-pin BCM4712 package does not bond out PCI. Even when
-+       * PCI is bonded out, some boards may leave the pins
-+       * floating.
-+       */
-+      if (((chip == BCM4712_DEVICE_ID) &&
-+           ((chippkg == BCM4712SMALL_PKG_ID) ||
-+            (chippkg == BCM4712MID_PKG_ID))) ||
-+          (boardflags & BFL_NOPCI))
-+              pci_disabled = TRUE;
++#endif /* _MSC_VER */
 +
 +
-+      /*
-+       * If the PCI core should not be touched (disabled, not bonded
-+       * out, or pins floating), do not even attempt to access core
-+       * registers. Otherwise, try to determine if it is in host
-+       * mode.
-+       */
-+      if (pci_disabled)
-+              host = 0;
-+      else
-+              host = !BUSPROBE(val, &pci->control);
++#endif /* INLINE */
 +
 +
-+      if (!host) {
-+              /* Disable PCI interrupts in client mode */
-+              sb = (sbconfig_t *)((ulong) pci + SBCONFIGOFF);
-+              W_REG(&sb->sbintvec, 0);
++#undef TYPEDEF_BOOL
++#undef TYPEDEF_UCHAR
++#undef TYPEDEF_USHORT
++#undef TYPEDEF_UINT
++#undef TYPEDEF_ULONG
++#undef TYPEDEF_UINT8
++#undef TYPEDEF_UINT16
++#undef TYPEDEF_UINT32
++#undef TYPEDEF_UINT64
++#undef TYPEDEF_UINTPTR
++#undef TYPEDEF_INT8
++#undef TYPEDEF_INT16
++#undef TYPEDEF_INT32
++#undef TYPEDEF_INT64
++#undef TYPEDEF_FLOAT32
++#undef TYPEDEF_FLOAT64
++#undef TYPEDEF_FLOAT_T
 +
 +
-+              /* Disable the PCI bridge in client mode */
-+              sbpci_ban(SB_PCI);
-+              printf("PCI: Disabled\n");
-+      } else {
-+              /* Reset the external PCI bus and enable the clock */
-+              W_REG(&pci->control, 0x5);              /* enable the tristate drivers */
-+              W_REG(&pci->control, 0xd);              /* enable the PCI clock */
-+              OSL_DELAY(150);                         /* delay > 100 us */
-+              W_REG(&pci->control, 0xf);              /* deassert PCI reset */
-+              W_REG(&pci->arbcontrol, PCI_INT_ARB);   /* use internal arbiter */
-+              OSL_DELAY(1);                           /* delay 1 us */
++#endif /* USE_TYPEDEF_DEFAULTS */
 +
 +
-+              /* Enable CardBusMode */
-+              cardbus = nvram_match("cardbus", "1");
-+              if (cardbus) {
-+                      printf("PCI: Enabling CardBus\n");
-+                      /* GPIO 1 resets the CardBus device on bcm94710ap */
-+                      sb_gpioout(sbh, 1, 1, GPIO_DRV_PRIORITY);
-+                      sb_gpioouten(sbh, 1, 1, GPIO_DRV_PRIORITY);
-+                      W_REG(&pci->sprom[0], R_REG(&pci->sprom[0]) | 0x400);
-+              }
++/* 
++ * Including the bcmdefs.h here, to make sure everyone including typedefs.h 
++ * gets this automatically 
++*/
++#include "bcmdefs.h"
 +
 +
-+              /* 64 MB I/O access window */
-+              W_REG(&pci->sbtopci0, SBTOPCI_IO);
-+              /* 64 MB configuration access window */
-+              W_REG(&pci->sbtopci1, SBTOPCI_CFG0);
-+              /* 1 GB memory access window */
-+              W_REG(&pci->sbtopci2, SBTOPCI_MEM | SB_PCI_DMA);
++#endif /* _TYPEDEFS_H_ */
+diff -urN linux.old/arch/mips/bcm947xx/Makefile linux.dev/arch/mips/bcm947xx/Makefile
+--- linux.old/arch/mips/bcm947xx/Makefile      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/Makefile      2006-10-02 21:26:08.000000000 +0200
+@@ -0,0 +1,17 @@
++#
++# Makefile for the BCM947xx specific kernel interface routines
++# under Linux.
++#
 +
 +
-+              /* Enable PCI bridge BAR0 prefetch and burst */
-+              val = 6;
-+              sbpci_write_config(sbh, 1, 0, 0, PCI_CFG_CMD, &val, sizeof(val));
++EXTRA_CFLAGS+=-I$(TOPDIR)/arch/mips/bcm947xx/include -DBCMDRIVER -fno-delayed-branch
 +
 +
-+              /* Enable PCI interrupts */
-+              W_REG(&pci->intmask, PCI_INTA);
-+      }
-+      
-+      return 0;
-+}
++O_TARGET        := bcm947xx.o
 +
 +
-+static int
-+sbpci_init_cores(sb_t *sbh)
-+{
-+      uint chip, chiprev, chippkg, coreidx, i;
-+      sbconfig_t *sb;
-+      pci_config_regs *cfg;
-+      void *regs;
-+      char varname[8];
-+      uint wlidx = 0;
-+      uint16 vendor, core;
-+      uint8 class, subclass, progif;
-+      uint32 val;
-+      uint32 sbips_int_mask[] = { 0, SBIPS_INT1_MASK, SBIPS_INT2_MASK, SBIPS_INT3_MASK, SBIPS_INT4_MASK };
-+      uint32 sbips_int_shift[] = { 0, 0, SBIPS_INT2_SHIFT, SBIPS_INT3_SHIFT, SBIPS_INT4_SHIFT };
++export-objs     := export.o
++obj-y         := prom.o setup.o time.o sbmips.o gpio.o
++obj-y         += nvram.o nvram_linux.o sflash.o cfe_env.o
++obj-y         += sbutils.o bcmutils.o bcmsrom.o hndchipc.o
++obj-$(CONFIG_PCI) += sbpci.o pcibios.o
++obj-y                 += export.o
 +
 +
-+      chip = sb_chip(sbh);
-+      chiprev = sb_chiprev(sbh);
-+      chippkg = sb_chippkg(sbh);
-+      coreidx = sb_coreidx(sbh);
++include $(TOPDIR)/Rules.make
+diff -urN linux.old/arch/mips/bcm947xx/nvram.c linux.dev/arch/mips/bcm947xx/nvram.c
+--- linux.old/arch/mips/bcm947xx/nvram.c       1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/nvram.c       2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,315 @@
++/*
++ * NVRAM variable manipulation (common)
++ *
++ * Copyright 2004, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ */
 +
 +
-+      /* Scan the SB bus */
-+      bzero(sb_config_regs, sizeof(sb_config_regs));
-+      for (cfg = sb_config_regs; cfg < &sb_config_regs[SB_MAXCORES]; cfg++) {
-+              cfg->vendor = 0xffff;
-+              if (!(regs = sb_setcoreidx(sbh, cfg - sb_config_regs)))
-+                      continue;
-+              sb = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
++#include <typedefs.h>
++#include <osl.h>
++#include <bcmendian.h>
++#include <bcmnvram.h>
++#include <bcmutils.h>
++#include <sbsdram.h>
 +
 +
-+              /* Read ID register and parse vendor and core */
-+              val = R_REG(&sb->sbidhigh);
-+              vendor = (val & SBIDH_VC_MASK) >> SBIDH_VC_SHIFT;
-+              core = (val & SBIDH_CC_MASK) >> SBIDH_CC_SHIFT;
-+              progif = 0;
++extern struct nvram_tuple * BCMINIT(_nvram_realloc)(struct nvram_tuple *t, const char *name, const char *value);
++extern void BCMINIT(_nvram_free)(struct nvram_tuple *t);
++extern int BCMINIT(_nvram_read)(void *buf);
 +
 +
-+              /* Check if this core is banned */
-+              for (i = 0; i < pci_banned; i++)
-+                      if (core == pci_ban[i])
-+                              break;
-+              if (i < pci_banned)
-+                      continue;
++char * BCMINIT(_nvram_get)(const char *name);
++int BCMINIT(_nvram_set)(const char *name, const char *value);
++int BCMINIT(_nvram_unset)(const char *name);
++int BCMINIT(_nvram_getall)(char *buf, int count);
++int BCMINIT(_nvram_commit)(struct nvram_header *header);
++int BCMINIT(_nvram_init)(void);
++void BCMINIT(_nvram_exit)(void);
 +
 +
-+              /* Known vendor translations */
-+              switch (vendor) {
-+              case SB_VEND_BCM:
-+                      vendor = VENDOR_BROADCOM;
-+                      break;
-+              }
++static struct nvram_tuple * BCMINITDATA(nvram_hash)[257];
++static struct nvram_tuple * nvram_dead;
 +
 +
-+              /* Determine class based on known core codes */
-+              switch (core) {
-+              case SB_ILINE20:
-+                      class = PCI_CLASS_NET;
-+                      subclass = PCI_NET_ETHER;
-+                      core = BCM47XX_ILINE_ID;
-+                      break;
-+              case SB_ILINE100:
-+                      class = PCI_CLASS_NET;
-+                      subclass = PCI_NET_ETHER;
-+                      core = BCM4610_ILINE_ID;
-+                      break;
-+              case SB_ENET:
-+                      class = PCI_CLASS_NET;
-+                      subclass = PCI_NET_ETHER;
-+                      core = BCM47XX_ENET_ID;
-+                      break;
-+              case SB_SDRAM:
-+              case SB_MEMC:
-+                      class = PCI_CLASS_MEMORY;
-+                      subclass = PCI_MEMORY_RAM;
-+                      break;
-+              case SB_PCI:
-+                      class = PCI_CLASS_BRIDGE;
-+                      subclass = PCI_BRIDGE_PCI;
-+                      break;
-+              case SB_MIPS:
-+              case SB_MIPS33:
-+                      class = PCI_CLASS_CPU;
-+                      subclass = PCI_CPU_MIPS;
-+                      break;
-+              case SB_CODEC:
-+                      class = PCI_CLASS_COMM;
-+                      subclass = PCI_COMM_MODEM;
-+                      core = BCM47XX_V90_ID;
-+                      break;
-+              case SB_USB:
-+                      class = PCI_CLASS_SERIAL;
-+                      subclass = PCI_SERIAL_USB;
-+                      progif = 0x10; /* OHCI */
-+                      core = BCM47XX_USB_ID;
-+                      break;
-+              case SB_USB11H:
-+                      class = PCI_CLASS_SERIAL;
-+                      subclass = PCI_SERIAL_USB;
-+                      progif = 0x10; /* OHCI */
-+                      core = BCM47XX_USBH_ID;
-+                      break;
-+              case SB_USB11D:
-+                      class = PCI_CLASS_SERIAL;
-+                      subclass = PCI_SERIAL_USB;
-+                      core = BCM47XX_USBD_ID;
-+                      break;
-+              case SB_IPSEC:
-+                      class = PCI_CLASS_CRYPT;
-+                      subclass = PCI_CRYPT_NETWORK;
-+                      core = BCM47XX_IPSEC_ID;
-+                      break;
-+              case SB_ROBO:
-+                      class = PCI_CLASS_NET;
-+                      subclass = PCI_NET_OTHER;
-+                      core = BCM47XX_ROBO_ID;
-+                      break;
-+              case SB_EXTIF:
-+              case SB_CC:
-+                      class = PCI_CLASS_MEMORY;
-+                      subclass = PCI_MEMORY_FLASH;
-+                      break;
-+              case SB_D11:
-+                      class = PCI_CLASS_NET;
-+                      subclass = PCI_NET_OTHER;
-+                      /* Let an nvram variable override this */
-+                      sprintf(varname, "wl%did", wlidx);
-+                      wlidx++;
-+                      if ((core = getintvar(NULL, varname)) == 0) {
-+                              if (chip == BCM4712_DEVICE_ID) {
-+                                      if (chippkg == BCM4712SMALL_PKG_ID)
-+                                              core = BCM4306_D11G_ID;
-+                                      else
-+                                              core = BCM4306_D11DUAL_ID;
-+                              } else {
-+                                      /* 4310 */
-+                                      core = BCM4310_D11B_ID;
-+                              }
-+                      }
-+                      break;
++/* Free all tuples. Should be locked. */
++static void  
++BCMINITFN(nvram_free)(void)
++{
++      uint i;
++      struct nvram_tuple *t, *next;
 +
 +
-+              default:
-+                      class = subclass = progif = 0xff;
-+                      break;
++      /* Free hash table */
++      for (i = 0; i < ARRAYSIZE(BCMINIT(nvram_hash)); i++) {
++              for (t = BCMINIT(nvram_hash)[i]; t; t = next) {
++                      next = t->next;
++                      BCMINIT(_nvram_free)(t);
 +              }
 +              }
++              BCMINIT(nvram_hash)[i] = NULL;
++      }
 +
 +
-+              /* Supported translations */
-+              cfg->vendor = htol16(vendor);
-+              cfg->device = htol16(core);
-+              cfg->rev_id = chiprev;
-+              cfg->prog_if = progif;
-+              cfg->sub_class = subclass;
-+              cfg->base_class = class;
-+              cfg->base[0] = htol32(sb_base(R_REG(&sb->sbadmatch0)));
-+              cfg->base[1] = htol32(sb_base(R_REG(&sb->sbadmatch1)));
-+              cfg->base[2] = htol32(sb_base(R_REG(&sb->sbadmatch2)));
-+              cfg->base[3] = htol32(sb_base(R_REG(&sb->sbadmatch3)));
-+              cfg->base[4] = 0;
-+              cfg->base[5] = 0;
-+              if (class == PCI_CLASS_BRIDGE && subclass == PCI_BRIDGE_PCI)
-+                      cfg->header_type = PCI_HEADER_BRIDGE;
-+              else
-+                      cfg->header_type = PCI_HEADER_NORMAL;
-+              /* Save core interrupt flag */
-+              cfg->int_pin = R_REG(&sb->sbtpsflag) & SBTPS_NUM0_MASK;
-+              /* Default to MIPS shared interrupt 0 */
-+              cfg->int_line = 0;
-+              /* MIPS sbipsflag maps core interrupt flags to interrupts 1 through 4 */
-+              if ((regs = sb_setcore(sbh, SB_MIPS, 0)) ||
-+                  (regs = sb_setcore(sbh, SB_MIPS33, 0))) {
-+                      sb = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
-+                      val = R_REG(&sb->sbipsflag);
-+                      for (cfg->int_line = 1; cfg->int_line <= 4; cfg->int_line++) {
-+                              if (((val & sbips_int_mask[cfg->int_line]) >> sbips_int_shift[cfg->int_line]) == cfg->int_pin)
-+                                      break;
-+                      }
-+                      if (cfg->int_line > 4)
-+                              cfg->int_line = 0;
-+              }
-+              /* Emulated core */
-+              *((uint32 *) &cfg->sprom_control) = 0xffffffff;
++      /* Free dead table */
++      for (t = nvram_dead; t; t = next) {
++              next = t->next;
++              BCMINIT(_nvram_free)(t);
 +      }
 +      }
++      nvram_dead = NULL;
 +
 +
-+      sb_setcoreidx(sbh, coreidx);
-+      return 0;
++      /* Indicate to per-port code that all tuples have been freed */
++      BCMINIT(_nvram_free)(NULL);
 +}
 +
 +}
 +
-+int __init
-+sbpci_init(sb_t *sbh)
++/* String hash */
++static INLINE uint
++hash(const char *s)
 +{
 +{
-+      sbpci_init_pci(sbh);
-+      sbpci_init_cores(sbh);
-+      return 0;
-+}
++      uint hash = 0;
 +
 +
-+void
-+sbpci_check(sb_t *sbh)
-+{
-+      uint coreidx;
-+      sbpciregs_t *pci;
-+      uint32 sbtopci1;
-+      uint32 buf[64], *ptr, i;
-+      ulong pa;
-+      volatile uint j;
++      while (*s)
++              hash = 31 * hash + *s++;
 +
 +
-+      coreidx = sb_coreidx(sbh);
-+      pci = (sbpciregs_t *) sb_setcore(sbh, SB_PCI, 0);
-+
-+      /* Clear the test array */
-+      pa = (ulong) DMA_MAP(NULL, buf, sizeof(buf), DMA_RX, NULL);
-+      ptr = (uint32 *) OSL_UNCACHED(&buf[0]);
-+      memset(ptr, 0, sizeof(buf));
-+
-+      /* Point PCI window 1 to memory */
-+      sbtopci1 = R_REG(&pci->sbtopci1);
-+      W_REG(&pci->sbtopci1, SBTOPCI_MEM | (pa & SBTOPCI1_MASK));
-+
-+      /* Fill the test array via PCI window 1 */
-+      ptr = (uint32 *) REG_MAP(SB_PCI_CFG + (pa & ~SBTOPCI1_MASK), sizeof(buf));
-+      for (i = 0; i < ARRAYSIZE(buf); i++) {
-+              for (j = 0; j < 2; j++);
-+              W_REG(&ptr[i], i);
-+      }
-+      REG_UNMAP(ptr);
++      return hash;
++}
++
++/* (Re)initialize the hash table. Should be locked. */
++static int 
++BCMINITFN(nvram_rehash)(struct nvram_header *header)
++{
++      char buf[] = "0xXXXXXXXX", *name, *value, *end, *eq;
 +
 +
-+      /* Restore PCI window 1 */
-+      W_REG(&pci->sbtopci1, sbtopci1);
++      /* (Re)initialize hash table */
++      BCMINIT(nvram_free)();
 +
 +
-+      /* Check the test array */
-+      DMA_UNMAP(NULL, pa, sizeof(buf), DMA_RX, NULL);
-+      ptr = (uint32 *) OSL_UNCACHED(&buf[0]);
-+      for (i = 0; i < ARRAYSIZE(buf); i++) {
-+              if (ptr[i] != i)
++      /* Parse and set "name=value\0 ... \0\0" */
++      name = (char *) &header[1];
++      end = (char *) header + NVRAM_SPACE - 2;
++      end[0] = end[1] = '\0';
++      for (; *name; name = value + strlen(value) + 1) {
++              if (!(eq = strchr(name, '=')))
 +                      break;
 +                      break;
++              *eq = '\0';
++              value = eq + 1;
++              BCMINIT(_nvram_set)(name, value);
++              *eq = '=';
 +      }
 +
 +      }
 +
-+      /* Change the clock if the test fails */
-+      if (i < ARRAYSIZE(buf)) {
-+              uint32 req, cur;
-+
-+              cur = sb_clock(sbh);
-+              printf("PCI: Test failed at %d MHz\n", (cur + 500000) / 1000000);
-+              for (req = 104000000; req < 176000000; req += 4000000) {
-+                      printf("PCI: Resetting to %d MHz\n", (req + 500000) / 1000000);
-+                      /* This will only reset if the clocks are valid and have changed */
-+                      sb_mips_setclock(sbh, req, 0, 0);
-+              }
-+              /* Should not reach here */
-+              ASSERT(0);
++      /* Set special SDRAM parameters */
++      if (!BCMINIT(_nvram_get)("sdram_init")) {
++              sprintf(buf, "0x%04X", (uint16)(header->crc_ver_init >> 16));
++              BCMINIT(_nvram_set)("sdram_init", buf);
++      }
++      if (!BCMINIT(_nvram_get)("sdram_config")) {
++              sprintf(buf, "0x%04X", (uint16)(header->config_refresh & 0xffff));
++              BCMINIT(_nvram_set)("sdram_config", buf);
++      }
++      if (!BCMINIT(_nvram_get)("sdram_refresh")) {
++              sprintf(buf, "0x%04X", (uint16)((header->config_refresh >> 16) & 0xffff));
++              BCMINIT(_nvram_set)("sdram_refresh", buf);
++      }
++      if (!BCMINIT(_nvram_get)("sdram_ncdl")) {
++              sprintf(buf, "0x%08X", header->config_ncdl);
++              BCMINIT(_nvram_set)("sdram_ncdl", buf);
 +      }
 +
 +      }
 +
-+      sb_setcoreidx(sbh, coreidx);
++      return 0;
 +}
 +
 +}
 +
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/setup.c linux-2.4.32-brcm/arch/mips/bcm947xx/setup.c
---- linux-2.4.32/arch/mips/bcm947xx/setup.c    1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/setup.c       2005-12-20 00:29:40.187416500 +0100
-@@ -0,0 +1,234 @@
-+/*
-+ *  Generic setup routines for Broadcom MIPS boards
-+ *
-+ *  Copyright (C) 2005 Felix Fietkau <nbd@openwrt.org>
-+ *
-+ *  This program is free software; you can redistribute  it and/or modify it
-+ *  under  the terms of  the GNU General  Public License as published by the
-+ *  Free Software Foundation;  either version 2 of the  License, or (at your
-+ *  option) any later version.
-+ *
-+ *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
-+ *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
-+ *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
-+ *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
-+ *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
-+ *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
-+ *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
-+ *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
-+ *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
-+ *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
-+ *
-+ *  You should have received a copy of the  GNU General Public License along
-+ *  with this program; if not, write  to the Free Software Foundation, Inc.,
-+ *  675 Mass Ave, Cambridge, MA 02139, USA.
-+ *
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ */
++/* Get the value of an NVRAM variable. Should be locked. */
++char * 
++BCMINITFN(_nvram_get)(const char *name)
++{
++      uint i;
++      struct nvram_tuple *t;
++      char *value;
 +
 +
-+#include <linux/config.h>
-+#include <linux/init.h>
-+#include <linux/kernel.h>
-+#include <linux/module.h>
-+#include <linux/serialP.h>
-+#include <linux/ide.h>
-+#include <asm/bootinfo.h>
-+#include <asm/cpu.h>
-+#include <asm/time.h>
-+#include <asm/reboot.h>
++      if (!name)
++              return NULL;
 +
 +
-+#include <typedefs.h>
-+#include <osl.h>
-+#include <sbutils.h>
-+#include <bcmutils.h>
-+#include <bcmnvram.h>
-+#include <sbmips.h>
-+#include <trxhdr.h>
++      /* Hash the name */
++      i = hash(name) % ARRAYSIZE(BCMINIT(nvram_hash));
 +
 +
-+/* Global SB handle */
-+sb_t *bcm947xx_sbh = NULL;
-+spinlock_t bcm947xx_sbh_lock = SPIN_LOCK_UNLOCKED;
++      /* Find the associated tuple in the hash table */
++      for (t = BCMINIT(nvram_hash)[i]; t && strcmp(t->name, name); t = t->next);
 +
 +
-+/* Convenience */
-+#define sbh bcm947xx_sbh
-+#define sbh_lock bcm947xx_sbh_lock
++      value = t ? t->value : NULL;
 +
 +
-+extern void bcm947xx_time_init(void);
-+extern void bcm947xx_timer_setup(struct irqaction *irq);
++      return value;
++}
 +
 +
-+#ifdef CONFIG_REMOTE_DEBUG
-+extern void set_debug_traps(void);
-+extern void rs_kgdb_hook(struct serial_state *);
-+extern void breakpoint(void);
-+#endif
++/* Get the value of an NVRAM variable. Should be locked. */
++int 
++BCMINITFN(_nvram_set)(const char *name, const char *value)
++{
++      uint i;
++      struct nvram_tuple *t, *u, **prev;
 +
 +
-+#if defined(CONFIG_BLK_DEV_IDE) || defined(CONFIG_BLK_DEV_IDE_MODULE)
-+extern struct ide_ops std_ide_ops;
-+#endif
++      /* Hash the name */
++      i = hash(name) % ARRAYSIZE(BCMINIT(nvram_hash));
 +
 +
-+/* Kernel command line */
-+char arcs_cmdline[CL_SIZE] __initdata = CONFIG_CMDLINE;
++      /* Find the associated tuple in the hash table */
++      for (prev = &BCMINIT(nvram_hash)[i], t = *prev; t && strcmp(t->name, name); prev = &t->next, t = *prev);
 +
 +
-+void
-+bcm947xx_machine_restart(char *command)
-+{
-+      printk("Please stand by while rebooting the system...\n");
++      /* (Re)allocate tuple */
++      if (!(u = BCMINIT(_nvram_realloc)(t, name, value)))
++              return -12; /* -ENOMEM */
 +
 +
-+      /* Set the watchdog timer to reset immediately */
-+      __cli();
-+      sb_watchdog(sbh, 1);
-+      while (1);
-+}
++      /* Value reallocated */
++      if (t && t == u)
++              return 0;
 +
 +
-+void
-+bcm947xx_machine_halt(void)
-+{
-+      printk("System halted\n");
++      /* Move old tuple to the dead table */
++      if (t) {
++              *prev = t->next;
++              t->next = nvram_dead;
++              nvram_dead = t;
++      }
 +
 +
-+      /* Disable interrupts and watchdog and spin forever */
-+      __cli();
-+      sb_watchdog(sbh, 0);
-+      while (1);
++      /* Add new tuple to the hash table */
++      u->next = BCMINIT(nvram_hash)[i];
++      BCMINIT(nvram_hash)[i] = u;
++
++      return 0;
 +}
 +
 +}
 +
-+#ifdef CONFIG_SERIAL
++/* Unset the value of an NVRAM variable. Should be locked. */
++int 
++BCMINITFN(_nvram_unset)(const char *name)
++{
++      uint i;
++      struct nvram_tuple *t, **prev;
 +
 +
-+static int ser_line = 0;
++      if (!name)
++              return 0;
 +
 +
-+typedef struct {
-+        void *regs;
-+        uint irq;
-+        uint baud_base;
-+        uint reg_shift;
-+} serial_port;
++      /* Hash the name */
++      i = hash(name) % ARRAYSIZE(BCMINIT(nvram_hash));
 +
 +
-+static serial_port ports[4];
-+static int num_ports = 0;
++      /* Find the associated tuple in the hash table */
++      for (prev = &BCMINIT(nvram_hash)[i], t = *prev; t && strcmp(t->name, name); prev = &t->next, t = *prev);
 +
 +
-+static void
-+serial_add(void *regs, uint irq, uint baud_base, uint reg_shift)
-+{
-+        ports[num_ports].regs = regs;
-+        ports[num_ports].irq = irq;
-+        ports[num_ports].baud_base = baud_base;
-+        ports[num_ports].reg_shift = reg_shift;
-+        num_ports++;
++      /* Move it to the dead table */
++      if (t) {
++              *prev = t->next;
++              t->next = nvram_dead;
++              nvram_dead = t;
++      }
++
++      return 0;
 +}
 +
 +}
 +
-+static void
-+do_serial_add(serial_port *port)
++/* Get all NVRAM variables. Should be locked. */
++int 
++BCMINITFN(_nvram_getall)(char *buf, int count)
 +{
 +{
-+        void *regs;
-+        uint irq;
-+        uint baud_base;
-+        uint reg_shift;
-+        struct serial_struct s;
-+        
-+        regs = port->regs;
-+        irq = port->irq;
-+        baud_base = port->baud_base;
-+        reg_shift = port->reg_shift;
++      uint i;
++      struct nvram_tuple *t;
++      int len = 0;
 +
 +
-+        memset(&s, 0, sizeof(s));
++      bzero(buf, count);
 +
 +
-+        s.line = ser_line++;
-+        s.iomem_base = regs;
-+        s.irq = irq + 2;
-+        s.baud_base = baud_base / 16;
-+        s.flags = ASYNC_BOOT_AUTOCONF;
-+        s.io_type = SERIAL_IO_MEM;
-+        s.iomem_reg_shift = reg_shift;
++      /* Write name=value\0 ... \0\0 */
++      for (i = 0; i < ARRAYSIZE(BCMINIT(nvram_hash)); i++) {
++              for (t = BCMINIT(nvram_hash)[i]; t; t = t->next) {
++                      if ((count - len) > (strlen(t->name) + 1 + strlen(t->value) + 1))
++                              len += sprintf(buf + len, "%s=%s", t->name, t->value) + 1;
++                      else
++                              break;
++              }
++      }
 +
 +
-+        if (early_serial_setup(&s) != 0) {
-+                printk(KERN_ERR "Serial setup failed!\n");
-+        }
++      return 0;
 +}
 +
 +}
 +
-+#endif /* CONFIG_SERIAL */
-+
-+void __init
-+brcm_setup(void)
-+{
-+      char *s;
++/* Regenerate NVRAM. Should be locked. */
++int
++BCMINITFN(_nvram_commit)(struct nvram_header *header)
++{
++      char *init, *config, *refresh, *ncdl;
++      char *ptr, *end;
 +      int i;
 +      int i;
-+      char *value;
-+
-+      /* Get global SB handle */
-+      sbh = sb_kattach();
-+
-+      /* Initialize clocks and interrupts */
-+      sb_mips_init(sbh);
++      struct nvram_tuple *t;
++      struct nvram_header tmp;
++      uint8 crc;
 +
 +
-+      if (BCM330X(current_cpu_data.processor_id) &&
-+              (read_c0_diag() & BRCM_PFC_AVAIL)) {
-+              /* 
-+               * Now that the sbh is inited set the  proper PFC value 
-+               */     
-+              printk("Setting the PFC to its default value\n");
-+              enable_pfc(PFC_AUTO);
++      /* Regenerate header */
++      header->magic = NVRAM_MAGIC;
++      header->crc_ver_init = (NVRAM_VERSION << 8);
++      if (!(init = BCMINIT(_nvram_get)("sdram_init")) ||
++          !(config = BCMINIT(_nvram_get)("sdram_config")) ||
++          !(refresh = BCMINIT(_nvram_get)("sdram_refresh")) ||
++          !(ncdl = BCMINIT(_nvram_get)("sdram_ncdl"))) {
++              header->crc_ver_init |= SDRAM_INIT << 16;
++              header->config_refresh = SDRAM_CONFIG;
++              header->config_refresh |= SDRAM_REFRESH << 16;
++              header->config_ncdl = 0;
++      } else {
++              header->crc_ver_init |= (bcm_strtoul(init, NULL, 0) & 0xffff) << 16;
++              header->config_refresh = bcm_strtoul(config, NULL, 0) & 0xffff;
++              header->config_refresh |= (bcm_strtoul(refresh, NULL, 0) & 0xffff) << 16;
++              header->config_ncdl = bcm_strtoul(ncdl, NULL, 0);
 +      }
 +
 +      }
 +
++      /* Clear data area */
++      ptr = (char *) header + sizeof(struct nvram_header);
++      bzero(ptr, NVRAM_SPACE - sizeof(struct nvram_header));
 +
 +
-+#ifdef CONFIG_SERIAL
-+      sb_serial_init(sbh, serial_add);
++      /* Leave space for a double NUL at the end */
++      end = (char *) header + NVRAM_SPACE - 2;
 +
 +
-+      /* reverse serial ports if nvram variable starts with console=ttyS1 */
-+      /* Initialize UARTs */
-+      s = nvram_get("kernel_args");
-+      if (!s) s = "";
-+      if (!strncmp(s, "console=ttyS1", 13)) {
-+              for (i = num_ports; i; i--)
-+                      do_serial_add(&ports[i - 1]);
-+      } else {
-+              for (i = 0; i < num_ports; i++)
-+                      do_serial_add(&ports[i]);
++      /* Write out all tuples */
++      for (i = 0; i < ARRAYSIZE(BCMINIT(nvram_hash)); i++) {
++              for (t = BCMINIT(nvram_hash)[i]; t; t = t->next) {
++                      if ((ptr + strlen(t->name) + 1 + strlen(t->value) + 1) > end)
++                              break;
++                      ptr += sprintf(ptr, "%s=%s", t->name, t->value) + 1;
++              }
 +      }
 +      }
-+#endif
 +
 +
-+#if defined(CONFIG_BLK_DEV_IDE) || defined(CONFIG_BLK_DEV_IDE_MODULE)
-+      ide_ops = &std_ide_ops;
-+#endif
++      /* End with a double NUL */
++      ptr += 2;
 +
 +
-+      /* Override default command line arguments */
-+      value = nvram_get("kernel_cmdline");
-+      if (value && strlen(value) && strncmp(value, "empty", 5))
-+              strncpy(arcs_cmdline, value, sizeof(arcs_cmdline));
++      /* Set new length */
++      header->len = ROUNDUP(ptr - (char *) header, 4);
++
++      /* Little-endian CRC8 over the last 11 bytes of the header */
++      tmp.crc_ver_init = htol32(header->crc_ver_init);
++      tmp.config_refresh = htol32(header->config_refresh);
++      tmp.config_ncdl = htol32(header->config_ncdl);
++      crc = hndcrc8((char *) &tmp + 9, sizeof(struct nvram_header) - 9, CRC8_INIT_VALUE);
 +
 +
++      /* Continue CRC8 over data bytes */
++      crc = hndcrc8((char *) &header[1], header->len - sizeof(struct nvram_header), crc);
 +
 +
-+      /* Generic setup */
-+      _machine_restart = bcm947xx_machine_restart;
-+      _machine_halt = bcm947xx_machine_halt;
-+      _machine_power_off = bcm947xx_machine_halt;
++      /* Set new CRC8 */
++      header->crc_ver_init |= crc;
 +
 +
-+      board_time_init = bcm947xx_time_init;
-+      board_timer_setup = bcm947xx_timer_setup;
++      /* Reinitialize hash table */
++      return BCMINIT(nvram_rehash)(header);
 +}
 +
 +}
 +
-+const char *
-+get_system_type(void)
++/* Initialize hash table. Should be locked. */
++int 
++BCMINITFN(_nvram_init)(void)
 +{
 +{
-+      static char s[32];
++      struct nvram_header *header;
++      int ret;
 +
 +
-+      if (bcm947xx_sbh) {
-+              sprintf(s, "Broadcom BCM%X chip rev %d", sb_chip(bcm947xx_sbh),
-+                      sb_chiprev(bcm947xx_sbh));
-+              return s;
++      if (!(header = (struct nvram_header *) kmalloc(NVRAM_SPACE, GFP_ATOMIC))) {
++              return -12; /* -ENOMEM */
 +      }
 +      }
-+      else
-+              return "Broadcom BCM947XX";
++
++      if ((ret = BCMINIT(_nvram_read)(header)) == 0 &&
++          header->magic == NVRAM_MAGIC)
++              BCMINIT(nvram_rehash)(header);
++
++      kfree(header);
++      return ret;
 +}
 +
 +}
 +
-+void __init
-+bus_error_init(void)
++/* Free hash table. Should be locked. */
++void 
++BCMINITFN(_nvram_exit)(void)
 +{
 +{
++      BCMINIT(nvram_free)();
 +}
 +}
-+
-+EXPORT_SYMBOL(bcm947xx_sbh);
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/sflash.c linux-2.4.32-brcm/arch/mips/bcm947xx/sflash.c
---- linux-2.4.32/arch/mips/bcm947xx/sflash.c   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/sflash.c      2005-12-16 23:39:10.948837000 +0100
-@@ -0,0 +1,418 @@
+diff -urN linux.old/arch/mips/bcm947xx/nvram_linux.c linux.dev/arch/mips/bcm947xx/nvram_linux.c
+--- linux.old/arch/mips/bcm947xx/nvram_linux.c 1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/nvram_linux.c 2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,723 @@
 +/*
 +/*
-+ * Broadcom SiliconBackplane chipcommon serial flash interface
++ * NVRAM variable manipulation (Linux kernel half)
 + *
 + *
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + *
 + *
-+ * $Id$
++ * $Id: nvram_linux.c,v 1.19 2006/04/08 07:12:42 honor Exp $
 + */
 +
 + */
 +
-+#include <osl.h>
++#include <linux/config.h>
++#include <linux/init.h>
++#include <linux/module.h>
++#include <linux/kernel.h>
++#include <linux/string.h>
++#include <linux/interrupt.h>
++#include <linux/spinlock.h>
++#include <linux/slab.h>
++#include <linux/bootmem.h>
++#include <linux/wrapper.h>
++#include <linux/fs.h>
++#include <linux/miscdevice.h>
++#include <linux/mtd/mtd.h>
++#include <asm/addrspace.h>
++#include <asm/io.h>
++#include <asm/uaccess.h>
++
 +#include <typedefs.h>
 +#include <typedefs.h>
++#include <osl.h>
++#include <bcmendian.h>
++#include <bcmnvram.h>
++#include <bcmutils.h>
 +#include <sbconfig.h>
 +#include <sbchipc.h>
 +#include <sbconfig.h>
 +#include <sbchipc.h>
-+#include <mipsinc.h>
-+#include <bcmutils.h>
-+#include <bcmdevs.h>
++#include <sbutils.h>
++#include <hndmips.h>
 +#include <sflash.h>
 +
 +#include <sflash.h>
 +
-+/* Private global state */
-+static struct sflash sflash;
++/* In BSS to minimize text size and page aligned so it can be mmap()-ed */
++static char nvram_buf[NVRAM_SPACE] __attribute__((aligned(PAGE_SIZE)));
 +
 +
-+/* Issue a serial flash command */
-+static INLINE void
-+sflash_cmd(chipcregs_t *cc, uint opcode)
-+{
-+      W_REG(&cc->flashcontrol, SFLASH_START | opcode);
-+      while (R_REG(&cc->flashcontrol) & SFLASH_BUSY);
-+}
++#ifdef MODULE
 +
 +
-+/* Initialize serial flash access */
-+struct sflash *
-+sflash_init(chipcregs_t *cc)
-+{
-+      uint32 id, id2;
++#define early_nvram_get(name) nvram_get(name)
 +
 +
-+      bzero(&sflash, sizeof(sflash));
++#else /* !MODULE */
 +
 +
-+      sflash.type = R_REG(&cc->capabilities) & CAP_FLASH_MASK;
++/* Global SB handle */
++extern void *bcm947xx_sbh;
++extern spinlock_t bcm947xx_sbh_lock;
 +
 +
-+      switch (sflash.type) {
-+      case SFLASH_ST:
-+              /* Probe for ST chips */
-+              sflash_cmd(cc, SFLASH_ST_DP);
-+              sflash_cmd(cc, SFLASH_ST_RES);
-+              id = R_REG(&cc->flashdata);
-+              switch (id) {
-+              case 0x11:
-+                      /* ST M25P20 2 Mbit Serial Flash */
-+                      sflash.blocksize = 64 * 1024;
-+                      sflash.numblocks = 4;
-+                      break;
-+              case 0x12:
-+                      /* ST M25P40 4 Mbit Serial Flash */
-+                      sflash.blocksize = 64 * 1024;
-+                      sflash.numblocks = 8;
-+                      break;
-+              case 0x13:
-+                      /* ST M25P80 8 Mbit Serial Flash */
-+                      sflash.blocksize = 64 * 1024;
-+                      sflash.numblocks = 16;
-+                      break;
-+              case 0x14:
-+                      /* ST M25P16 16 Mbit Serial Flash */
-+                      sflash.blocksize = 64 * 1024;
-+                      sflash.numblocks = 32;
-+                      break;
-+              case 0x15:
-+                      /* ST M25P32 32 Mbit Serial Flash */
-+                      sflash.blocksize = 64 * 1024;
-+                      sflash.numblocks = 64;
++static int cfe_env;
++extern char *cfe_env_get(char *nv_buf, const char *name);
++
++/* Convenience */
++#define sbh bcm947xx_sbh
++#define sbh_lock bcm947xx_sbh_lock
++#define KB * 1024
++#define MB * 1024 * 1024
++
++/* Probe for NVRAM header */
++static void __init
++early_nvram_init(void)
++{
++      struct nvram_header *header;
++      chipcregs_t *cc;
++      struct sflash *info = NULL;
++      int i;
++      uint32 base, off, lim;
++      u32 *src, *dst;
++
++      if ((cc = sb_setcore(sbh, SB_CC, 0)) != NULL) {
++              base = KSEG1ADDR(SB_FLASH2);
++              switch (readl(&cc->capabilities) & CAP_FLASH_MASK) {
++              case PFLASH:
++                      lim = SB_FLASH2_SZ;
 +                      break;
 +                      break;
-+              case 0xbf:
-+                      W_REG(&cc->flashaddress, 1);
-+                      sflash_cmd(cc, SFLASH_ST_RES);
-+                      id2 = R_REG(&cc->flashdata);
-+                      if (id2 == 0x44) {
-+                              /* SST M25VF80 4 Mbit Serial Flash */
-+                              sflash.blocksize = 64 * 1024;
-+                              sflash.numblocks = 8;
-+                      }
++
++              case SFLASH_ST:
++              case SFLASH_AT:
++                      if ((info = sflash_init(cc)) == NULL)
++                              return;
++                      lim = info->size;
 +                      break;
 +                      break;
++
++              case FLASH_NONE:
++              default:
++                      return;
 +              }
 +              }
-+              break;
++      } else {
++              /* extif assumed, Stop at 4 MB */
++              base = KSEG1ADDR(SB_FLASH1);
++              lim = SB_FLASH1_SZ;
++      }
 +
 +
-+      case SFLASH_AT:
-+              /* Probe for Atmel chips */
-+              sflash_cmd(cc, SFLASH_AT_STATUS);
-+              id = R_REG(&cc->flashdata) & 0x3c;
-+              switch (id) {
-+              case 0xc:
-+                      /* Atmel AT45DB011 1Mbit Serial Flash */
-+                      sflash.blocksize = 256;
-+                      sflash.numblocks = 512;
-+                      break;
-+              case 0x14:
-+                      /* Atmel AT45DB021 2Mbit Serial Flash */
-+                      sflash.blocksize = 256;
-+                      sflash.numblocks = 1024;
-+                      break;
-+              case 0x1c:
-+                      /* Atmel AT45DB041 4Mbit Serial Flash */
-+                      sflash.blocksize = 256;
-+                      sflash.numblocks = 2048;
-+                      break;
-+              case 0x24:
-+                      /* Atmel AT45DB081 8Mbit Serial Flash */
-+                      sflash.blocksize = 256;
-+                      sflash.numblocks = 4096;
-+                      break;
-+              case 0x2c:
-+                      /* Atmel AT45DB161 16Mbit Serial Flash */
-+                      sflash.blocksize = 512;
-+                      sflash.numblocks = 4096;
-+                      break;
-+              case 0x34:
-+                      /* Atmel AT45DB321 32Mbit Serial Flash */
-+                      sflash.blocksize = 512;
-+                      sflash.numblocks = 8192;
-+                      break;
-+              case 0x3c:
-+                      /* Atmel AT45DB642 64Mbit Serial Flash */
-+                      sflash.blocksize = 1024;
-+                      sflash.numblocks = 8192;
-+                      break;
++      /* XXX: hack for supporting the CFE environment stuff on WGT634U */
++      src = (u32 *) KSEG1ADDR(base + 8 * 1024 * 1024 - 0x2000);
++      dst = (u32 *) nvram_buf;
++      if ((lim == 0x02000000) && ((*src & 0xff00ff) == 0x000001)) {
++              printk("early_nvram_init: WGT634U NVRAM found.\n");
++
++              for (i = 0; i < 0x1ff0; i++) {
++                      if (*src == 0xFFFFFFFF)
++                              break;
++                      *dst++ = *src++;
 +              }
 +              }
-+              break;
++              cfe_env = 1;
++              return;
 +      }
 +
 +      }
 +
-+      sflash.size = sflash.blocksize * sflash.numblocks;
-+      return sflash.size ? &sflash : NULL;
++      off = FLASH_MIN;
++      while (off <= lim) {
++              /* Windowed flash access */
++              header = (struct nvram_header *) KSEG1ADDR(base + off - NVRAM_SPACE);
++              if (header->magic == NVRAM_MAGIC)
++                      goto found;
++              off <<= 1;
++      }
++
++      /* Try embedded NVRAM at 4 KB and 1 KB as last resorts */
++      header = (struct nvram_header *) KSEG1ADDR(base + 4 KB);
++      if (header->magic == NVRAM_MAGIC)
++              goto found;
++      
++      header = (struct nvram_header *) KSEG1ADDR(base + 1 KB);
++      if (header->magic == NVRAM_MAGIC)
++              goto found;
++      
++      printk("early_nvram_init: NVRAM not found\n");
++      return;
++
++found:
++      src = (u32 *) header;
++      dst = (u32 *) nvram_buf;
++      for (i = 0; i < sizeof(struct nvram_header); i += 4)
++              *dst++ = *src++;
++      for (; i < header->len && i < NVRAM_SPACE; i += 4)
++              *dst++ = ltoh32(*src++);
 +}
 +
 +}
 +
-+/* Read len bytes starting at offset into buf. Returns number of bytes read. */
-+int
-+sflash_read(chipcregs_t *cc, uint offset, uint len, uchar *buf)
++/* Early (before mm or mtd) read-only access to NVRAM */
++static char * __init
++early_nvram_get(const char *name)
 +{
 +{
-+      int cnt;
-+      uint32 *from, *to;
++      char *var, *value, *end, *eq;
 +
 +
-+      if (!len)
-+              return 0;
++      if (!name)
++              return NULL;
 +
 +
-+      if ((offset + len) > sflash.size)
-+              return -22;
++      /* Too early? */
++      if (sbh == NULL)
++              return NULL;
 +
 +
-+      if ((len >= 4) && (offset & 3))
-+              cnt = 4 - (offset & 3);
-+      else if ((len >= 4) && ((uint32)buf & 3))
-+              cnt = 4 - ((uint32)buf & 3);
-+      else
-+              cnt = len;
++      if (!nvram_buf[0])
++              early_nvram_init();
 +
 +
-+      from = (uint32 *)KSEG1ADDR(SB_FLASH2 + offset);
-+      to = (uint32 *)buf;
++      if (cfe_env)
++              return cfe_env_get(nvram_buf, name);
 +
 +
-+      if (cnt < 4) {
-+              bcopy(from, to, cnt);
-+              return cnt;
++      /* Look for name=value and return value */
++      var = &nvram_buf[sizeof(struct nvram_header)];
++      end = nvram_buf + sizeof(nvram_buf) - 2;
++      end[0] = end[1] = '\0';
++      for (; *var; var = value + strlen(value) + 1) {
++              if (!(eq = strchr(var, '=')))
++                      break;
++              value = eq + 1;
++              if ((eq - var) == strlen(name) && strncmp(var, name, (eq - var)) == 0)
++                      return value;
 +      }
 +
 +      }
 +
-+      while (cnt >= 4) {
-+              *to++ = *from++;
-+              cnt -= 4;
++      return NULL;
++}
++
++static int __init
++early_nvram_getall(char *buf, int count)
++{
++      char *var, *end;
++      int len = 0;
++      
++      /* Too early? */
++      if (sbh == NULL)
++              return -1;
++
++      if (!nvram_buf[0])
++              early_nvram_init();
++
++      bzero(buf, count);
++
++      /* Write name=value\0 ... \0\0 */
++      var = &nvram_buf[sizeof(struct nvram_header)];
++      end = nvram_buf + sizeof(nvram_buf) - 2;
++      end[0] = end[1] = '\0';
++      for (; *var; var += strlen(var) + 1) {
++              if ((count - len) <= (strlen(var) + 1))
++                      break;
++              len += sprintf(buf + len, "%s", var) + 1;
 +      }
 +
 +      }
 +
-+      return (len - cnt);
++      return 0;
 +}
 +}
++#endif /* !MODULE */
++
++extern char * _nvram_get(const char *name);
++extern int _nvram_set(const char *name, const char *value);
++extern int _nvram_unset(const char *name);
++extern int _nvram_getall(char *buf, int count);
++extern int _nvram_commit(struct nvram_header *header);
++extern int _nvram_init(void *sbh);
++extern void _nvram_exit(void);
++
++/* Globals */
++static spinlock_t nvram_lock = SPIN_LOCK_UNLOCKED;
++static struct semaphore nvram_sem;
++static unsigned long nvram_offset = 0;
++static int nvram_major = -1;
++static devfs_handle_t nvram_handle = NULL;
++static struct mtd_info *nvram_mtd = NULL;
 +
 +
-+/* Poll for command completion. Returns zero when complete. */
 +int
 +int
-+sflash_poll(chipcregs_t *cc, uint offset)
++_nvram_read(char *buf)
 +{
 +{
-+      if (offset >= sflash.size)
-+              return -22;
++      struct nvram_header *header = (struct nvram_header *) buf;
++      size_t len;
 +
 +
-+      switch (sflash.type) {
-+      case SFLASH_ST:
-+              /* Check for ST Write In Progress bit */
-+              sflash_cmd(cc, SFLASH_ST_RDSR);
-+              return R_REG(&cc->flashdata) & SFLASH_ST_WIP;
-+      case SFLASH_AT:
-+              /* Check for Atmel Ready bit */
-+              sflash_cmd(cc, SFLASH_AT_STATUS);
-+              return !(R_REG(&cc->flashdata) & SFLASH_AT_READY);
++      if (!nvram_mtd ||
++          MTD_READ(nvram_mtd, nvram_mtd->size - NVRAM_SPACE, NVRAM_SPACE, &len, buf) ||
++          len != NVRAM_SPACE ||
++          header->magic != NVRAM_MAGIC) {
++              /* Maybe we can recover some data from early initialization */
++              memcpy(buf, nvram_buf, NVRAM_SPACE);
 +      }
 +
 +      return 0;
 +}
 +
 +      }
 +
 +      return 0;
 +}
 +
-+/* Write len bytes starting at offset into buf. Returns number of bytes
-+ * written. Caller should poll for completion.
-+ */
++struct nvram_tuple *
++_nvram_realloc(struct nvram_tuple *t, const char *name, const char *value)
++{
++      if ((nvram_offset + strlen(value) + 1) > NVRAM_SPACE)
++              return NULL;
++
++      if (!t) {
++              if (!(t = kmalloc(sizeof(struct nvram_tuple) + strlen(name) + 1, GFP_ATOMIC)))
++                      return NULL;
++
++              /* Copy name */
++              t->name = (char *) &t[1];
++              strcpy(t->name, name);
++
++              t->value = NULL;
++      }
++
++      /* Copy value */
++      if (!t->value || strcmp(t->value, value)) {
++              t->value = &nvram_buf[nvram_offset];
++              strcpy(t->value, value);
++              nvram_offset += strlen(value) + 1;
++      }
++
++      return t;
++}
++
++void
++_nvram_free(struct nvram_tuple *t)
++{
++      if (!t)
++              nvram_offset = 0;
++      else
++              kfree(t);
++}
++
 +int
 +int
-+sflash_write(chipcregs_t *cc, uint offset, uint len, const uchar *buf)
++nvram_set(const char *name, const char *value)
 +{
 +{
-+      struct sflash *sfl;
-+      int ret = 0;
-+      bool is4712b0;
-+      uint32 page, byte, mask;
++      unsigned long flags;
++      int ret;
++      struct nvram_header *header;
 +
 +
-+      if (!len)
-+              return 0;
++      spin_lock_irqsave(&nvram_lock, flags);
++      if ((ret = _nvram_set(name, value))) {
++              /* Consolidate space and try again */
++              if ((header = kmalloc(NVRAM_SPACE, GFP_ATOMIC))) {
++                      if (_nvram_commit(header) == 0)
++                              ret = _nvram_set(name, value);
++                      kfree(header);
++              }
++      }
++      spin_unlock_irqrestore(&nvram_lock, flags);
 +
 +
-+      if ((offset + len) > sflash.size)
-+              return -22;
++      return ret;
++}
 +
 +
-+      sfl = &sflash;
-+      switch (sfl->type) {
-+      case SFLASH_ST:
-+              mask = R_REG(&cc->chipid);
-+              is4712b0 = (((mask & CID_ID_MASK) == BCM4712_DEVICE_ID) &&
-+                          ((mask & CID_REV_MASK) == (3 << CID_REV_SHIFT)));
-+              /* Enable writes */
-+              sflash_cmd(cc, SFLASH_ST_WREN);
-+              if (is4712b0) {
-+                      mask = 1 << 14;
-+                      W_REG(&cc->flashaddress, offset);
-+                      W_REG(&cc->flashdata, *buf++);
-+                      /* Set chip select */
-+                      OR_REG(&cc->gpioout, mask);
-+                      /* Issue a page program with the first byte */
-+                      sflash_cmd(cc, SFLASH_ST_PP);
-+                      ret = 1;
-+                      offset++;
-+                      len--;
-+                      while (len > 0) {
-+                              if ((offset & 255) == 0) {
-+                                      /* Page boundary, drop cs and return */
-+                                      AND_REG(&cc->gpioout, ~mask);
-+                                      if (!sflash_poll(cc, offset)) {
-+                                              /* Flash rejected command */
-+                                              return -11;
-+                                      }
-+                                      return ret;
-+                              } else {
-+                                      /* Write single byte */
-+                                      sflash_cmd(cc, *buf++);
-+                              }
-+                              ret++;
-+                              offset++;
-+                              len--;
-+                      }
-+                      /* All done, drop cs if needed */
-+                      if ((offset & 255) != 1) {
-+                              /* Drop cs */
-+                              AND_REG(&cc->gpioout, ~mask);
-+                              if (!sflash_poll(cc, offset)) {
-+                                      /* Flash rejected command */
-+                                      return -12;
-+                              }
-+                      }
-+              } else {
-+                      ret = 1;
-+                      W_REG(&cc->flashaddress, offset);
-+                      W_REG(&cc->flashdata, *buf);
-+                      /* Page program */
-+                      sflash_cmd(cc, SFLASH_ST_PP);
-+              }
-+              break;
-+      case SFLASH_AT:
-+              mask = sfl->blocksize - 1;
-+              page = (offset & ~mask) << 1;
-+              byte = offset & mask;
-+              /* Read main memory page into buffer 1 */
-+              if (byte || len < sfl->blocksize) {
-+                      W_REG(&cc->flashaddress, page);
-+                      sflash_cmd(cc, SFLASH_AT_BUF1_LOAD);
-+                      /* 250 us for AT45DB321B */
-+                      SPINWAIT(sflash_poll(cc, offset), 1000);
-+                      ASSERT(!sflash_poll(cc, offset));
-+              }
-+              /* Write into buffer 1 */
-+              for (ret = 0; ret < len && byte < sfl->blocksize; ret++) {
-+                      W_REG(&cc->flashaddress, byte++);
-+                      W_REG(&cc->flashdata, *buf++);
-+                      sflash_cmd(cc, SFLASH_AT_BUF1_WRITE);
-+              }
-+              /* Write buffer 1 into main memory page */
-+              W_REG(&cc->flashaddress, page);
-+              sflash_cmd(cc, SFLASH_AT_BUF1_PROGRAM);
-+              break;
-+      }
++char *
++real_nvram_get(const char *name)
++{
++      unsigned long flags;
++      char *value;
 +
 +
-+      return ret;
++      spin_lock_irqsave(&nvram_lock, flags);
++      value = _nvram_get(name);
++      spin_unlock_irqrestore(&nvram_lock, flags);
++
++      return value;
++}
++
++char *
++nvram_get(const char *name)
++{
++      if (nvram_major >= 0)
++              return real_nvram_get(name);
++      else
++              return early_nvram_get(name);
 +}
 +
 +}
 +
-+/* Erase a region. Returns number of bytes scheduled for erasure.
-+ * Caller should poll for completion.
-+ */
 +int
 +int
-+sflash_erase(chipcregs_t *cc, uint offset)
++nvram_unset(const char *name)
 +{
 +{
-+      struct sflash *sfl;
++      unsigned long flags;
++      int ret;
 +
 +
-+      if (offset >= sflash.size)
-+              return -22;
++      spin_lock_irqsave(&nvram_lock, flags);
++      ret = _nvram_unset(name);
++      spin_unlock_irqrestore(&nvram_lock, flags);
 +
 +
-+      sfl = &sflash;
-+      switch (sfl->type) {
-+      case SFLASH_ST:
-+              sflash_cmd(cc, SFLASH_ST_WREN);
-+              W_REG(&cc->flashaddress, offset);
-+              sflash_cmd(cc, SFLASH_ST_SE);
-+              return sfl->blocksize;
-+      case SFLASH_AT:
-+              W_REG(&cc->flashaddress, offset << 1);
-+              sflash_cmd(cc, SFLASH_AT_PAGE_ERASE);
-+              return sfl->blocksize;
-+      }
++      return ret;
++}
 +
 +
-+      return 0;
++static void
++erase_callback(struct erase_info *done)
++{
++      wait_queue_head_t *wait_q = (wait_queue_head_t *) done->priv;
++      wake_up(wait_q);
 +}
 +
 +}
 +
-+/*
-+ * writes the appropriate range of flash, a NULL buf simply erases
-+ * the region of flash
-+ */
 +int
 +int
-+sflash_commit(chipcregs_t *cc, uint offset, uint len, const uchar *buf)
++nvram_commit(void)
 +{
 +{
-+      struct sflash *sfl;
-+      uchar *block = NULL, *cur_ptr, *blk_ptr;
-+      uint blocksize = 0, mask, cur_offset, cur_length, cur_retlen, remainder;
-+      uint blk_offset, blk_len, copied;
-+      int bytes, ret = 0;
++      char *buf;
++      size_t erasesize, len, magic_len;
++      unsigned int i;
++      int ret;
++      struct nvram_header *header;
++      unsigned long flags;
++      u_int32_t offset;
++      DECLARE_WAITQUEUE(wait, current);
++      wait_queue_head_t wait_q;
++      struct erase_info erase;
++      u_int32_t magic_offset = 0; /* Offset for writing MAGIC # */
 +
 +
-+      /* Check address range */
-+      if (len <= 0)
-+              return 0;
++      if (!nvram_mtd) {
++              printk("nvram_commit: NVRAM not found\n");
++              return -ENODEV;
++      }
 +
 +
-+      sfl = &sflash;
-+      if ((offset + len) > sfl->size)
-+              return -1;
++      if (in_interrupt()) {
++              printk("nvram_commit: not committing in interrupt\n");
++              return -EINVAL;
++      }
 +
 +
-+      blocksize = sfl->blocksize;
-+      mask = blocksize - 1;
++      /* Backup sector blocks to be erased */
++      erasesize = ROUNDUP(NVRAM_SPACE, nvram_mtd->erasesize);
++      if (!(buf = kmalloc(erasesize, GFP_KERNEL))) {
++              printk("nvram_commit: out of memory\n");
++              return -ENOMEM;
++      }
 +
 +
-+      /* Allocate a block of mem */
-+      if (!(block = MALLOC(NULL, blocksize)))
-+              return -1;
++      down(&nvram_sem);
 +
 +
-+      while (len) {
-+              /* Align offset */
-+              cur_offset = offset & ~mask;
-+              cur_length = blocksize;
-+              cur_ptr = block;
++      if ((i = erasesize - NVRAM_SPACE) > 0) {
++              offset = nvram_mtd->size - erasesize;
++              len = 0;
++              ret = MTD_READ(nvram_mtd, offset, i, &len, buf);
++              if (ret || len != i) {
++                      printk("nvram_commit: read error ret = %d, len = %d/%d\n", ret, len, i);
++                      ret = -EIO;
++                      goto done;
++              }
++              header = (struct nvram_header *)(buf + i);
++              magic_offset = i + ((void *)&header->magic - (void *)header);
++      } else {
++              offset = nvram_mtd->size - NVRAM_SPACE;
++              magic_offset = ((void *)&header->magic - (void *)header);
++              header = (struct nvram_header *)buf;
++      }
 +
 +
-+              remainder = blocksize - (offset & mask);
-+              if (len < remainder)
-+                      cur_retlen = len;
-+              else
-+                      cur_retlen = remainder;
++      /* clear the existing magic # to mark the NVRAM as unusable 
++               we can pull MAGIC bits low without erase       */
++      header->magic = NVRAM_CLEAR_MAGIC; /* All zeros magic */
 +
 +
-+              /* buf == NULL means erase only */
-+              if (buf) {
-+                      /* Copy existing data into holding block if necessary */
-+                      if ((offset & mask)  || (len < blocksize)) {
-+                              blk_offset = cur_offset;
-+                              blk_len = cur_length;
-+                              blk_ptr = cur_ptr;
++      /* Unlock sector blocks (for Intel 28F320C3B flash) , 20060309 */
++      if(nvram_mtd->unlock)
++              nvram_mtd->unlock(nvram_mtd, offset, nvram_mtd->erasesize);
 +
 +
-+                              /* Copy entire block */
-+                              while(blk_len) {
-+                                      copied = sflash_read(cc, blk_offset, blk_len, blk_ptr); 
-+                                      blk_offset += copied;
-+                                      blk_len -= copied;
-+                                      blk_ptr += copied;
-+                              }
-+                      }
++      ret = MTD_WRITE(nvram_mtd, offset + magic_offset, sizeof(header->magic), 
++                                                                      &magic_len, (char *)&header->magic);
++      if (ret || magic_len != sizeof(header->magic)) {
++              printk("nvram_commit: clear MAGIC error\n");
++              ret = -EIO;
++              goto done;
++      }
 +
 +
-+                      /* Copy input data into holding block */
-+                      memcpy(cur_ptr + (offset & mask), buf, cur_retlen);
-+              }
++      header->magic = NVRAM_MAGIC; /* reset MAGIC before we regenerate the NVRAM,
++                                                                                                                              otherwise we'll have an incorrect CRC */
++      /* Regenerate NVRAM */
++      spin_lock_irqsave(&nvram_lock, flags);
++      ret = _nvram_commit(header);
++      spin_unlock_irqrestore(&nvram_lock, flags);
++      if (ret)
++              goto done;
 +
 +
-+              /* Erase block */
-+              if ((ret = sflash_erase(cc, (uint) cur_offset)) < 0)
-+                      goto done;
-+              while (sflash_poll(cc, (uint) cur_offset));
++      /* Erase sector blocks */
++      init_waitqueue_head(&wait_q);
++      for (; offset < nvram_mtd->size - NVRAM_SPACE + header->len; offset += nvram_mtd->erasesize) {
++              erase.mtd = nvram_mtd;
++              erase.addr = offset;
++              erase.len = nvram_mtd->erasesize;
++              erase.callback = erase_callback;
++              erase.priv = (u_long) &wait_q;
 +
 +
-+              /* buf == NULL means erase only */
-+              if (!buf) {
-+                      offset += cur_retlen;
-+                      len -= cur_retlen;
-+                      continue;
-+              }
++              set_current_state(TASK_INTERRUPTIBLE);
++              add_wait_queue(&wait_q, &wait);
 +
 +
-+              /* Write holding block */
-+              while (cur_length > 0) {
-+                      if ((bytes = sflash_write(cc,
-+                                                (uint) cur_offset,
-+                                                (uint) cur_length,
-+                                                (uchar *) cur_ptr)) < 0) {
-+                              ret = bytes;
-+                              goto done;
-+                      }
-+                      while (sflash_poll(cc, (uint) cur_offset));
-+                      cur_offset += bytes;
-+                      cur_length -= bytes;
-+                      cur_ptr += bytes;
++              /* Unlock sector blocks */
++              if (nvram_mtd->unlock)
++                      nvram_mtd->unlock(nvram_mtd, offset, nvram_mtd->erasesize);
++
++              if ((ret = MTD_ERASE(nvram_mtd, &erase))) {
++                      set_current_state(TASK_RUNNING);
++                      remove_wait_queue(&wait_q, &wait);
++                      printk("nvram_commit: erase error\n");
++                      goto done;
 +              }
 +
 +              }
 +
-+              offset += cur_retlen;
-+              len -= cur_retlen;
-+              buf += cur_retlen;
++              /* Wait for erase to finish */
++              schedule();
++              remove_wait_queue(&wait_q, &wait);
 +      }
 +
 +      }
 +
-+      ret = len;
-+done:
-+      if (block)
-+              MFREE(NULL, block, blocksize);
-+      return ret;
-+}
-+
-diff -Nur linux-2.4.32/arch/mips/bcm947xx/time.c linux-2.4.32-brcm/arch/mips/bcm947xx/time.c
---- linux-2.4.32/arch/mips/bcm947xx/time.c     1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/bcm947xx/time.c        2005-12-16 23:39:10.948837000 +0100
-@@ -0,0 +1,118 @@
-+/*
-+ * Copyright 2004, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id: time.c,v 1.1 2005/03/16 13:49:59 wbx Exp $
-+ */
-+#include <linux/config.h>
-+#include <linux/init.h>
-+#include <linux/kernel.h>
-+#include <linux/sched.h>
-+#include <linux/serial_reg.h>
-+#include <linux/interrupt.h>
-+#include <asm/addrspace.h>
-+#include <asm/io.h>
-+#include <asm/time.h>
++      /* Write partition up to end of data area */
++      header->magic = NVRAM_INVALID_MAGIC; /* All ones magic */
++      offset = nvram_mtd->size - erasesize;
++      i = erasesize - NVRAM_SPACE + header->len;
++      ret = MTD_WRITE(nvram_mtd, offset, i, &len, buf);
++      if (ret || len != i) {
++              printk("nvram_commit: write error\n");
++              ret = -EIO;
++              goto done;
++      }
 +
 +
-+#include <typedefs.h>
-+#include <osl.h>
-+#include <sbutils.h>
-+#include <bcmnvram.h>
-+#include <sbconfig.h>
-+#include <sbextif.h>
-+#include <sbmips.h>
++      /* Now mark the NVRAM in flash as "valid" by setting the correct
++               MAGIC # */
++      header->magic = NVRAM_MAGIC;
++      ret = MTD_WRITE(nvram_mtd, offset + magic_offset, sizeof(header->magic), 
++                                                                      &magic_len, (char *)&header->magic);
++      if (ret || magic_len != sizeof(header->magic)) {
++              printk("nvram_commit: write MAGIC error\n");
++              ret = -EIO;
++              goto done;
++      }
 +
 +
-+/* Global SB handle */
-+extern void *bcm947xx_sbh;
-+extern spinlock_t bcm947xx_sbh_lock;
++      /*
++       * Reading a few bytes back here will put the device
++       * back to the correct mode on certain flashes */
++      offset = nvram_mtd->size - erasesize;
++      ret = MTD_READ(nvram_mtd, offset, 4, &len, buf);
 +
 +
-+/* Convenience */
-+#define sbh bcm947xx_sbh
-+#define sbh_lock bcm947xx_sbh_lock
++ done:
++      up(&nvram_sem);
++      kfree(buf);
 +
 +
-+extern int panic_timeout;
-+static int watchdog = 0;
-+static u8 *mcr = NULL;
++      return ret;
++}
 +
 +
-+void __init
-+bcm947xx_time_init(void)
++int
++nvram_getall(char *buf, int count)
 +{
 +{
-+      unsigned int hz;
-+      extifregs_t *eir;
++      unsigned long flags;
++      int ret;
 +
 +
-+      /*
-+       * Use deterministic values for initial counter interrupt
-+       * so that calibrate delay avoids encountering a counter wrap.
-+       */
-+      write_c0_count(0);
-+      write_c0_compare(0xffff);
++      spin_lock_irqsave(&nvram_lock, flags);
++      if (nvram_major >= 0)
++              ret = _nvram_getall(buf, count);
++      else
++              ret = early_nvram_getall(buf, count);
++      spin_unlock_irqrestore(&nvram_lock, flags);
 +
 +
-+      if (!(hz = sb_mips_clock(sbh)))
-+              hz = 100000000;
++      return ret;
++}
 +
 +
-+      printk("CPU: BCM%04x rev %d at %d MHz\n", sb_chip(sbh), sb_chiprev(sbh),
-+             (hz + 500000) / 1000000);
 +
 +
-+      /* Set MIPS counter frequency for fixed_rate_gettimeoffset() */
-+      mips_hpt_frequency = hz / 2;
 +
 +
-+      /* Set watchdog interval in ms */
-+      watchdog = simple_strtoul(nvram_safe_get("watchdog"), NULL, 0);
-+      
-+      /* Please set the watchdog to 3 sec if it is less than 3 but not equal to 0 */
-+      if (watchdog > 0) {
-+              if (watchdog < 3000)
-+                      watchdog = 3000;
++
++
++
++
++/* User mode interface below */
++
++static ssize_t
++dev_nvram_read(struct file *file, char *buf, size_t count, loff_t *ppos)
++{
++      char tmp[100], *name = tmp, *value;
++      ssize_t ret;
++      unsigned long off;
++
++      if (count > sizeof(tmp)) {
++              if (!(name = kmalloc(count, GFP_KERNEL)))
++                      return -ENOMEM;
 +      }
 +
 +      }
 +
++      if (copy_from_user(name, buf, count)) {
++              ret = -EFAULT;
++              goto done;
++      }
 +
 +
-+      /* Set panic timeout in seconds */
-+      panic_timeout = watchdog / 1000;
++      if (*name == '\0') {
++              /* Get all variables */
++              ret = nvram_getall(name, count);
++              if (ret == 0) {
++                      if (copy_to_user(buf, name, count)) {
++                              ret = -EFAULT;
++                              goto done;
++                      }
++                      ret = count;
++              }
++      } else {
++              if (!(value = nvram_get(name))) {
++                      ret = 0;
++                      goto done;
++              }
 +
 +
-+      /* Setup blink */
-+      if ((eir = sb_setcore(sbh, SB_EXTIF, 0))) {
-+              sbconfig_t *sb = (sbconfig_t *)((unsigned int) eir + SBCONFIGOFF);
-+              unsigned long base = EXTIF_CFGIF_BASE(sb_base(readl(&sb->sbadmatch1)));
-+              mcr = (u8 *) ioremap_nocache(base + UART_MCR, 1);
++              /* Provide the offset into mmap() space */
++              off = (unsigned long) value - (unsigned long) nvram_buf;
++
++              if (put_user(off, (unsigned long *) buf)) {
++                      ret = -EFAULT;
++                      goto done;
++              }
++
++              ret = sizeof(unsigned long);
 +      }
 +      }
++
++      flush_cache_all();      
++ 
++done:
++      if (name != tmp)
++              kfree(name);
++
++      return ret;
 +}
 +
 +}
 +
-+static void
-+bcm947xx_timer_interrupt(int irq, void *dev_id, struct pt_regs *regs)
++static ssize_t
++dev_nvram_write(struct file *file, const char *buf, size_t count, loff_t *ppos)
 +{
 +{
-+      /* Generic MIPS timer code */
-+      timer_interrupt(irq, dev_id, regs);
++      char tmp[100], *name = tmp, *value;
++      ssize_t ret;
 +
 +
-+      /* Set the watchdog timer to reset after the specified number of ms */
-+      if (watchdog > 0)
-+              sb_watchdog(sbh, WATCHDOG_CLOCK / 1000 * watchdog);
++      if (count > sizeof(tmp)) {
++              if (!(name = kmalloc(count, GFP_KERNEL)))
++                      return -ENOMEM;
++      }
 +
 +
-+#ifdef        CONFIG_HWSIM
-+      (*((int *)0xa0000f1c))++;
-+#else
-+      /* Blink one of the LEDs in the external UART */
-+      if (mcr && !(jiffies % (HZ/2)))
-+              writeb(readb(mcr) ^ UART_MCR_OUT2, mcr);
-+#endif
++      if (copy_from_user(name, buf, count)) {
++              ret = -EFAULT;
++              goto done;
++      }
++
++      value = name;
++      name = strsep(&value, "=");
++      if (value)
++              ret = nvram_set(name, value) ? : count;
++      else
++              ret = nvram_unset(name) ? : count;
++
++ done:
++      if (name != tmp)
++              kfree(name);
++
++      return ret;
++}     
++
++static int
++dev_nvram_ioctl(struct inode *inode, struct file *file, unsigned int cmd, unsigned long arg)
++{
++      if (cmd != NVRAM_MAGIC)
++              return -EINVAL;
++
++      return nvram_commit();
 +}
 +
 +}
 +
-+static struct irqaction bcm947xx_timer_irqaction = {
-+      bcm947xx_timer_interrupt,
-+      SA_INTERRUPT,
-+      0,
-+      "timer",
-+      NULL,
-+      NULL
-+};
++static int
++dev_nvram_mmap(struct file *file, struct vm_area_struct *vma)
++{
++      unsigned long offset = virt_to_phys(nvram_buf);
 +
 +
-+void __init
-+bcm947xx_timer_setup(struct irqaction *irq)
++      if (remap_page_range(vma->vm_start, offset, vma->vm_end-vma->vm_start,
++                           vma->vm_page_prot))
++              return -EAGAIN;
++
++      return 0;
++}
++
++static int
++dev_nvram_open(struct inode *inode, struct file * file)
 +{
 +{
-+      /* Enable the timer interrupt */
-+      setup_irq(7, &bcm947xx_timer_irqaction);
++      MOD_INC_USE_COUNT;
++      return 0;
 +}
 +}
-diff -Nur linux-2.4.32/arch/mips/config-shared.in linux-2.4.32-brcm/arch/mips/config-shared.in
---- linux-2.4.32/arch/mips/config-shared.in    2005-01-19 15:09:27.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/config-shared.in       2005-12-16 23:39:11.080845250 +0100
-@@ -205,6 +205,14 @@
-    fi
-    define_bool CONFIG_MIPS_RTC y
- fi
-+dep_bool 'Support for Broadcom MIPS-based boards' CONFIG_MIPS_BRCM $CONFIG_EXPERIMENTAL
-+dep_bool 'Support for Broadcom BCM947XX' CONFIG_BCM947XX $CONFIG_MIPS_BRCM
-+if [ "$CONFIG_BCM947XX" = "y" ] ; then
-+   bool '    Support for Broadcom BCM4710' CONFIG_BCM4710
-+   bool '    Support for Broadcom BCM4310' CONFIG_BCM4310
-+   bool '    Support for Broadcom BCM4704' CONFIG_BCM4704
-+   bool '    Support for Broadcom BCM5365' CONFIG_BCM5365
-+fi
- bool 'Support for SNI RM200 PCI' CONFIG_SNI_RM200_PCI
- bool 'Support for TANBAC TB0226 (Mbase)' CONFIG_TANBAC_TB0226
- bool 'Support for TANBAC TB0229 (VR4131DIMM)' CONFIG_TANBAC_TB0229
-@@ -226,6 +234,11 @@
- define_bool CONFIG_RWSEM_XCHGADD_ALGORITHM n
- 
- #
-+# Provide an option for a default kernel command line
-+#
-+string 'Default kernel command string' CONFIG_CMDLINE ""
 +
 +
-+#
- # Select some configuration options automatically based on user selections.
- #
- if [ "$CONFIG_ACER_PICA_61" = "y" ]; then
-@@ -533,6 +546,13 @@
-    define_bool CONFIG_SWAP_IO_SPACE_L y
-    define_bool CONFIG_BOOT_ELF32 y
- fi
-+if [ "$CONFIG_BCM947XX" = "y" ] ; then
-+   define_bool CONFIG_PCI y
-+   define_bool CONFIG_NONCOHERENT_IO y
-+   define_bool CONFIG_NEW_TIME_C y
-+   define_bool CONFIG_NEW_IRQ y
-+   define_bool CONFIG_HND y
-+fi
- if [ "$CONFIG_SNI_RM200_PCI" = "y" ]; then
-    define_bool CONFIG_ARC32 y
-    define_bool CONFIG_ARC_MEMORY y
-@@ -1011,7 +1031,11 @@
- 
- bool 'Are you using a crosscompiler' CONFIG_CROSSCOMPILE
- bool 'Enable run-time debugging' CONFIG_RUNTIME_DEBUG
--bool 'Remote GDB kernel debugging' CONFIG_KGDB
-+if [ "$CONFIG_BCM947XX" = "y" ] ; then
-+      bool 'Remote GDB kernel debugging' CONFIG_REMOTE_DEBUG
-+else 
-+      bool 'Remote GDB kernel debugging' CONFIG_KGDB
-+fi
- dep_bool '  Console output to GDB' CONFIG_GDB_CONSOLE $CONFIG_KGDB
- if [ "$CONFIG_KGDB" = "y" ]; then
-    define_bool CONFIG_DEBUG_INFO y
-diff -Nur linux-2.4.32/arch/mips/kernel/cpu-probe.c linux-2.4.32-brcm/arch/mips/kernel/cpu-probe.c
---- linux-2.4.32/arch/mips/kernel/cpu-probe.c  2005-01-19 15:09:29.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/kernel/cpu-probe.c     2005-12-16 23:39:11.084845500 +0100
-@@ -174,7 +174,7 @@
- 
- static inline void cpu_probe_legacy(struct cpuinfo_mips *c)
- {
--      switch (c->processor_id & 0xff00) {
-+      switch (c->processor_id & PRID_IMP_MASK) {
-       case PRID_IMP_R2000:
-               c->cputype = CPU_R2000;
-               c->isa_level = MIPS_CPU_ISA_I;
-@@ -184,7 +184,7 @@
-               c->tlbsize = 64;
-               break;
-       case PRID_IMP_R3000:
--              if ((c->processor_id & 0xff) == PRID_REV_R3000A)
-+              if ((c->processor_id & PRID_REV_MASK) == PRID_REV_R3000A)
-                       if (cpu_has_confreg())
-                               c->cputype = CPU_R3081E;
-                       else
-@@ -199,12 +199,12 @@
-               break;
-       case PRID_IMP_R4000:
-               if (read_c0_config() & CONF_SC) {
--                      if ((c->processor_id & 0xff) >= PRID_REV_R4400)
-+                      if ((c->processor_id & PRID_REV_MASK) >= PRID_REV_R4400)
-                               c->cputype = CPU_R4400PC;
-                       else
-                               c->cputype = CPU_R4000PC;
-               } else {
--                      if ((c->processor_id & 0xff) >= PRID_REV_R4400)
-+                      if ((c->processor_id & PRID_REV_MASK) >= PRID_REV_R4400)
-                               c->cputype = CPU_R4400SC;
-                       else
-                               c->cputype = CPU_R4000SC;
-@@ -450,7 +450,7 @@
- static inline void cpu_probe_mips(struct cpuinfo_mips *c)
- {
-       decode_config1(c);
--      switch (c->processor_id & 0xff00) {
-+      switch (c->processor_id & PRID_IMP_MASK) {
-       case PRID_IMP_4KC:
-               c->cputype = CPU_4KC;
-               c->isa_level = MIPS_CPU_ISA_M32;
-@@ -491,10 +491,10 @@
- {
-       decode_config1(c);
-       c->options |= MIPS_CPU_PREFETCH;
--      switch (c->processor_id & 0xff00) {
-+      switch (c->processor_id & PRID_IMP_MASK) {
-       case PRID_IMP_AU1_REV1:
-       case PRID_IMP_AU1_REV2:
--              switch ((c->processor_id >> 24) & 0xff) {
-+              switch ((c->processor_id >> 24) & PRID_REV_MASK) {
-               case 0:
-                       c->cputype = CPU_AU1000;
-                       break;
-@@ -522,10 +522,34 @@
-       }
- }
- 
-+static inline void cpu_probe_broadcom(struct cpuinfo_mips *c)
-+{
-+      decode_config1(c);
-+      c->options |= MIPS_CPU_PREFETCH;
-+      switch (c->processor_id & PRID_IMP_MASK) {
-+      case PRID_IMP_BCM4710:
-+                      c->cputype = CPU_BCM4710;
-+                      c->options = MIPS_CPU_TLB | MIPS_CPU_4KEX | 
-+                                                              MIPS_CPU_4KTLB | MIPS_CPU_COUNTER;
-+                      c->scache.flags = MIPS_CACHE_NOT_PRESENT;
-+                      break;
-+      case PRID_IMP_4KC:              
-+      case PRID_IMP_BCM3302:          
-+                      c->cputype = CPU_BCM3302;
-+                      c->options = MIPS_CPU_TLB | MIPS_CPU_4KEX | 
-+                                                              MIPS_CPU_4KTLB | MIPS_CPU_COUNTER;
-+                      c->scache.flags = MIPS_CACHE_NOT_PRESENT;
-+                      break;
-+      default:
-+                      c->cputype = CPU_UNKNOWN;
-+                      break;
-+      }
-+}
-+
- static inline void cpu_probe_sibyte(struct cpuinfo_mips *c)
- {
-       decode_config1(c);
--      switch (c->processor_id & 0xff00) {
-+      switch (c->processor_id & PRID_IMP_MASK) {
-       case PRID_IMP_SB1:
-               c->cputype = CPU_SB1;
-               c->isa_level = MIPS_CPU_ISA_M64;
-@@ -547,7 +571,7 @@
- static inline void cpu_probe_sandcraft(struct cpuinfo_mips *c)
- {
-       decode_config1(c);
--      switch (c->processor_id & 0xff00) {
-+      switch (c->processor_id & PRID_IMP_MASK) {
-       case PRID_IMP_SR71000:
-               c->cputype = CPU_SR71000;
-               c->isa_level = MIPS_CPU_ISA_M64;
-@@ -572,7 +596,7 @@
-       c->cputype      = CPU_UNKNOWN;
- 
-       c->processor_id = read_c0_prid();
--      switch (c->processor_id & 0xff0000) {
-+      switch (c->processor_id & PRID_COMP_MASK) {
- 
-       case PRID_COMP_LEGACY:
-               cpu_probe_legacy(c);
-@@ -583,6 +607,9 @@
-       case PRID_COMP_ALCHEMY:
-               cpu_probe_alchemy(c);
-               break;
-+      case PRID_COMP_BROADCOM:
-+              cpu_probe_broadcom(c);
-+              break;
-       case PRID_COMP_SIBYTE:
-               cpu_probe_sibyte(c);
-               break;
-diff -Nur linux-2.4.32/arch/mips/kernel/head.S linux-2.4.32-brcm/arch/mips/kernel/head.S
---- linux-2.4.32/arch/mips/kernel/head.S       2005-01-19 15:09:29.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/kernel/head.S  2005-12-16 23:39:11.084845500 +0100
-@@ -28,12 +28,20 @@
- #include <asm/mipsregs.h>
- #include <asm/stackframe.h>
- 
-+#ifdef CONFIG_BCM4710
-+#undef eret
-+#define eret nop; nop; eret
-+#endif
-+
-               .text
-+              j       kernel_entry
-+              nop
-+
-               /*
-                * Reserved space for exception handlers.
-                * Necessary for machines which link their kernels at KSEG0.
-                */
--              .fill   0x400
-+              .fill   0x3f4
- 
-               /* The following two symbols are used for kernel profiling. */
-               EXPORT(stext)
-diff -Nur linux-2.4.32/arch/mips/kernel/proc.c linux-2.4.32-brcm/arch/mips/kernel/proc.c
---- linux-2.4.32/arch/mips/kernel/proc.c       2005-01-19 15:09:29.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/kernel/proc.c  2005-12-16 23:39:11.084845500 +0100
-@@ -78,9 +78,10 @@
-       [CPU_AU1550]    "Au1550",
-       [CPU_24K]       "MIPS 24K",
-       [CPU_AU1200]    "Au1200",
-+      [CPU_BCM4710]   "BCM4710",
-+      [CPU_BCM3302]   "BCM3302",
- };
- 
--
- static int show_cpuinfo(struct seq_file *m, void *v)
- {
-       unsigned int version = current_cpu_data.processor_id;
-diff -Nur linux-2.4.32/arch/mips/kernel/setup.c linux-2.4.32-brcm/arch/mips/kernel/setup.c
---- linux-2.4.32/arch/mips/kernel/setup.c      2005-01-19 15:09:29.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/kernel/setup.c 2005-12-16 23:39:11.140849000 +0100
-@@ -495,6 +495,7 @@
-       void swarm_setup(void);
-       void hp_setup(void);
-       void au1x00_setup(void);
-+      void brcm_setup(void);
-       void frame_info_init(void);
- 
-       frame_info_init();
-@@ -693,6 +694,11 @@
-                 pmc_yosemite_setup();
-                 break;
- #endif
-+#if defined(CONFIG_BCM4710) || defined(CONFIG_BCM4310)
-+      case MACH_GROUP_BRCM:
-+                      brcm_setup();
-+                      break;
-+#endif        
-       default:
-               panic("Unsupported architecture");
-       }
-diff -Nur linux-2.4.32/arch/mips/kernel/traps.c linux-2.4.32-brcm/arch/mips/kernel/traps.c
---- linux-2.4.32/arch/mips/kernel/traps.c      2005-01-19 15:09:29.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/kernel/traps.c 2005-12-16 23:39:11.140849000 +0100
-@@ -913,6 +913,7 @@
- void __init trap_init(void)
- {
-       extern char except_vec1_generic;
-+      extern char except_vec2_generic;
-       extern char except_vec3_generic, except_vec3_r4000;
-       extern char except_vec_ejtag_debug;
-       extern char except_vec4;
-@@ -922,6 +923,7 @@
- 
-       /* Copy the generic exception handler code to it's final destination. */
-       memcpy((void *)(KSEG0 + 0x80), &except_vec1_generic, 0x80);
-+      memcpy((void *)(KSEG0 + 0x100), &except_vec2_generic, 0x80);
- 
-       /*
-        * Setup default vectors
-@@ -980,6 +982,12 @@
-       set_except_vector(13, handle_tr);
-       set_except_vector(22, handle_mdmx);
- 
-+      if (current_cpu_data.cputype == CPU_SB1) {
-+              /* Enable timer interrupt and scd mapped interrupt */
-+              clear_c0_status(0xf000);
-+              set_c0_status(0xc00);
-+      }
-+
-       if (cpu_has_fpu && !cpu_has_nofpuex)
-               set_except_vector(15, handle_fpe);
- 
-diff -Nur linux-2.4.32/arch/mips/Makefile linux-2.4.32-brcm/arch/mips/Makefile
---- linux-2.4.32/arch/mips/Makefile    2005-01-19 15:09:26.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/Makefile       2005-12-16 23:39:10.668819500 +0100
-@@ -715,6 +715,19 @@
- endif
- 
- #
-+# Broadcom BCM947XX variants
-+#
-+ifdef CONFIG_BCM947XX
-+LIBS          += arch/mips/bcm947xx/generic/brcm.o arch/mips/bcm947xx/bcm947xx.o 
-+SUBDIRS               += arch/mips/bcm947xx/generic arch/mips/bcm947xx 
-+LOADADDR      := 0x80001000
-+
-+zImage: vmlinux
-+      $(MAKE) -C arch/$(ARCH)/bcm947xx/compressed
-+export LOADADDR
-+endif
-+
-+#
- # Choosing incompatible machines durings configuration will result in
- # error messages during linking.  Select a default linkscript if
- # none has been choosen above.
-@@ -767,6 +780,7 @@
-       $(MAKE) -C arch/$(ARCH)/tools clean
-       $(MAKE) -C arch/mips/baget clean
-       $(MAKE) -C arch/mips/lasat clean
-+      $(MAKE) -C arch/mips/bcm947xx/compressed clean
- 
- archmrproper:
-       @$(MAKEBOOT) mrproper
-diff -Nur linux-2.4.32/arch/mips/mm/c-r4k.c linux-2.4.32-brcm/arch/mips/mm/c-r4k.c
---- linux-2.4.32/arch/mips/mm/c-r4k.c  2005-01-19 15:09:29.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/mm/c-r4k.c     2005-12-16 23:39:11.144849250 +0100
-@@ -1114,3 +1114,47 @@
-       build_clear_page();
-       build_copy_page();
- }
-+
-+#ifdef CONFIG_BCM4704
-+static void __init mips32_icache_fill(unsigned long addr, uint nbytes)
-+{
-+      unsigned long ic_lsize = current_cpu_data.icache.linesz;
-+      int i;
-+      for (i = 0; i < nbytes; i += ic_lsize)
-+              fill_icache_line((addr + i));
-+}
-+
-+/*
-+ *  This must be run from the cache on 4704A0
-+ *  so there are no mips core BIU ops in progress
-+ *  when the PFC is enabled.
-+ */
-+#define PFC_CR0         0xff400000      /* control reg 0 */
-+#define PFC_CR1         0xff400004      /* control reg 1 */
-+static void __init enable_pfc(u32 mode)
-+{
-+      /* write range */
-+      *(volatile u32 *)PFC_CR1 = 0xffff0000;
-+
-+      /* enable */
-+      *(volatile u32 *)PFC_CR0 = mode;
-+}
-+#endif
-+
-+
-+void check_enable_mips_pfc(int val)
-+{
-+
-+#ifdef CONFIG_BCM4704
-+      struct cpuinfo_mips *c = &current_cpu_data;
-+
-+      /* enable prefetch cache */
-+      if (((c->processor_id & (PRID_COMP_MASK | PRID_IMP_MASK)) == PRID_IMP_BCM3302) 
-+              && (read_c0_diag() & (1 << 29))) {
-+                      mips32_icache_fill((unsigned long) &enable_pfc, 64);
-+                      enable_pfc(val);
-+      }
-+#endif
-+}
-+
-+
-diff -Nur linux-2.4.32/arch/mips/pci/Makefile linux-2.4.32-brcm/arch/mips/pci/Makefile
---- linux-2.4.32/arch/mips/pci/Makefile        2005-01-19 15:09:29.000000000 +0100
-+++ linux-2.4.32-brcm/arch/mips/pci/Makefile   2005-12-16 23:39:11.144849250 +0100
-@@ -13,7 +13,9 @@
- obj-$(CONFIG_MIPS_MSC)                += ops-msc.o
- obj-$(CONFIG_MIPS_NILE4)      += ops-nile4.o
- obj-$(CONFIG_SNI_RM200_PCI)   += ops-sni.o
-+ifndef CONFIG_BCM947XX
- obj-y                         += pci.o
-+endif
- obj-$(CONFIG_PCI_AUTO)                += pci_auto.o
- 
- include $(TOPDIR)/Rules.make
-diff -Nur linux-2.4.32/drivers/char/serial.c linux-2.4.32-brcm/drivers/char/serial.c
---- linux-2.4.32/drivers/char/serial.c 2005-11-16 20:12:54.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/char/serial.c    2005-12-16 23:39:11.200852750 +0100
-@@ -422,6 +422,10 @@
-               return inb(info->port+1);
- #endif
-       case SERIAL_IO_MEM:
-+#ifdef CONFIG_BCM4310
-+              readb((unsigned long) info->iomem_base +
-+                              (UART_SCR<<info->iomem_reg_shift));
-+#endif
-               return readb((unsigned long) info->iomem_base +
-                            (offset<<info->iomem_reg_shift));
-       default:
-@@ -442,6 +446,9 @@
-       case SERIAL_IO_MEM:
-               writeb(value, (unsigned long) info->iomem_base +
-                             (offset<<info->iomem_reg_shift));
-+#ifdef CONFIG_BCM4704
-+              *((volatile unsigned int *) KSEG1ADDR(0x18000000));
-+#endif
-               break;
-       default:
-               outb(value, info->port+offset);
-@@ -1704,7 +1711,7 @@
-                       /* Special case since 134 is really 134.5 */
-                       quot = (2*baud_base / 269);
-               else if (baud)
--                      quot = baud_base / baud;
-+                      quot = (baud_base + (baud / 2)) / baud;
-       }
-       /* If the quotient is zero refuse the change */
-       if (!quot && old_termios) {
-@@ -1721,12 +1728,12 @@
-                               /* Special case since 134 is really 134.5 */
-                               quot = (2*baud_base / 269);
-                       else if (baud)
--                              quot = baud_base / baud;
-+                              quot = (baud_base + (baud / 2)) / baud;
-               }
-       }
-       /* As a last resort, if the quotient is zero, default to 9600 bps */
-       if (!quot)
--              quot = baud_base / 9600;
-+              quot = (baud_base + 4800) / 9600;
-       /*
-        * Work around a bug in the Oxford Semiconductor 952 rev B
-        * chip which causes it to seriously miscalculate baud rates
-@@ -5982,6 +5989,13 @@
-        *      Divisor, bytesize and parity
-        */
-       state = rs_table + co->index;
-+      /*
-+       * Safe guard: state structure must have been initialized
-+       */
-+      if (state->iomem_base == NULL) {
-+              printk("!unable to setup serial console!\n");
-+              return -1;
-+      }
-       if (doflow)
-               state->flags |= ASYNC_CONS_FLOW;
-       info = &async_sercons;
-@@ -5995,7 +6009,7 @@
-       info->io_type = state->io_type;
-       info->iomem_base = state->iomem_base;
-       info->iomem_reg_shift = state->iomem_reg_shift;
--      quot = state->baud_base / baud;
-+      quot = (state->baud_base + (baud / 2)) / baud;
-       cval = cflag & (CSIZE | CSTOPB);
- #if defined(__powerpc__) || defined(__alpha__)
-       cval >>= 8;
-diff -Nur linux-2.4.32/drivers/net/Config.in linux-2.4.32-brcm/drivers/net/Config.in
---- linux-2.4.32/drivers/net/Config.in 2005-01-19 15:09:56.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/net/Config.in    2005-12-16 23:39:11.232854750 +0100
-@@ -2,6 +2,8 @@
- # Network device configuration
- #
- 
-+tristate 'Broadcom Home Network Division' CONFIG_HND $CONFIG_PCI
-+
- source drivers/net/arcnet/Config.in
- 
- tristate 'Dummy net driver support' CONFIG_DUMMY
-diff -Nur linux-2.4.32/drivers/net/hnd/bcmsrom.c linux-2.4.32-brcm/drivers/net/hnd/bcmsrom.c
---- linux-2.4.32/drivers/net/hnd/bcmsrom.c     1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/net/hnd/bcmsrom.c        2005-12-16 23:39:11.284858000 +0100
-@@ -0,0 +1,938 @@
-+/*
-+ *  Misc useful routines to access NIC SROM/OTP .
-+ *
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ * $Id$
-+ */
-+
-+#include <typedefs.h>
-+#include <osl.h>
-+#include <bcmutils.h>
-+#include <bcmsrom.h>
-+#include <bcmdevs.h>
-+#include <bcmendian.h>
-+#include <sbpcmcia.h>
-+#include <pcicfg.h>
-+#include <sbutils.h>
-+#include <bcmnvram.h>
-+
-+struct  ether_addr {
-+      uint8 octet[6];
-+} PACKED;
-+
-+#define       VARS_MAX        4096    /* should be reduced */
-+
-+#define WRITE_ENABLE_DELAY    500     /* 500 ms after write enable/disable toggle */
-+#define WRITE_WORD_DELAY      20      /* 20 ms between each word write */
-+
-+static int initvars_srom_pci(void *sbh, void *curmap, char **vars, int *count);
-+static int initvars_cis_pcmcia(void *sbh, osl_t *osh, char **vars, int *count);
-+static int initvars_flash_sb(void *sbh, char **vars, int *count);
-+static int srom_parsecis(osl_t *osh, uint8 *cis, char **vars, int *count);
-+static int sprom_cmd_pcmcia(osl_t *osh, uint8 cmd);
-+static int sprom_read_pcmcia(osl_t *osh, uint16 addr, uint16 *data);
-+static int sprom_write_pcmcia(osl_t *osh, uint16 addr, uint16 data);
-+static int sprom_read_pci(uint16 *sprom, uint wordoff, uint16 *buf, uint nwords, bool check_crc);
-+
-+static int initvars_table(osl_t *osh, char *start, char *end, char **vars, uint *count);
-+static int initvars_flash(osl_t *osh, char **vp, int len, char *devpath);
-+
-+/*
-+ * Initialize local vars from the right source for this platform.
-+ * Return 0 on success, nonzero on error.
-+ */
-+int
-+srom_var_init(void *sbh, uint bustype, void *curmap, osl_t *osh, char **vars, int *count)
-+{
-+      ASSERT(bustype == BUSTYPE(bustype));
-+      if (vars == NULL || count == NULL)
-+              return (0);
-+
-+      switch (BUSTYPE(bustype)) {
-+      case SB_BUS:
-+      case JTAG_BUS:
-+              return initvars_flash_sb(sbh, vars, count);
-+
-+      case PCI_BUS:
-+              ASSERT(curmap); /* can not be NULL */
-+              return initvars_srom_pci(sbh, curmap, vars, count);
-+
-+      case PCMCIA_BUS:
-+              return initvars_cis_pcmcia(sbh, osh, vars, count);
-+
-+
-+      default:
-+              ASSERT(0);
-+      }
-+      return (-1);
-+}
-+
-+/* support only 16-bit word read from srom */
-+int
-+srom_read(uint bustype, void *curmap, osl_t *osh, uint byteoff, uint nbytes, uint16 *buf)
-+{
-+      void *srom;
-+      uint i, off, nw;
-+
-+      ASSERT(bustype == BUSTYPE(bustype));
-+
-+      /* check input - 16-bit access only */
-+      if (byteoff & 1 || nbytes & 1 || (byteoff + nbytes) > (SPROM_SIZE * 2))
-+              return 1;
-+
-+      off = byteoff / 2;
-+      nw = nbytes / 2;
-+
-+      if (BUSTYPE(bustype) == PCI_BUS) {
-+              if (!curmap)
-+                      return 1;
-+              srom = (uchar*)curmap + PCI_BAR0_SPROM_OFFSET;
-+              if (sprom_read_pci(srom, off, buf, nw, FALSE))
-+                      return 1;
-+      } else if (BUSTYPE(bustype) == PCMCIA_BUS) {
-+              for (i = 0; i < nw; i++) {
-+                      if (sprom_read_pcmcia(osh, (uint16)(off + i), (uint16*)(buf + i)))
-+                              return 1;
-+              }
-+      } else {
-+              return 1;
-+      }
-+
-+      return 0;
-+}
-+
-+/* support only 16-bit word write into srom */
-+int
-+srom_write(uint bustype, void *curmap, osl_t *osh, uint byteoff, uint nbytes, uint16 *buf)
-+{
-+      uint16 *srom;
-+      uint i, off, nw, crc_range;
-+      uint16 image[SPROM_SIZE], *p;
-+      uint8 crc;
-+      volatile uint32 val32;
-+
-+      ASSERT(bustype == BUSTYPE(bustype));
-+
-+      /* check input - 16-bit access only */
-+      if (byteoff & 1 || nbytes & 1 || (byteoff + nbytes) > (SPROM_SIZE * 2))
-+              return 1;
-+
-+      crc_range = (((BUSTYPE(bustype) == PCMCIA_BUS) || (BUSTYPE(bustype) == SDIO_BUS)) ? SPROM_SIZE : SPROM_CRC_RANGE) * 2;
-+
-+      /* if changes made inside crc cover range */
-+      if (byteoff < crc_range) {
-+              nw = (((byteoff + nbytes) > crc_range) ? byteoff + nbytes : crc_range) / 2;
-+              /* read data including entire first 64 words from srom */
-+              if (srom_read(bustype, curmap, osh, 0, nw * 2, image))
-+                      return 1;
-+              /* make changes */
-+              bcopy((void*)buf, (void*)&image[byteoff / 2], nbytes);
-+              /* calculate crc */
-+              htol16_buf(image, crc_range);
-+              crc = ~hndcrc8((uint8 *)image, crc_range - 1, CRC8_INIT_VALUE);
-+              ltoh16_buf(image, crc_range);
-+              image[(crc_range / 2) - 1] = (crc << 8) | (image[(crc_range / 2) - 1] & 0xff);
-+              p = image;
-+              off = 0;
-+      } else {
-+              p = buf;
-+              off = byteoff / 2;
-+              nw = nbytes / 2;
-+      }
-+
-+      if (BUSTYPE(bustype) == PCI_BUS) {
-+              srom = (uint16*)((uchar*)curmap + PCI_BAR0_SPROM_OFFSET);
-+              /* enable writes to the SPROM */
-+              val32 = OSL_PCI_READ_CONFIG(osh, PCI_SPROM_CONTROL, sizeof(uint32));
-+              val32 |= SPROM_WRITEEN;
-+              OSL_PCI_WRITE_CONFIG(osh, PCI_SPROM_CONTROL, sizeof(uint32), val32);
-+              bcm_mdelay(WRITE_ENABLE_DELAY);
-+              /* write srom */
-+              for (i = 0; i < nw; i++) {
-+                      W_REG(&srom[off + i], p[i]);
-+                      bcm_mdelay(WRITE_WORD_DELAY);
-+              }
-+              /* disable writes to the SPROM */
-+              OSL_PCI_WRITE_CONFIG(osh, PCI_SPROM_CONTROL, sizeof(uint32), val32 & ~SPROM_WRITEEN);
-+      } else if (BUSTYPE(bustype) == PCMCIA_BUS) {
-+              /* enable writes to the SPROM */
-+              if (sprom_cmd_pcmcia(osh, SROM_WEN))
-+                      return 1;
-+              bcm_mdelay(WRITE_ENABLE_DELAY);
-+              /* write srom */
-+              for (i = 0; i < nw; i++) {
-+                      sprom_write_pcmcia(osh, (uint16)(off + i), p[i]);
-+                      bcm_mdelay(WRITE_WORD_DELAY);
-+              }
-+              /* disable writes to the SPROM */
-+              if (sprom_cmd_pcmcia(osh, SROM_WDS))
-+                      return 1;
-+      } else {
-+              return 1;
-+      }
-+
-+      bcm_mdelay(WRITE_ENABLE_DELAY);
-+      return 0;
-+}
-+
-+
-+static int
-+srom_parsecis(osl_t *osh, uint8 *cis, char **vars, int *count)
-+{
-+      char eabuf[32];
-+      char *vp, *base;
-+      uint8 tup, tlen, sromrev = 1;
-+      int i, j;
-+      uint varsize;
-+      bool ag_init = FALSE;
-+      uint32 w32;
-+
-+      ASSERT(vars);
-+      ASSERT(count);
-+
-+      base = vp = MALLOC(osh, VARS_MAX);
-+      ASSERT(vp);
-+      if (!vp)
-+              return -2;
-+
-+      i = 0;
-+      do {
-+              tup = cis[i++];
-+              tlen = cis[i++];
-+              if ((i + tlen) >= CIS_SIZE)
-+                      break;
-+
-+              switch (tup) {
-+              case CISTPL_MANFID:
-+                      vp += sprintf(vp, "manfid=%d", (cis[i + 1] << 8) + cis[i]);
-+                      vp++;
-+                      vp += sprintf(vp, "prodid=%d", (cis[i + 3] << 8) + cis[i + 2]);
-+                      vp++;
-+                      break;
-+
-+              case CISTPL_FUNCE:
-+                      if (cis[i] == LAN_NID) {
-+                              ASSERT(cis[i + 1] == 6);
-+                              bcm_ether_ntoa((uchar*)&cis[i + 2], eabuf);
-+                              vp += sprintf(vp, "il0macaddr=%s", eabuf);
-+                              vp++;
-+                      }
-+                      break;
-+
-+              case CISTPL_CFTABLE:
-+                      vp += sprintf(vp, "regwindowsz=%d", (cis[i + 7] << 8) | cis[i + 6]);
-+                      vp++;
-+                      break;
-+
-+              case CISTPL_BRCM_HNBU:
-+                      switch (cis[i]) {
-+                      case HNBU_SROMREV:
-+                              sromrev = cis[i + 1];
-+                              break;
-+
-+                      case HNBU_CHIPID:
-+                              vp += sprintf(vp, "vendid=%d", (cis[i + 2] << 8) + cis[i + 1]);
-+                              vp++;
-+                              vp += sprintf(vp, "devid=%d", (cis[i + 4] << 8) + cis[i + 3]);
-+                              vp++;
-+                              if (tlen == 7) {
-+                                      vp += sprintf(vp, "chiprev=%d", (cis[i + 6] << 8) + cis[i + 5]);
-+                                      vp++;
-+                              }
-+                              break;
-+
-+                      case HNBU_BOARDREV:
-+                              vp += sprintf(vp, "boardrev=%d", cis[i + 1]);
-+                              vp++;
-+                              break;
-+
-+                      case HNBU_AA:
-+                              vp += sprintf(vp, "aa0=%d", cis[i + 1]);
-+                              vp++;
-+                              break;
-+
-+                      case HNBU_AG:
-+                              vp += sprintf(vp, "ag0=%d", cis[i + 1]);
-+                              vp++;
-+                              ag_init = TRUE;
-+                              break;
-+
-+                      case HNBU_CC:
-+                              ASSERT(sromrev > 1);
-+                              vp += sprintf(vp, "cc=%d", cis[i + 1]);
-+                              vp++;
-+                              break;
-+
-+                      case HNBU_PAPARMS:
-+                              if (tlen == 2) {
-+                                      ASSERT(sromrev == 1);
-+                                      vp += sprintf(vp, "pa0maxpwr=%d", cis[i + 1]);
-+                                      vp++;
-+                              } else if (tlen >= 9) {
-+                                      if (tlen == 10) {
-+                                              ASSERT(sromrev == 2);
-+                                              vp += sprintf(vp, "opo=%d", cis[i + 9]);
-+                                              vp++;
-+                                      } else
-+                                              ASSERT(tlen == 9);
-+
-+                                      for (j = 0; j < 3; j++) {
-+                                              vp += sprintf(vp, "pa0b%d=%d", j,
-+                                                            (cis[i + (j * 2) + 2] << 8) + cis[i + (j * 2) + 1]);
-+                                              vp++;
-+                                      }
-+                                      vp += sprintf(vp, "pa0itssit=%d", cis[i + 7]);
-+                                      vp++;
-+                                      vp += sprintf(vp, "pa0maxpwr=%d", cis[i + 8]);
-+                                      vp++;
-+                              } else
-+                                      ASSERT(tlen >= 9);
-+                              break;
-+
-+                      case HNBU_OEM:
-+                              ASSERT(sromrev == 1);
-+                              vp += sprintf(vp, "oem=%02x%02x%02x%02x%02x%02x%02x%02x",
-+                                      cis[i + 1], cis[i + 2], cis[i + 3], cis[i + 4],
-+                                      cis[i + 5], cis[i + 6], cis[i + 7], cis[i + 8]);
-+                              vp++;
-+                              break;
-+
-+                      case HNBU_BOARDFLAGS:
-+                              w32 = (cis[i + 2] << 8) + cis[i + 1];
-+                              if (tlen == 5)
-+                                      w32 |= (cis[i + 4] << 24) + (cis[i + 3] << 16);
-+                              vp += sprintf(vp, "boardflags=0x%x", w32);
-+                              vp++;
-+                              break;
-+
-+                      case HNBU_LEDS:
-+                              if (cis[i + 1] != 0xff) {
-+                                      vp += sprintf(vp, "wl0gpio0=%d", cis[i + 1]);
-+                                      vp++;
-+                              }
-+                              if (cis[i + 2] != 0xff) {
-+                                      vp += sprintf(vp, "wl0gpio1=%d", cis[i + 2]);
-+                                      vp++;
-+                              }
-+                              if (cis[i + 3] != 0xff) {
-+                                      vp += sprintf(vp, "wl0gpio2=%d", cis[i + 3]);
-+                                      vp++;
-+                              }
-+                              if (cis[i + 4] != 0xff) {
-+                                      vp += sprintf(vp, "wl0gpio3=%d", cis[i + 4]);
-+                                      vp++;
-+                              }
-+                              break;
-+
-+                      case HNBU_CCODE:
-+                              ASSERT(sromrev > 1);
-+                              vp += sprintf(vp, "ccode=%c%c", cis[i + 1], cis[i + 2]);
-+                              vp++;
-+                              vp += sprintf(vp, "cctl=0x%x", cis[i + 3]);
-+                              vp++;
-+                              break;
-+
-+                      case HNBU_CCKPO:
-+                              ASSERT(sromrev > 2);
-+                              vp += sprintf(vp, "cckpo=0x%x", (cis[i + 2] << 8) | cis[i + 1]);
-+                              vp++;
-+                              break;
-+
-+                      case HNBU_OFDMPO:
-+                              ASSERT(sromrev > 2);
-+                              vp += sprintf(vp, "ofdmpo=0x%x", (cis[i + 4] << 24) | 
-+                                            (cis[i + 3] << 16) | (cis[i + 2] << 8) | cis[i + 1]);
-+                              vp++;
-+                              break;
-+                      }
-+                      break;
-+
-+              }
-+              i += tlen;
-+      } while (tup != 0xff);
-+
-+      /* Set the srom version */
-+      vp += sprintf(vp, "sromrev=%d", sromrev);
-+      vp++;
-+
-+      /* if there is no antenna gain field, set default */
-+      if (ag_init == FALSE) {
-+              ASSERT(sromrev == 1);
-+              vp += sprintf(vp, "ag0=%d", 0xff);
-+              vp++;
-+      }
-+
-+      /* final nullbyte terminator */
-+      *vp++ = '\0';
-+      varsize = (uint)(vp - base);
-+
-+      ASSERT((vp - base) < VARS_MAX);
-+
-+      if (varsize == VARS_MAX) {
-+              *vars = base;
-+      } else {
-+              vp = MALLOC(osh, varsize);
-+              ASSERT(vp);
-+              if (vp)
-+                      bcopy(base, vp, varsize);
-+              MFREE(osh, base, VARS_MAX);
-+              *vars = vp;
-+              if (!vp) {
-+                      *count = 0;
-+                      return -2;
-+              }
-+      }
-+      *count = varsize;
-+
-+      return (0);
-+}
-+
-+
-+/* set PCMCIA sprom command register */
-+static int
-+sprom_cmd_pcmcia(osl_t *osh, uint8 cmd)
-+{
-+      uint8 status = 0;
-+      uint wait_cnt = 1000;
-+
-+      /* write sprom command register */
-+      OSL_PCMCIA_WRITE_ATTR(osh, SROM_CS, &cmd, 1);
-+
-+      /* wait status */
-+      while (wait_cnt--) {
-+              OSL_PCMCIA_READ_ATTR(osh, SROM_CS, &status, 1);
-+              if (status & SROM_DONE)
-+                      return 0;
-+      }
-+
-+      return 1;
-+}
-+
-+/* read a word from the PCMCIA srom */
-+static int
-+sprom_read_pcmcia(osl_t *osh, uint16 addr, uint16 *data)
-+{
-+      uint8 addr_l, addr_h, data_l, data_h;
-+
-+      addr_l = (uint8)((addr * 2) & 0xff);
-+      addr_h = (uint8)(((addr * 2) >> 8) & 0xff);
-+
-+      /* set address */
-+      OSL_PCMCIA_WRITE_ATTR(osh, SROM_ADDRH, &addr_h, 1);
-+      OSL_PCMCIA_WRITE_ATTR(osh, SROM_ADDRL, &addr_l, 1);
-+
-+      /* do read */
-+      if (sprom_cmd_pcmcia(osh, SROM_READ))
-+              return 1;
-+
-+      /* read data */
-+      data_h = data_l = 0;
-+      OSL_PCMCIA_READ_ATTR(osh, SROM_DATAH, &data_h, 1);
-+      OSL_PCMCIA_READ_ATTR(osh, SROM_DATAL, &data_l, 1);
-+
-+      *data = (data_h << 8) | data_l;
-+      return 0;
-+}
-+
-+/* write a word to the PCMCIA srom */
-+static int
-+sprom_write_pcmcia(osl_t *osh, uint16 addr, uint16 data)
-+{
-+      uint8 addr_l, addr_h, data_l, data_h;
-+
-+      addr_l = (uint8)((addr * 2) & 0xff);
-+      addr_h = (uint8)(((addr * 2) >> 8) & 0xff);
-+      data_l = (uint8)(data & 0xff);
-+      data_h = (uint8)((data >> 8) & 0xff);
-+
-+      /* set address */
-+      OSL_PCMCIA_WRITE_ATTR(osh, SROM_ADDRH, &addr_h, 1);
-+      OSL_PCMCIA_WRITE_ATTR(osh, SROM_ADDRL, &addr_l, 1);
-+
-+      /* write data */
-+      OSL_PCMCIA_WRITE_ATTR(osh, SROM_DATAH, &data_h, 1);
-+      OSL_PCMCIA_WRITE_ATTR(osh, SROM_DATAL, &data_l, 1);
-+
-+      /* do write */
-+      return sprom_cmd_pcmcia(osh, SROM_WRITE);
-+}
-+
-+/*
-+ * Read in and validate sprom.
-+ * Return 0 on success, nonzero on error.
-+ */
-+static int
-+sprom_read_pci(uint16 *sprom, uint wordoff, uint16 *buf, uint nwords, bool check_crc)
-+{
-+      int err = 0;
-+      uint i;
-+
-+      /* read the sprom */
-+      for (i = 0; i < nwords; i++)
-+              buf[i] = R_REG(&sprom[wordoff + i]);
-+
-+      if (check_crc) {
-+              /* fixup the endianness so crc8 will pass */
-+              htol16_buf(buf, nwords * 2);
-+              if (hndcrc8((uint8*)buf, nwords * 2, CRC8_INIT_VALUE) != CRC8_GOOD_VALUE)
-+                      err = 1;
-+              /* now correct the endianness of the byte array */
-+              ltoh16_buf(buf, nwords * 2);
-+      }
-+      
-+      return err;
-+}     
-+
-+/*
-+* Create variable table from memory.
-+* Return 0 on success, nonzero on error.
-+*/
-+static int
-+initvars_table(osl_t *osh, char *start, char *end, char **vars, uint *count)
-+{
-+      int c = (int)(end - start);
-+
-+      /* do it only when there is more than just the null string */
-+      if (c > 1) {
-+              char *vp = MALLOC(osh, c);
-+              ASSERT(vp);
-+              if (!vp)
-+                      return BCME_NOMEM;
-+              bcopy(start, vp, c);
-+              *vars = vp;
-+              *count = c;
-+      }
-+      else {
-+              *vars = NULL;
-+              *count = 0;
-+      }
-+      
-+      return 0;
-+}
-+
-+/*
-+* Find variables with <devpath> from flash. 'base' points to the beginning 
-+* of the table upon enter and to the end of the table upon exit when success.
-+* Return 0 on success, nonzero on error.
-+*/
-+static int
-+initvars_flash(osl_t *osh, char **base, int size, char *devpath)
-+{
-+      char *vp = *base;
-+      char *flash;
-+      int err;
-+      char *s;
-+      uint l, dl, copy_len;
-+
-+      /* allocate memory and read in flash */
-+      if (!(flash = MALLOC(osh, NVRAM_SPACE)))
-+              return BCME_NOMEM;
-+      if ((err = BCMINIT(nvram_getall)(flash, NVRAM_SPACE)))
-+              goto exit;
-+
-+      /* grab vars with the <devpath> prefix in name */
-+      dl = strlen(devpath);
-+      for (s = flash; s && *s; s += l + 1) {
-+              l = strlen(s);
-+              
-+              /* skip non-matching variable */
-+              if (strncmp(s, devpath, dl))
-+                      continue;
-+              
-+              /* is there enough room to copy? */
-+              copy_len = l - dl + 1;
-+              if (size < (int)copy_len) {
-+                      err = BCME_BUFTOOSHORT;
-+                      goto exit;
-+              }
-+
-+              /* no prefix, just the name=value */
-+              strcpy(vp, &s[dl]);
-+              vp += copy_len;
-+              size -= copy_len;
-+      }
-+      
-+      /* add null string as terminator */
-+      if (size < 1) {
-+              err = BCME_BUFTOOSHORT;
-+              goto exit;
-+      }
-+      *vp++ = '\0';
-+      
-+      *base = vp;
-+
-+exit: MFREE(osh, flash, NVRAM_SPACE);
-+      return err;
-+}
-+
-+/*
-+ * Initialize nonvolatile variable table from flash.
-+ * Return 0 on success, nonzero on error.
-+ */
-+static int
-+initvars_flash_sb(void *sbh, char **vars, int *count)
-+{
-+      osl_t *osh = sb_osh(sbh);
-+      char devpath[SB_DEVPATH_BUFSZ];
-+      char *vp, *base;
-+      int err;
-+
-+      ASSERT(vars);
-+      ASSERT(count);
-+
-+      if ((err = sb_devpath(sbh, devpath, sizeof(devpath))))
-+              return err;
-+
-+      base = vp = MALLOC(osh, VARS_MAX);
-+      ASSERT(vp);
-+      if (!vp)
-+              return BCME_NOMEM;
-+
-+      if ((err = initvars_flash(osh, &vp, VARS_MAX, devpath)))
-+              goto err;
-+
-+      err = initvars_table(osh, base, vp, vars, count);
-+      
-+err:  MFREE(osh, base, VARS_MAX);
-+      return err;
-+}
-+
-+/*
-+ * Initialize nonvolatile variable table from sprom.
-+ * Return 0 on success, nonzero on error.
-+ */
-+static int
-+initvars_srom_pci(void *sbh, void *curmap, char **vars, int *count)
-+{
-+      uint16 w, b[64];
-+      uint8 sromrev;
-+      struct ether_addr ea;
-+      char eabuf[32];              
-+      uint32 w32;
-+      int woff, i;
-+      char *vp, *base;
-+      osl_t *osh = sb_osh(sbh);
-+      bool flash = FALSE;
-+      char name[SB_DEVPATH_BUFSZ+16], *value;
-+      char devpath[SB_DEVPATH_BUFSZ];
-+      int err;
-+
-+      /*
-+      * Apply CRC over SROM content regardless SROM is present or not,
-+      * and use variable <devpath>sromrev's existance in flash to decide
-+      * if we should return an error when CRC fails or read SROM variables
-+      * from flash.
-+      */
-+      if (sprom_read_pci((void*)((int8*)curmap + PCI_BAR0_SPROM_OFFSET), 0, b, sizeof(b)/sizeof(b[0]), TRUE)) {
-+              if ((err = sb_devpath(sbh, devpath, sizeof(devpath))))
-+                      return err;
-+              sprintf(name, "%ssromrev", devpath);
-+              if (!(value = getvar(NULL, name)))
-+                      return (-1);
-+              sromrev = (uint8)bcm_strtoul(value, NULL, 0);
-+              flash = TRUE;
-+      }
-+      /* srom is good */
-+      else {
-+              /* top word of sprom contains version and crc8 */
-+              sromrev = b[63] & 0xff;
-+              /* bcm4401 sroms misprogrammed */
-+              if (sromrev == 0x10)
-+                      sromrev = 1;
-+      }
-+      
-+      /* srom version check */
-+      if (sromrev > 3)
-+              return (-2);
-+
-+      ASSERT(vars);
-+      ASSERT(count);
-+
-+      base = vp = MALLOC(osh, VARS_MAX);
-+      ASSERT(vp);
-+      if (!vp)
-+              return -2;
-+
-+      /* read variables from flash */
-+      if (flash) {
-+              if ((err = initvars_flash(osh, &vp, VARS_MAX, devpath)))
-+                      goto err;
-+              goto done;
-+      }
-+      
-+      vp += sprintf(vp, "sromrev=%d", sromrev);
-+      vp++;
-+
-+      if (sromrev >= 3) {
-+              /* New section takes over the 3th hardware function space */
-+
-+              /* Words 22+23 are 11a (mid) ofdm power offsets */
-+              w32 = ((uint32)b[23] << 16) | b[22];
-+              vp += sprintf(vp, "ofdmapo=%d", w32);
-+              vp++;
-+
-+              /* Words 24+25 are 11a (low) ofdm power offsets */
-+              w32 = ((uint32)b[25] << 16) | b[24];
-+              vp += sprintf(vp, "ofdmalpo=%d", w32);
-+              vp++;
-+
-+              /* Words 26+27 are 11a (high) ofdm power offsets */
-+              w32 = ((uint32)b[27] << 16) | b[26];
-+              vp += sprintf(vp, "ofdmahpo=%d", w32);
-+              vp++;
-+
-+              /*GPIO LED Powersave duty cycle (oncount >> 24) (offcount >> 8)*/
-+              w32 = ((uint32)b[43] << 24) | ((uint32)b[42] << 8);
-+              vp += sprintf(vp, "gpiotimerval=%d", w32);
-+
-+              /*GPIO LED Powersave duty cycle (oncount >> 24) (offcount >> 8)*/
-+              w32 = ((uint32)((unsigned char)(b[21] >> 8) & 0xFF) << 24) |  /* oncount*/
-+                      ((uint32)((unsigned char)(b[21] & 0xFF)) << 8); /* offcount */
-+              vp += sprintf(vp, "gpiotimerval=%d", w32);
-+
-+              vp++;
-+      }
-+
-+      if (sromrev >= 2) {
-+              /* New section takes over the 4th hardware function space */
-+
-+              /* Word 29 is max power 11a high/low */
-+              w = b[29];
-+              vp += sprintf(vp, "pa1himaxpwr=%d", w & 0xff);
-+              vp++;
-+              vp += sprintf(vp, "pa1lomaxpwr=%d", (w >> 8) & 0xff);
-+              vp++;
-+
-+              /* Words 30-32 set the 11alow pa settings,
-+               * 33-35 are the 11ahigh ones.
-+               */
-+              for (i = 0; i < 3; i++) {
-+                      vp += sprintf(vp, "pa1lob%d=%d", i, b[30 + i]);
-+                      vp++;
-+                      vp += sprintf(vp, "pa1hib%d=%d", i, b[33 + i]);
-+                      vp++;
-+              }
-+              w = b[59];
-+              if (w == 0)
-+                      vp += sprintf(vp, "ccode=");
-+              else
-+                      vp += sprintf(vp, "ccode=%c%c", (w >> 8), (w & 0xff));
-+              vp++;
-+
-+      }
-+
-+      /* parameter section of sprom starts at byte offset 72 */
-+      woff = 72/2;
-+
-+      /* first 6 bytes are il0macaddr */
-+      ea.octet[0] = (b[woff] >> 8) & 0xff;
-+      ea.octet[1] = b[woff] & 0xff;
-+      ea.octet[2] = (b[woff+1] >> 8) & 0xff;
-+      ea.octet[3] = b[woff+1] & 0xff;
-+      ea.octet[4] = (b[woff+2] >> 8) & 0xff;
-+      ea.octet[5] = b[woff+2] & 0xff;
-+      woff += 3;
-+      bcm_ether_ntoa((uchar*)&ea, eabuf);
-+      vp += sprintf(vp, "il0macaddr=%s", eabuf);
-+      vp++;
-+
-+      /* next 6 bytes are et0macaddr */
-+      ea.octet[0] = (b[woff] >> 8) & 0xff;
-+      ea.octet[1] = b[woff] & 0xff;
-+      ea.octet[2] = (b[woff+1] >> 8) & 0xff;
-+      ea.octet[3] = b[woff+1] & 0xff;
-+      ea.octet[4] = (b[woff+2] >> 8) & 0xff;
-+      ea.octet[5] = b[woff+2] & 0xff;
-+      woff += 3;
-+      bcm_ether_ntoa((uchar*)&ea, eabuf);
-+      vp += sprintf(vp, "et0macaddr=%s", eabuf);
-+      vp++;
-+
-+      /* next 6 bytes are et1macaddr */
-+      ea.octet[0] = (b[woff] >> 8) & 0xff;
-+      ea.octet[1] = b[woff] & 0xff;
-+      ea.octet[2] = (b[woff+1] >> 8) & 0xff;
-+      ea.octet[3] = b[woff+1] & 0xff;
-+      ea.octet[4] = (b[woff+2] >> 8) & 0xff;
-+      ea.octet[5] = b[woff+2] & 0xff;
-+      woff += 3;
-+      bcm_ether_ntoa((uchar*)&ea, eabuf);
-+      vp += sprintf(vp, "et1macaddr=%s", eabuf);
-+      vp++;
-+
-+      /*
-+       * Enet phy settings one or two singles or a dual
-+       * Bits 4-0 : MII address for enet0 (0x1f for not there)
-+       * Bits 9-5 : MII address for enet1 (0x1f for not there)
-+       * Bit 14   : Mdio for enet0
-+       * Bit 15   : Mdio for enet1
-+       */
-+      w = b[woff];
-+      vp += sprintf(vp, "et0phyaddr=%d", (w & 0x1f));
-+      vp++;
-+      vp += sprintf(vp, "et1phyaddr=%d", ((w >> 5) & 0x1f));
-+      vp++;
-+      vp += sprintf(vp, "et0mdcport=%d", ((w >> 14) & 0x1));
-+      vp++;
-+      vp += sprintf(vp, "et1mdcport=%d", ((w >> 15) & 0x1));
-+      vp++;
-+
-+      /* Word 46 has board rev, antennas 0/1 & Country code/control */
-+      w = b[46];
-+      vp += sprintf(vp, "boardrev=%d", w & 0xff);
-+      vp++;
-+
-+      if (sromrev > 1)
-+              vp += sprintf(vp, "cctl=%d", (w >> 8) & 0xf);
-+      else
-+              vp += sprintf(vp, "cc=%d", (w >> 8) & 0xf);
-+      vp++;
-+
-+      vp += sprintf(vp, "aa0=%d", (w >> 12) & 0x3);
-+      vp++;
-+
-+      vp += sprintf(vp, "aa1=%d", (w >> 14) & 0x3);
-+      vp++;
-+
-+      /* Words 47-49 set the (wl) pa settings */
-+      woff = 47;
-+
-+      for (i = 0; i < 3; i++) {
-+              vp += sprintf(vp, "pa0b%d=%d", i, b[woff+i]);
-+              vp++;
-+              vp += sprintf(vp, "pa1b%d=%d", i, b[woff+i+6]);
-+              vp++;
-+      }
-+
-+      /*
-+       * Words 50-51 set the customer-configured wl led behavior.
-+       * 8 bits/gpio pin.  High bit:  activehi=0, activelo=1;
-+       * LED behavior values defined in wlioctl.h .
-+       */
-+      w = b[50];
-+      if ((w != 0) && (w != 0xffff)) {
-+              /* gpio0 */
-+              vp += sprintf(vp, "wl0gpio0=%d", (w & 0xff));
-+              vp++;
-+
-+              /* gpio1 */
-+              vp += sprintf(vp, "wl0gpio1=%d", (w >> 8) & 0xff);
-+              vp++;
-+      }
-+      w = b[51];
-+      if ((w != 0) && (w != 0xffff)) {
-+              /* gpio2 */
-+              vp += sprintf(vp, "wl0gpio2=%d", w & 0xff);
-+              vp++;
-+
-+              /* gpio3 */
-+              vp += sprintf(vp, "wl0gpio3=%d", (w >> 8) & 0xff);
-+              vp++;
-+      }
-+      
-+      /* Word 52 is max power 0/1 */
-+      w = b[52];
-+      vp += sprintf(vp, "pa0maxpwr=%d", w & 0xff);
-+      vp++;
-+      vp += sprintf(vp, "pa1maxpwr=%d", (w >> 8) & 0xff);
-+      vp++;
-+
-+      /* Word 56 is idle tssi target 0/1 */
-+      w = b[56];
-+      vp += sprintf(vp, "pa0itssit=%d", w & 0xff);
-+      vp++;
-+      vp += sprintf(vp, "pa1itssit=%d", (w >> 8) & 0xff);
-+      vp++;
-+
-+      /* Word 57 is boardflags, if not programmed make it zero */
-+      w32 = (uint32)b[57];
-+      if (w32 == 0xffff) w32 = 0;
-+      if (sromrev > 1) {
-+              /* Word 28 is the high bits of boardflags */
-+              w32 |= (uint32)b[28] << 16;
-+      }
-+      vp += sprintf(vp, "boardflags=%d", w32);
-+      vp++;
-+
-+      /* Word 58 is antenna gain 0/1 */
-+      w = b[58];
-+      vp += sprintf(vp, "ag0=%d", w & 0xff);
-+      vp++;
-+
-+      vp += sprintf(vp, "ag1=%d", (w >> 8) & 0xff);
-+      vp++;
-+
-+      if (sromrev == 1) {
-+              /* set the oem string */
-+              vp += sprintf(vp, "oem=%02x%02x%02x%02x%02x%02x%02x%02x",
-+                            ((b[59] >> 8) & 0xff), (b[59] & 0xff),
-+                            ((b[60] >> 8) & 0xff), (b[60] & 0xff),
-+                            ((b[61] >> 8) & 0xff), (b[61] & 0xff),
-+                            ((b[62] >> 8) & 0xff), (b[62] & 0xff));
-+              vp++;
-+      } else if (sromrev == 2) {
-+              /* Word 60 OFDM tx power offset from CCK level */
-+              /* OFDM Power Offset - opo */
-+              vp += sprintf(vp, "opo=%d", b[60] & 0xff);
-+              vp++;
-+      } else {
-+              /* Word 60: cck power offsets */
-+              vp += sprintf(vp, "cckpo=%d", b[60]);
-+              vp++;
-+
-+              /* Words 61+62: 11g ofdm power offsets */
-+              w32 = ((uint32)b[62] << 16) | b[61];
-+              vp += sprintf(vp, "ofdmgpo=%d", w32);
-+              vp++;
-+      }
-+
-+      /* final nullbyte terminator */
-+      *vp++ = '\0';
-+
-+      ASSERT((vp - base) <= VARS_MAX);
-+      
-+done: err = initvars_table(osh, base, vp, vars, count);
-+      
-+err:  MFREE(osh, base, VARS_MAX);
-+      return err;
-+}
-+
-+/*
-+ * Read the cis and call parsecis to initialize the vars.
-+ * Return 0 on success, nonzero on error.
-+ */
-+static int
-+initvars_cis_pcmcia(void *sbh, osl_t *osh, char **vars, int *count)
-+{
-+      uint8 *cis = NULL;
-+      int rc;
-+      uint data_sz;
-+
-+      data_sz = (sb_pcmciarev(sbh) == 1) ? (SPROM_SIZE * 2) : CIS_SIZE;
-+
-+      if ((cis = MALLOC(osh, data_sz)) == NULL)
-+              return (-2);
-+
-+      if (sb_pcmciarev(sbh) == 1) {
-+              if (srom_read(PCMCIA_BUS, (void *)NULL, osh, 0, data_sz, (uint16 *)cis)) {
-+                      MFREE(osh, cis, data_sz);
-+                      return (-1);
-+              }
-+              /* fix up endianess for 16-bit data vs 8-bit parsing */
-+              ltoh16_buf((uint16 *)cis, data_sz);
-+      } else
-+              OSL_PCMCIA_READ_ATTR(osh, 0, cis, data_sz);
-+
-+      rc = srom_parsecis(osh, cis, vars, count);
-+
-+      MFREE(osh, cis, data_sz);
-+
-+      return (rc);
-+}
-+
-diff -Nur linux-2.4.32/drivers/net/hnd/bcmutils.c linux-2.4.32-brcm/drivers/net/hnd/bcmutils.c
---- linux-2.4.32/drivers/net/hnd/bcmutils.c    1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/net/hnd/bcmutils.c       2005-12-16 23:39:11.288858250 +0100
-@@ -0,0 +1,1081 @@
-+/*
-+ * Misc useful OS-independent routines.
-+ *
-+ * Copyright 2005, Broadcom Corporation      
-+ * All Rights Reserved.      
-+ *       
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+ * $Id$
-+ */
-+
-+#include <typedefs.h>
-+#ifdef BCMDRIVER
-+#include <osl.h>
-+#include <sbutils.h>
-+#include <bcmnvram.h>
-+#else
-+#include <stdio.h>
-+#include <string.h>
-+#endif
-+#include <bcmutils.h>
-+#include <bcmendian.h>
-+#include <bcmdevs.h>
-+
-+#ifdef BCMDRIVER
-+/* copy a pkt buffer chain into a buffer */
-+uint
-+pktcopy(osl_t *osh, void *p, uint offset, int len, uchar *buf)
-+{
-+      uint n, ret = 0;
-+
-+      if (len < 0)
-+              len = 4096;     /* "infinite" */
-+
-+      /* skip 'offset' bytes */
-+      for (; p && offset; p = PKTNEXT(osh, p)) {
-+              if (offset < (uint)PKTLEN(osh, p))
-+                      break;
-+              offset -= PKTLEN(osh, p);
-+      }
-+
-+      if (!p)
-+              return 0;
-+
-+      /* copy the data */
-+      for (; p && len; p = PKTNEXT(osh, p)) {
-+              n = MIN((uint)PKTLEN(osh, p) - offset, (uint)len);
-+              bcopy(PKTDATA(osh, p) + offset, buf, n);
-+              buf += n;
-+              len -= n;
-+              ret += n;
-+              offset = 0;
-+      }
-+
-+      return ret;
-+}
-+
-+/* return total length of buffer chain */
-+uint
-+pkttotlen(osl_t *osh, void *p)
-+{
-+      uint total;
-+
-+      total = 0;
-+      for (; p; p = PKTNEXT(osh, p))
-+              total += PKTLEN(osh, p);
-+      return (total);
-+}
-+
-+void
-+pktq_init(struct pktq *q, uint maxlen, const uint8 prio_map[])
-+{
-+      q->head = q->tail = NULL;
-+      q->maxlen = maxlen;
-+      q->len = 0;
-+      if (prio_map) {
-+              q->priority = TRUE;
-+              bcopy(prio_map, q->prio_map, sizeof(q->prio_map));
-+      }
-+      else
-+              q->priority = FALSE;
-+}
-+
-+/* should always check pktq_full before calling pktenq */
-+void
-+pktenq(struct pktq *q, void *p, bool lifo)
-+{
-+      void *next, *prev;
-+
-+      /* allow 10 pkts slack */
-+      ASSERT(q->len < (q->maxlen + 10));
-+
-+      /* Queueing chains not allowed */
-+      ASSERT(PKTLINK(p) == NULL);
-+
-+      /* Queue is empty */
-+      if (q->tail == NULL) {
-+              ASSERT(q->head == NULL);
-+              q->head = q->tail = p;
-+      }
-+
-+      /* Insert at head or tail */
-+      else if (q->priority == FALSE) {
-+              /* Insert at head (LIFO) */
-+              if (lifo) {
-+                      PKTSETLINK(p, q->head);
-+                      q->head = p;
-+              }
-+              /* Insert at tail (FIFO) */
-+              else {
-+                      ASSERT(PKTLINK(q->tail) == NULL);
-+                      PKTSETLINK(q->tail, p);
-+                      PKTSETLINK(p, NULL);
-+                      q->tail = p;
-+              }
-+      }
-+
-+      /* Insert by priority */
-+      else {
-+              /* legal priorities 0-7 */
-+              ASSERT(PKTPRIO(p) <= MAXPRIO);
-+
-+              ASSERT(q->head);
-+              ASSERT(q->tail);
-+              /* Shortcut to insertion at tail */
-+              if (_pktq_pri(q, PKTPRIO(p)) < _pktq_pri(q, PKTPRIO(q->tail)) ||
-+                  (!lifo && _pktq_pri(q, PKTPRIO(p)) <= _pktq_pri(q, PKTPRIO(q->tail)))) {
-+                      prev = q->tail;
-+                      next = NULL;
-+              }
-+              /* Insert at head or in the middle */
-+              else {
-+                      prev = NULL;
-+                      next = q->head;
-+              }
-+              /* Walk the queue */
-+              for (; next; prev = next, next = PKTLINK(next)) {
-+                      /* Priority queue invariant */
-+                      ASSERT(!prev || _pktq_pri(q, PKTPRIO(prev)) >= _pktq_pri(q, PKTPRIO(next)));
-+                      /* Insert at head of string of packets of same priority (LIFO) */
-+                      if (lifo) {
-+                              if (_pktq_pri(q, PKTPRIO(p)) >= _pktq_pri(q, PKTPRIO(next)))
-+                                      break;
-+                      }
-+                      /* Insert at tail of string of packets of same priority (FIFO) */
-+                      else {
-+                              if (_pktq_pri(q, PKTPRIO(p)) > _pktq_pri(q, PKTPRIO(next)))
-+                                      break;
-+                      }
-+              }
-+              /* Insert at tail */
-+              if (next == NULL) {
-+                      ASSERT(PKTLINK(q->tail) == NULL);
-+                      PKTSETLINK(q->tail, p);
-+                      PKTSETLINK(p, NULL);
-+                      q->tail = p;
-+              }
-+              /* Insert in the middle */
-+              else if (prev) {
-+                      PKTSETLINK(prev, p);
-+                      PKTSETLINK(p, next);
-+              }
-+              /* Insert at head */
-+              else {
-+                      PKTSETLINK(p, q->head);
-+                      q->head = p;
-+              }
-+      }
-+
-+      /* List invariants after insertion */
-+      ASSERT(q->head);
-+      ASSERT(PKTLINK(q->tail) == NULL);
-+
-+      q->len++;
-+}
-+
-+/* dequeue packet at head */
-+void*
-+pktdeq(struct pktq *q)
-+{
-+      void *p;
-+
-+      if ((p = q->head)) {
-+              ASSERT(q->tail);
-+              q->head = PKTLINK(p);
-+              PKTSETLINK(p, NULL);
-+              q->len--;
-+              if (q->head == NULL)
-+                      q->tail = NULL;
-+      }
-+      else {
-+              ASSERT(q->tail == NULL);
-+      }
-+
-+      return (p);
-+}
-+
-+/* dequeue packet at tail */
-+void*
-+pktdeqtail(struct pktq *q)
-+{
-+      void *p;
-+      void *next, *prev;
-+
-+      if (q->head == q->tail) {  /* last packet on queue or queue empty */
-+              p = q->head;
-+              q->head = q->tail = NULL;
-+              q->len = 0;
-+              return(p);
-+      }
-+
-+      /* start walk at head */
-+      prev = NULL;
-+      next = q->head;
-+
-+      /* Walk the queue to find prev of q->tail */
-+      for (; next; prev = next, next = PKTLINK(next)) {
-+              if (next == q->tail)
-+                      break;
-+      }
-+
-+      ASSERT(prev);
-+
-+      PKTSETLINK(prev, NULL);
-+      q->tail = prev;
-+      q->len--;
-+      p = next;
-+
-+      return (p);
-+}
-+
-+unsigned char bcm_ctype[] = {
-+      _BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,                        /* 0-7 */
-+      _BCM_C,_BCM_C|_BCM_S,_BCM_C|_BCM_S,_BCM_C|_BCM_S,_BCM_C|_BCM_S,_BCM_C|_BCM_S,_BCM_C,_BCM_C,             /* 8-15 */
-+      _BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,                        /* 16-23 */
-+      _BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,_BCM_C,                        /* 24-31 */
-+      _BCM_S|_BCM_SP,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,                        /* 32-39 */
-+      _BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,                        /* 40-47 */
-+      _BCM_D,_BCM_D,_BCM_D,_BCM_D,_BCM_D,_BCM_D,_BCM_D,_BCM_D,                        /* 48-55 */
-+      _BCM_D,_BCM_D,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,                        /* 56-63 */
-+      _BCM_P,_BCM_U|_BCM_X,_BCM_U|_BCM_X,_BCM_U|_BCM_X,_BCM_U|_BCM_X,_BCM_U|_BCM_X,_BCM_U|_BCM_X,_BCM_U,      /* 64-71 */
-+      _BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,                        /* 72-79 */
-+      _BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,                        /* 80-87 */
-+      _BCM_U,_BCM_U,_BCM_U,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,                        /* 88-95 */
-+      _BCM_P,_BCM_L|_BCM_X,_BCM_L|_BCM_X,_BCM_L|_BCM_X,_BCM_L|_BCM_X,_BCM_L|_BCM_X,_BCM_L|_BCM_X,_BCM_L,      /* 96-103 */
-+      _BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,                        /* 104-111 */
-+      _BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,                        /* 112-119 */
-+      _BCM_L,_BCM_L,_BCM_L,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_C,                        /* 120-127 */
-+      0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,                /* 128-143 */
-+      0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,                /* 144-159 */
-+      _BCM_S|_BCM_SP,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,   /* 160-175 */
-+      _BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,_BCM_P,       /* 176-191 */
-+      _BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,       /* 192-207 */
-+      _BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_P,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_U,_BCM_L,       /* 208-223 */
-+      _BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,       /* 224-239 */
-+      _BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_P,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L,_BCM_L        /* 240-255 */
-+};
-+
-+uchar
-+bcm_toupper(uchar c)
-+{
-+      if (bcm_islower(c))
-+              c -= 'a'-'A';
-+      return (c);
-+}
-+
-+ulong
-+bcm_strtoul(char *cp, char **endp, uint base)
-+{
-+      ulong result, value;
-+      bool minus;
-+      
-+      minus = FALSE;
-+
-+      while (bcm_isspace(*cp))
-+              cp++;
-+      
-+      if (cp[0] == '+')
-+              cp++;
-+      else if (cp[0] == '-') {
-+              minus = TRUE;
-+              cp++;
-+      }
-+      
-+      if (base == 0) {
-+              if (cp[0] == '0') {
-+                      if ((cp[1] == 'x') || (cp[1] == 'X')) {
-+                              base = 16;
-+                              cp = &cp[2];
-+                      } else {
-+                              base = 8;
-+                              cp = &cp[1];
-+                      }
-+              } else
-+                      base = 10;
-+      } else if (base == 16 && (cp[0] == '0') && ((cp[1] == 'x') || (cp[1] == 'X'))) {
-+              cp = &cp[2];
-+      }
-+                 
-+      result = 0;
-+
-+      while (bcm_isxdigit(*cp) &&
-+             (value = bcm_isdigit(*cp) ? *cp-'0' : bcm_toupper(*cp)-'A'+10) < base) {
-+              result = result*base + value;
-+              cp++;
-+      }
-+
-+      if (minus)
-+              result = (ulong)(result * -1);
-+
-+      if (endp)
-+              *endp = (char *)cp;
-+
-+      return (result);
-+}
-+
-+uint
-+bcm_atoi(char *s)
-+{
-+      uint n;
-+
-+      n = 0;
-+
-+      while (bcm_isdigit(*s))
-+              n = (n * 10) + *s++ - '0';
-+      return (n);
-+}
-+
-+/* return pointer to location of substring 'needle' in 'haystack' */
-+char*
-+bcmstrstr(char *haystack, char *needle)
-+{
-+      int len, nlen;
-+      int i;
-+
-+      if ((haystack == NULL) || (needle == NULL))
-+              return (haystack);
-+
-+      nlen = strlen(needle);
-+      len = strlen(haystack) - nlen + 1;
-+
-+      for (i = 0; i < len; i++)
-+              if (bcmp(needle, &haystack[i], nlen) == 0)
-+                      return (&haystack[i]);
-+      return (NULL);
-+}
-+
-+char*
-+bcmstrcat(char *dest, const char *src)
-+{
-+      strcpy(&dest[strlen(dest)], src);
-+      return (dest);
-+}
-+
-+#if defined(CONFIG_USBRNDIS_RETAIL) || defined(NDIS_MINIPORT_DRIVER)
-+/* registry routine buffer preparation utility functions:
-+ * parameter order is like strncpy, but returns count
-+ * of bytes copied. Minimum bytes copied is null char(1)/wchar(2)
-+ */
-+ulong
-+wchar2ascii(
-+      char *abuf,
-+      ushort *wbuf,
-+      ushort wbuflen,
-+      ulong abuflen
-+)
-+{
-+      ulong copyct = 1;
-+      ushort i;
-+
-+      if (abuflen == 0)
-+              return 0;
-+
-+      /* wbuflen is in bytes */
-+      wbuflen /= sizeof(ushort);
-+
-+      for (i = 0; i < wbuflen; ++i) {
-+              if (--abuflen == 0)
-+                      break;
-+              *abuf++ = (char) *wbuf++;
-+              ++copyct;
-+      }
-+      *abuf = '\0';
-+
-+      return copyct;
-+}
-+#endif
-+
-+char*
-+bcm_ether_ntoa(char *ea, char *buf)
-+{
-+      sprintf(buf,"%02x:%02x:%02x:%02x:%02x:%02x",
-+              (uchar)ea[0]&0xff, (uchar)ea[1]&0xff, (uchar)ea[2]&0xff,
-+              (uchar)ea[3]&0xff, (uchar)ea[4]&0xff, (uchar)ea[5]&0xff);
-+      return (buf);
-+}
-+
-+/* parse a xx:xx:xx:xx:xx:xx format ethernet address */
-+int
-+bcm_ether_atoe(char *p, char *ea)
-+{
-+      int i = 0;
-+
-+      for (;;) {
-+              ea[i++] = (char) bcm_strtoul(p, &p, 16);
-+              if (!*p++ || i == 6)
-+                      break;
-+      }
-+
-+      return (i == 6);
-+}
-+
-+void
-+bcm_mdelay(uint ms)
-+{
-+      uint i;
-+
-+      for (i = 0; i < ms; i++) {
-+              OSL_DELAY(1000);
-+      }
-+}
-+
-+/*
-+ * Search the name=value vars for a specific one and return its value.
-+ * Returns NULL if not found.
-+ */
-+char*
-+getvar(char *vars, char *name)
-+{
-+      char *s;
-+      int len;
-+
-+      len = strlen(name);
-+
-+      /* first look in vars[] */
-+      for (s = vars; s && *s; ) {
-+              if ((bcmp(s, name, len) == 0) && (s[len] == '='))
-+                      return (&s[len+1]);
-+
-+              while (*s++)
-+                      ;
-+      }
-+
-+      /* then query nvram */
-+      return (BCMINIT(nvram_get)(name));
-+}
-+
-+/*
-+ * Search the vars for a specific one and return its value as
-+ * an integer. Returns 0 if not found.
-+ */
-+int
-+getintvar(char *vars, char *name)
-+{
-+      char *val;
-+
-+      if ((val = getvar(vars, name)) == NULL)
-+              return (0);
-+
-+      return (bcm_strtoul(val, NULL, 0));
-+}
-+
-+
-+/* Search for token in comma separated token-string */
-+static int
-+findmatch(char *string, char *name)
-+{
-+      uint len;
-+      char *c;
-+
-+      len = strlen(name);
-+      while ((c = strchr(string, ',')) != NULL) {
-+              if (len == (uint)(c - string) && !strncmp(string, name, len))
-+                      return 1;
-+              string = c + 1;
-+      }
-+
-+      return (!strcmp(string, name));
-+}
-+
-+/* Return gpio pin number assigned to the named pin */
-+/*
-+* Variable should be in format:
-+*
-+*     gpio<N>=pin_name,pin_name
-+*
-+* This format allows multiple features to share the gpio with mutual
-+* understanding.
-+*
-+* 'def_pin' is returned if a specific gpio is not defined for the requested functionality 
-+* and if def_pin is not used by others.
-+*/
-+uint
-+getgpiopin(char *vars, char *pin_name, uint def_pin)
-+{
-+      char name[] = "gpioXXXX";
-+      char *val;
-+      uint pin;
-+
-+      /* Go thru all possibilities till a match in pin name */
-+      for (pin = 0; pin < GPIO_NUMPINS; pin ++) {
-+              sprintf(name, "gpio%d", pin);
-+              val = getvar(vars, name);
-+              if (val && findmatch(val, pin_name))
-+                      return pin;
-+      }
-+
-+      if (def_pin != GPIO_PIN_NOTDEFINED) {
-+              /* make sure the default pin is not used by someone else */
-+              sprintf(name, "gpio%d", def_pin);
-+              if (getvar(vars, name)) {
-+                      def_pin =  GPIO_PIN_NOTDEFINED;
-+              }
-+      }
-+
-+      return def_pin;
-+}
-+
-+
-+static char bcm_undeferrstr[BCME_STRLEN];
-+
-+static const char *bcmerrorstrtable[] =  \
-+{     "OK",                           /* 0 */
-+      "Undefined error",              /* BCME_ERROR */
-+      "Bad Argument",                 /* BCME_BADARG*/
-+      "Bad Option",                   /* BCME_BADOPTION*/
-+      "Not up",                       /* BCME_NOTUP */
-+      "Not down",                     /* BCME_NOTDOWN */
-+      "Not AP",                       /* BCME_NOTAP */
-+      "Not STA",                      /* BCME_NOTSTA */
-+      "Bad Key Index",                /* BCME_BADKEYIDX */
-+      "Radio Off",                    /* BCME_RADIOOFF */
-+      "Not band locked",              /* BCME_NOTBANDLOCKED */
-+      "No clock",                     /* BCME_NOCLK */
-+      "Bad Rate valueset",            /* BCME_BADRATESET */
-+      "Bad Band",                     /* BCME_BADBAND */
-+      "Buffer too short",             /* BCME_BUFTOOSHORT */
-+      "Buffer too length",            /* BCME_BUFTOOLONG */
-+      "Busy",                         /* BCME_BUSY */
-+      "Not Associated",               /* BCME_NOTASSOCIATED */
-+      "Bad SSID len",                 /* BCME_BADSSIDLEN */
-+      "Out of Range Channel",         /* BCME_OUTOFRANGECHAN */
-+      "Bad Channel",                  /* BCME_BADCHAN */
-+      "Bad Address",                  /* BCME_BADADDR */
-+      "Not Enough Resources",         /* BCME_NORESOURCE */
-+      "Unsupported",                  /* BCME_UNSUPPORTED */
-+      "Bad length",                   /* BCME_BADLENGTH */
-+      "Not Ready",                    /* BCME_NOTREADY */
-+      "Not Permitted",                /* BCME_EPERM */
-+      "No Memory",                    /* BCME_NOMEM */
-+      "Associated",                   /* BCME_ASSOCIATED */ 
-+      "Not In Range",                 /* BCME_RANGE */
-+      "Not Found"                     /* BCME_NOTFOUND */
-+      }; 
-+
-+/* Convert the Error codes into related Error strings  */
-+const char *
-+bcmerrorstr(int bcmerror)
-+{
-+      int abs_bcmerror;
-+      
-+      abs_bcmerror = ABS(bcmerror);   
-+
-+      /* check if someone added a bcmerror code but forgot to add errorstring */
-+      ASSERT(ABS(BCME_LAST) == (ARRAYSIZE(bcmerrorstrtable) - 1));
-+      if ( (bcmerror > 0) || (abs_bcmerror > ABS(BCME_LAST))) {
-+              sprintf(bcm_undeferrstr, "undefined Error %d", bcmerror);
-+              return bcm_undeferrstr;
-+      }
-+
-+      ASSERT((strlen((char*)bcmerrorstrtable[abs_bcmerror])) < BCME_STRLEN); 
-+
-+      return bcmerrorstrtable[abs_bcmerror];
-+}
-+#endif        /* #ifdef BCMDRIVER */
-+
-+
-+/*******************************************************************************
-+ * crc8
-+ *
-+ * Computes a crc8 over the input data using the polynomial:
-+ *
-+ *       x^8 + x^7 +x^6 + x^4 + x^2 + 1
-+ *
-+ * The caller provides the initial value (either CRC8_INIT_VALUE
-+ * or the previous returned value) to allow for processing of 
-+ * discontiguous blocks of data.  When generating the CRC the
-+ * caller is responsible for complementing the final return value
-+ * and inserting it into the byte stream.  When checking, a final
-+ * return value of CRC8_GOOD_VALUE indicates a valid CRC.
-+ *
-+ * Reference: Dallas Semiconductor Application Note 27
-+ *   Williams, Ross N., "A Painless Guide to CRC Error Detection Algorithms", 
-+ *     ver 3, Aug 1993, ross@guest.adelaide.edu.au, Rocksoft Pty Ltd.,
-+ *     ftp://ftp.rocksoft.com/clients/rocksoft/papers/crc_v3.txt
-+ *
-+ ******************************************************************************/
-+
-+static uint8 crc8_table[256] = {
-+    0x00, 0xF7, 0xB9, 0x4E, 0x25, 0xD2, 0x9C, 0x6B,
-+    0x4A, 0xBD, 0xF3, 0x04, 0x6F, 0x98, 0xD6, 0x21,
-+    0x94, 0x63, 0x2D, 0xDA, 0xB1, 0x46, 0x08, 0xFF,
-+    0xDE, 0x29, 0x67, 0x90, 0xFB, 0x0C, 0x42, 0xB5,
-+    0x7F, 0x88, 0xC6, 0x31, 0x5A, 0xAD, 0xE3, 0x14,
-+    0x35, 0xC2, 0x8C, 0x7B, 0x10, 0xE7, 0xA9, 0x5E,
-+    0xEB, 0x1C, 0x52, 0xA5, 0xCE, 0x39, 0x77, 0x80,
-+    0xA1, 0x56, 0x18, 0xEF, 0x84, 0x73, 0x3D, 0xCA,
-+    0xFE, 0x09, 0x47, 0xB0, 0xDB, 0x2C, 0x62, 0x95,
-+    0xB4, 0x43, 0x0D, 0xFA, 0x91, 0x66, 0x28, 0xDF,
-+    0x6A, 0x9D, 0xD3, 0x24, 0x4F, 0xB8, 0xF6, 0x01,
-+    0x20, 0xD7, 0x99, 0x6E, 0x05, 0xF2, 0xBC, 0x4B,
-+    0x81, 0x76, 0x38, 0xCF, 0xA4, 0x53, 0x1D, 0xEA,
-+    0xCB, 0x3C, 0x72, 0x85, 0xEE, 0x19, 0x57, 0xA0,
-+    0x15, 0xE2, 0xAC, 0x5B, 0x30, 0xC7, 0x89, 0x7E,
-+    0x5F, 0xA8, 0xE6, 0x11, 0x7A, 0x8D, 0xC3, 0x34,
-+    0xAB, 0x5C, 0x12, 0xE5, 0x8E, 0x79, 0x37, 0xC0,
-+    0xE1, 0x16, 0x58, 0xAF, 0xC4, 0x33, 0x7D, 0x8A,
-+    0x3F, 0xC8, 0x86, 0x71, 0x1A, 0xED, 0xA3, 0x54,
-+    0x75, 0x82, 0xCC, 0x3B, 0x50, 0xA7, 0xE9, 0x1E,
-+    0xD4, 0x23, 0x6D, 0x9A, 0xF1, 0x06, 0x48, 0xBF,
-+    0x9E, 0x69, 0x27, 0xD0, 0xBB, 0x4C, 0x02, 0xF5,
-+    0x40, 0xB7, 0xF9, 0x0E, 0x65, 0x92, 0xDC, 0x2B,
-+    0x0A, 0xFD, 0xB3, 0x44, 0x2F, 0xD8, 0x96, 0x61,
-+    0x55, 0xA2, 0xEC, 0x1B, 0x70, 0x87, 0xC9, 0x3E,
-+    0x1F, 0xE8, 0xA6, 0x51, 0x3A, 0xCD, 0x83, 0x74,
-+    0xC1, 0x36, 0x78, 0x8F, 0xE4, 0x13, 0x5D, 0xAA,
-+    0x8B, 0x7C, 0x32, 0xC5, 0xAE, 0x59, 0x17, 0xE0,
-+    0x2A, 0xDD, 0x93, 0x64, 0x0F, 0xF8, 0xB6, 0x41,
-+    0x60, 0x97, 0xD9, 0x2E, 0x45, 0xB2, 0xFC, 0x0B,
-+    0xBE, 0x49, 0x07, 0xF0, 0x9B, 0x6C, 0x22, 0xD5,
-+    0xF4, 0x03, 0x4D, 0xBA, 0xD1, 0x26, 0x68, 0x9F
-+};
-+
-+#define CRC_INNER_LOOP(n, c, x) \
-+    (c) = ((c) >> 8) ^ crc##n##_table[((c) ^ (x)) & 0xff]
-+
-+uint8
-+hndcrc8(
-+      uint8 *pdata,   /* pointer to array of data to process */
-+      uint  nbytes,   /* number of input data bytes to process */
-+      uint8 crc       /* either CRC8_INIT_VALUE or previous return value */
-+)
-+{
-+      /* hard code the crc loop instead of using CRC_INNER_LOOP macro
-+       * to avoid the undefined and unnecessary (uint8 >> 8) operation. */
-+      while (nbytes-- > 0)
-+              crc = crc8_table[(crc ^ *pdata++) & 0xff];
-+
-+      return crc;
-+}
-+
-+/*******************************************************************************
-+ * crc16
-+ *
-+ * Computes a crc16 over the input data using the polynomial:
-+ *
-+ *       x^16 + x^12 +x^5 + 1
-+ *
-+ * The caller provides the initial value (either CRC16_INIT_VALUE
-+ * or the previous returned value) to allow for processing of 
-+ * discontiguous blocks of data.  When generating the CRC the
-+ * caller is responsible for complementing the final return value
-+ * and inserting it into the byte stream.  When checking, a final
-+ * return value of CRC16_GOOD_VALUE indicates a valid CRC.
-+ *
-+ * Reference: Dallas Semiconductor Application Note 27
-+ *   Williams, Ross N., "A Painless Guide to CRC Error Detection Algorithms", 
-+ *     ver 3, Aug 1993, ross@guest.adelaide.edu.au, Rocksoft Pty Ltd.,
-+ *     ftp://ftp.rocksoft.com/clients/rocksoft/papers/crc_v3.txt
-+ *
-+ ******************************************************************************/
-+
-+static uint16 crc16_table[256] = {
-+    0x0000, 0x1189, 0x2312, 0x329B, 0x4624, 0x57AD, 0x6536, 0x74BF,
-+    0x8C48, 0x9DC1, 0xAF5A, 0xBED3, 0xCA6C, 0xDBE5, 0xE97E, 0xF8F7,
-+    0x1081, 0x0108, 0x3393, 0x221A, 0x56A5, 0x472C, 0x75B7, 0x643E,
-+    0x9CC9, 0x8D40, 0xBFDB, 0xAE52, 0xDAED, 0xCB64, 0xF9FF, 0xE876,
-+    0x2102, 0x308B, 0x0210, 0x1399, 0x6726, 0x76AF, 0x4434, 0x55BD,
-+    0xAD4A, 0xBCC3, 0x8E58, 0x9FD1, 0xEB6E, 0xFAE7, 0xC87C, 0xD9F5,
-+    0x3183, 0x200A, 0x1291, 0x0318, 0x77A7, 0x662E, 0x54B5, 0x453C,
-+    0xBDCB, 0xAC42, 0x9ED9, 0x8F50, 0xFBEF, 0xEA66, 0xD8FD, 0xC974,
-+    0x4204, 0x538D, 0x6116, 0x709F, 0x0420, 0x15A9, 0x2732, 0x36BB,
-+    0xCE4C, 0xDFC5, 0xED5E, 0xFCD7, 0x8868, 0x99E1, 0xAB7A, 0xBAF3,
-+    0x5285, 0x430C, 0x7197, 0x601E, 0x14A1, 0x0528, 0x37B3, 0x263A,
-+    0xDECD, 0xCF44, 0xFDDF, 0xEC56, 0x98E9, 0x8960, 0xBBFB, 0xAA72,
-+    0x6306, 0x728F, 0x4014, 0x519D, 0x2522, 0x34AB, 0x0630, 0x17B9,
-+    0xEF4E, 0xFEC7, 0xCC5C, 0xDDD5, 0xA96A, 0xB8E3, 0x8A78, 0x9BF1,
-+    0x7387, 0x620E, 0x5095, 0x411C, 0x35A3, 0x242A, 0x16B1, 0x0738,
-+    0xFFCF, 0xEE46, 0xDCDD, 0xCD54, 0xB9EB, 0xA862, 0x9AF9, 0x8B70,
-+    0x8408, 0x9581, 0xA71A, 0xB693, 0xC22C, 0xD3A5, 0xE13E, 0xF0B7,
-+    0x0840, 0x19C9, 0x2B52, 0x3ADB, 0x4E64, 0x5FED, 0x6D76, 0x7CFF,
-+    0x9489, 0x8500, 0xB79B, 0xA612, 0xD2AD, 0xC324, 0xF1BF, 0xE036,
-+    0x18C1, 0x0948, 0x3BD3, 0x2A5A, 0x5EE5, 0x4F6C, 0x7DF7, 0x6C7E,
-+    0xA50A, 0xB483, 0x8618, 0x9791, 0xE32E, 0xF2A7, 0xC03C, 0xD1B5,
-+    0x2942, 0x38CB, 0x0A50, 0x1BD9, 0x6F66, 0x7EEF, 0x4C74, 0x5DFD,
-+    0xB58B, 0xA402, 0x9699, 0x8710, 0xF3AF, 0xE226, 0xD0BD, 0xC134,
-+    0x39C3, 0x284A, 0x1AD1, 0x0B58, 0x7FE7, 0x6E6E, 0x5CF5, 0x4D7C,
-+    0xC60C, 0xD785, 0xE51E, 0xF497, 0x8028, 0x91A1, 0xA33A, 0xB2B3,
-+    0x4A44, 0x5BCD, 0x6956, 0x78DF, 0x0C60, 0x1DE9, 0x2F72, 0x3EFB,
-+    0xD68D, 0xC704, 0xF59F, 0xE416, 0x90A9, 0x8120, 0xB3BB, 0xA232,
-+    0x5AC5, 0x4B4C, 0x79D7, 0x685E, 0x1CE1, 0x0D68, 0x3FF3, 0x2E7A,
-+    0xE70E, 0xF687, 0xC41C, 0xD595, 0xA12A, 0xB0A3, 0x8238, 0x93B1,
-+    0x6B46, 0x7ACF, 0x4854, 0x59DD, 0x2D62, 0x3CEB, 0x0E70, 0x1FF9,
-+    0xF78F, 0xE606, 0xD49D, 0xC514, 0xB1AB, 0xA022, 0x92B9, 0x8330,
-+    0x7BC7, 0x6A4E, 0x58D5, 0x495C, 0x3DE3, 0x2C6A, 0x1EF1, 0x0F78
-+};
-+
-+uint16
-+hndcrc16(
-+    uint8 *pdata,  /* pointer to array of data to process */
-+    uint nbytes, /* number of input data bytes to process */
-+    uint16 crc     /* either CRC16_INIT_VALUE or previous return value */
-+)
-+{
-+    while (nbytes-- > 0)
-+        CRC_INNER_LOOP(16, crc, *pdata++);
-+    return crc;
-+}
-+
-+static uint32 crc32_table[256] = {
-+    0x00000000, 0x77073096, 0xEE0E612C, 0x990951BA,
-+    0x076DC419, 0x706AF48F, 0xE963A535, 0x9E6495A3,
-+    0x0EDB8832, 0x79DCB8A4, 0xE0D5E91E, 0x97D2D988,
-+    0x09B64C2B, 0x7EB17CBD, 0xE7B82D07, 0x90BF1D91,
-+    0x1DB71064, 0x6AB020F2, 0xF3B97148, 0x84BE41DE,
-+    0x1ADAD47D, 0x6DDDE4EB, 0xF4D4B551, 0x83D385C7,
-+    0x136C9856, 0x646BA8C0, 0xFD62F97A, 0x8A65C9EC,
-+    0x14015C4F, 0x63066CD9, 0xFA0F3D63, 0x8D080DF5,
-+    0x3B6E20C8, 0x4C69105E, 0xD56041E4, 0xA2677172,
-+    0x3C03E4D1, 0x4B04D447, 0xD20D85FD, 0xA50AB56B,
-+    0x35B5A8FA, 0x42B2986C, 0xDBBBC9D6, 0xACBCF940,
-+    0x32D86CE3, 0x45DF5C75, 0xDCD60DCF, 0xABD13D59,
-+    0x26D930AC, 0x51DE003A, 0xC8D75180, 0xBFD06116,
-+    0x21B4F4B5, 0x56B3C423, 0xCFBA9599, 0xB8BDA50F,
-+    0x2802B89E, 0x5F058808, 0xC60CD9B2, 0xB10BE924,
-+    0x2F6F7C87, 0x58684C11, 0xC1611DAB, 0xB6662D3D,
-+    0x76DC4190, 0x01DB7106, 0x98D220BC, 0xEFD5102A,
-+    0x71B18589, 0x06B6B51F, 0x9FBFE4A5, 0xE8B8D433,
-+    0x7807C9A2, 0x0F00F934, 0x9609A88E, 0xE10E9818,
-+    0x7F6A0DBB, 0x086D3D2D, 0x91646C97, 0xE6635C01,
-+    0x6B6B51F4, 0x1C6C6162, 0x856530D8, 0xF262004E,
-+    0x6C0695ED, 0x1B01A57B, 0x8208F4C1, 0xF50FC457,
-+    0x65B0D9C6, 0x12B7E950, 0x8BBEB8EA, 0xFCB9887C,
-+    0x62DD1DDF, 0x15DA2D49, 0x8CD37CF3, 0xFBD44C65,
-+    0x4DB26158, 0x3AB551CE, 0xA3BC0074, 0xD4BB30E2,
-+    0x4ADFA541, 0x3DD895D7, 0xA4D1C46D, 0xD3D6F4FB,
-+    0x4369E96A, 0x346ED9FC, 0xAD678846, 0xDA60B8D0,
-+    0x44042D73, 0x33031DE5, 0xAA0A4C5F, 0xDD0D7CC9,
-+    0x5005713C, 0x270241AA, 0xBE0B1010, 0xC90C2086,
-+    0x5768B525, 0x206F85B3, 0xB966D409, 0xCE61E49F,
-+    0x5EDEF90E, 0x29D9C998, 0xB0D09822, 0xC7D7A8B4,
-+    0x59B33D17, 0x2EB40D81, 0xB7BD5C3B, 0xC0BA6CAD,
-+    0xEDB88320, 0x9ABFB3B6, 0x03B6E20C, 0x74B1D29A,
-+    0xEAD54739, 0x9DD277AF, 0x04DB2615, 0x73DC1683,
-+    0xE3630B12, 0x94643B84, 0x0D6D6A3E, 0x7A6A5AA8,
-+    0xE40ECF0B, 0x9309FF9D, 0x0A00AE27, 0x7D079EB1,
-+    0xF00F9344, 0x8708A3D2, 0x1E01F268, 0x6906C2FE,
-+    0xF762575D, 0x806567CB, 0x196C3671, 0x6E6B06E7,
-+    0xFED41B76, 0x89D32BE0, 0x10DA7A5A, 0x67DD4ACC,
-+    0xF9B9DF6F, 0x8EBEEFF9, 0x17B7BE43, 0x60B08ED5,
-+    0xD6D6A3E8, 0xA1D1937E, 0x38D8C2C4, 0x4FDFF252,
-+    0xD1BB67F1, 0xA6BC5767, 0x3FB506DD, 0x48B2364B,
-+    0xD80D2BDA, 0xAF0A1B4C, 0x36034AF6, 0x41047A60,
-+    0xDF60EFC3, 0xA867DF55, 0x316E8EEF, 0x4669BE79,
-+    0xCB61B38C, 0xBC66831A, 0x256FD2A0, 0x5268E236,
-+    0xCC0C7795, 0xBB0B4703, 0x220216B9, 0x5505262F,
-+    0xC5BA3BBE, 0xB2BD0B28, 0x2BB45A92, 0x5CB36A04,
-+    0xC2D7FFA7, 0xB5D0CF31, 0x2CD99E8B, 0x5BDEAE1D,
-+    0x9B64C2B0, 0xEC63F226, 0x756AA39C, 0x026D930A,
-+    0x9C0906A9, 0xEB0E363F, 0x72076785, 0x05005713,
-+    0x95BF4A82, 0xE2B87A14, 0x7BB12BAE, 0x0CB61B38,
-+    0x92D28E9B, 0xE5D5BE0D, 0x7CDCEFB7, 0x0BDBDF21,
-+    0x86D3D2D4, 0xF1D4E242, 0x68DDB3F8, 0x1FDA836E,
-+    0x81BE16CD, 0xF6B9265B, 0x6FB077E1, 0x18B74777,
-+    0x88085AE6, 0xFF0F6A70, 0x66063BCA, 0x11010B5C,
-+    0x8F659EFF, 0xF862AE69, 0x616BFFD3, 0x166CCF45,
-+    0xA00AE278, 0xD70DD2EE, 0x4E048354, 0x3903B3C2,
-+    0xA7672661, 0xD06016F7, 0x4969474D, 0x3E6E77DB,
-+    0xAED16A4A, 0xD9D65ADC, 0x40DF0B66, 0x37D83BF0,
-+    0xA9BCAE53, 0xDEBB9EC5, 0x47B2CF7F, 0x30B5FFE9,
-+    0xBDBDF21C, 0xCABAC28A, 0x53B39330, 0x24B4A3A6,
-+    0xBAD03605, 0xCDD70693, 0x54DE5729, 0x23D967BF,
-+    0xB3667A2E, 0xC4614AB8, 0x5D681B02, 0x2A6F2B94,
-+    0xB40BBE37, 0xC30C8EA1, 0x5A05DF1B, 0x2D02EF8D
-+};
-+
-+uint32
-+hndcrc32(
-+    uint8 *pdata,  /* pointer to array of data to process */
-+    uint   nbytes, /* number of input data bytes to process */
-+    uint32 crc     /* either CRC32_INIT_VALUE or previous return value */
-+)
-+{
-+    uint8 *pend;
-+#ifdef __mips__
-+    uint8 tmp[4];
-+    ulong *tptr = (ulong *)tmp;
-+
-+      /* in case the beginning of the buffer isn't aligned */
-+      pend = (uint8 *)((uint)(pdata + 3) & 0xfffffffc);
-+      nbytes -= (pend - pdata);
-+      while (pdata < pend)
-+              CRC_INNER_LOOP(32, crc, *pdata++);
-+
-+    /* handle bulk of data as 32-bit words */
-+    pend = pdata + (nbytes & 0xfffffffc);
-+    while (pdata < pend) {
-+              tptr = *((ulong *) pdata);
-+              *((ulong *) pdata) += 1;
-+        CRC_INNER_LOOP(32, crc, tmp[0]);
-+        CRC_INNER_LOOP(32, crc, tmp[1]);
-+        CRC_INNER_LOOP(32, crc, tmp[2]);
-+        CRC_INNER_LOOP(32, crc, tmp[3]);
-+    }
-+
-+    /* 1-3 bytes at end of buffer */
-+    pend = pdata + (nbytes & 0x03);
-+    while (pdata < pend)
-+        CRC_INNER_LOOP(32, crc, *pdata++);
-+#else
-+    pend = pdata + nbytes;
-+    while (pdata < pend)
-+        CRC_INNER_LOOP(32, crc, *pdata++);
-+#endif
-+       
-+    return crc;
-+}
-+
-+#ifdef notdef
-+#define CLEN  1499
-+#define CBUFSIZ       (CLEN+4)
-+#define CNBUFS                5
-+
-+void testcrc32(void)
-+{
-+      uint j,k,l;
-+      uint8 *buf;
-+      uint len[CNBUFS];
-+      uint32 crcr;
-+      uint32 crc32tv[CNBUFS] =
-+              {0xd2cb1faa, 0xd385c8fa, 0xf5b4f3f3, 0x55789e20, 0x00343110};
-+
-+      ASSERT((buf = MALLOC(CBUFSIZ*CNBUFS)) != NULL);
-+
-+      /* step through all possible alignments */
-+      for (l=0;l<=4;l++) {
-+              for (j=0; j<CNBUFS; j++) {
-+                      len[j] = CLEN;
-+                      for (k=0; k<len[j]; k++)
-+                              *(buf + j*CBUFSIZ + (k+l)) = (j+k) & 0xff;
-+              }
-+
-+              for (j=0; j<CNBUFS; j++) {
-+                      crcr = crc32(buf + j*CBUFSIZ + l, len[j], CRC32_INIT_VALUE);
-+                      ASSERT(crcr == crc32tv[j]);
-+              }
-+      }
-+
-+      MFREE(buf, CBUFSIZ*CNBUFS);
-+      return;
-+}
-+#endif
-+
-+
-+/* 
-+ * Advance from the current 1-byte tag/1-byte length/variable-length value 
-+ * triple, to the next, returning a pointer to the next.
-+ * If the current or next TLV is invalid (does not fit in given buffer length),
-+ * NULL is returned.
-+ * *buflen is not modified if the TLV elt parameter is invalid, or is decremented
-+ * by the TLV paramter's length if it is valid.
-+ */
-+bcm_tlv_t *
-+bcm_next_tlv(bcm_tlv_t *elt, int *buflen)
-+{
-+      int len;
-+
-+      /* validate current elt */
-+      if (!bcm_valid_tlv(elt, *buflen))
-+              return NULL;
-+      
-+      /* advance to next elt */
-+      len = elt->len;
-+      elt = (bcm_tlv_t*)(elt->data + len);
-+      *buflen -= (2 + len);
-+      
-+      /* validate next elt */
-+      if (!bcm_valid_tlv(elt, *buflen))
-+              return NULL;
-+      
-+      return elt;
-+}
-+
-+/* 
-+ * Traverse a string of 1-byte tag/1-byte length/variable-length value 
-+ * triples, returning a pointer to the substring whose first element 
-+ * matches tag
-+ */
-+bcm_tlv_t *
-+bcm_parse_tlvs(void *buf, int buflen, uint key)
-+{
-+      bcm_tlv_t *elt;
-+      int totlen;
-+
-+      elt = (bcm_tlv_t*)buf;
-+      totlen = buflen;
-+
-+      /* find tagged parameter */
-+      while (totlen >= 2) {
-+              int len = elt->len;
-+
-+              /* validate remaining totlen */
-+              if ((elt->id == key) && (totlen >= (len + 2)))
-+                      return (elt);
-+
-+              elt = (bcm_tlv_t*)((uint8*)elt + (len + 2));
-+              totlen -= (len + 2);
-+      }
-+      
-+      return NULL;
-+}
-+
-+/* 
-+ * Traverse a string of 1-byte tag/1-byte length/variable-length value 
-+ * triples, returning a pointer to the substring whose first element 
-+ * matches tag.  Stop parsing when we see an element whose ID is greater
-+ * than the target key. 
-+ */
-+bcm_tlv_t *
-+bcm_parse_ordered_tlvs(void *buf, int buflen, uint key)
-+{
-+      bcm_tlv_t *elt;
-+      int totlen;
-+
-+      elt = (bcm_tlv_t*)buf;
-+      totlen = buflen;
-+
-+      /* find tagged parameter */
-+      while (totlen >= 2) {
-+              uint id = elt->id;
-+              int len = elt->len;
-+              
-+              /* Punt if we start seeing IDs > than target key */
-+              if (id > key)
-+                      return(NULL);
-+
-+              /* validate remaining totlen */
-+              if ((id == key) && (totlen >= (len + 2)))
-+                      return (elt);
-+
-+              elt = (bcm_tlv_t*)((uint8*)elt + (len + 2));
-+              totlen -= (len + 2);
-+      }
-+      return NULL;
-+}
-+/* routine to dump fields in a fileddesc structure */
-+
-+uint 
-+bcmdumpfields(readreg_rtn read_rtn, void *arg0, void *arg1, struct fielddesc *fielddesc_array, char *buf, uint32 bufsize)
-+{
-+      uint  filled_len;
-+      uint len;
-+      struct fielddesc *cur_ptr;
-+
-+      filled_len = 0;
-+      cur_ptr = fielddesc_array; 
-+
-+      while (bufsize > (filled_len + 64)) {
-+              if (cur_ptr->nameandfmt == NULL)
-+                      break;
-+              len = sprintf(buf, cur_ptr->nameandfmt, read_rtn(arg0, arg1, cur_ptr->offset));
-+              buf += len;
-+              filled_len += len;
-+              cur_ptr++;
-+      }
-+      return filled_len;
-+}
-+
-+uint
-+bcm_mkiovar(char *name, char *data, uint datalen, char *buf, uint buflen)
++static int
++dev_nvram_release(struct inode *inode, struct file * file)
 +{
 +{
-+      uint len;
-+
-+      len = strlen(name) + 1;
-+      
-+      if ((len + datalen) > buflen)
-+              return 0;
-+
-+      strcpy(buf, name);
-+
-+      /* append data onto the end of the name string */
-+      memcpy(&buf[len], data, datalen);
-+      len += datalen;
-+
-+      return len;
++      MOD_DEC_USE_COUNT;
++      return 0;
 +}
 +
 +}
 +
-+/* Quarter dBm units to mW
-+ * Table starts at QDBM_OFFSET, so the first entry is mW for qdBm=153
-+ * Table is offset so the last entry is largest mW value that fits in
-+ * a uint16.
-+ */
-+
-+#define QDBM_OFFSET 153
-+#define QDBM_TABLE_LEN 40
-+
-+/* Smallest mW value that will round up to the first table entry, QDBM_OFFSET.
-+ * Value is ( mW(QDBM_OFFSET - 1) + mW(QDBM_OFFSET) ) / 2
-+ */
-+#define QDBM_TABLE_LOW_BOUND 6493
-+
-+/* Largest mW value that will round down to the last table entry,
-+ * QDBM_OFFSET + QDBM_TABLE_LEN-1.
-+ * Value is ( mW(QDBM_OFFSET + QDBM_TABLE_LEN - 1) + mW(QDBM_OFFSET + QDBM_TABLE_LEN) ) / 2.
-+ */
-+#define QDBM_TABLE_HIGH_BOUND 64938
-+
-+static const uint16 nqdBm_to_mW_map[QDBM_TABLE_LEN] = {
-+/* qdBm:        +0            +1              +2              +3              +4              +5              +6              +7      */
-+/* 153: */      6683, 7079,   7499,   7943,   8414,   8913,   9441,   10000,
-+/* 161: */      10593,        11220,  11885,  12589,  13335,  14125,  14962,  15849,
-+/* 169: */      16788,        17783,  18836,  19953,  21135,  22387,  23714,  25119,
-+/* 177: */      26607,        28184,  29854,  31623,  33497,  35481,  37584,  39811,
-+/* 185: */      42170,        44668,  47315,  50119,  53088,  56234,  59566,  63096
++static struct file_operations dev_nvram_fops = {
++      owner:          THIS_MODULE,
++      open:           dev_nvram_open,
++      release:        dev_nvram_release,
++      read:           dev_nvram_read,
++      write:          dev_nvram_write,
++      ioctl:          dev_nvram_ioctl,
++      mmap:           dev_nvram_mmap,
 +};
 +
 +};
 +
-+uint16
-+bcm_qdbm_to_mw(uint8 qdbm)
-+{
-+      uint factor = 1;
-+      int idx = qdbm - QDBM_OFFSET;
-+      
-+      if (idx > QDBM_TABLE_LEN) {
-+              /* clamp to max uint16 mW value */
-+              return 0xFFFF;
-+      }
-+      
-+      /* scale the qdBm index up to the range of the table 0-40
-+       * where an offset of 40 qdBm equals a factor of 10 mW.
-+       */
-+      while (idx < 0) {
-+              idx += 40;
-+              factor *= 10;
-+      }
-+      
-+      /* return the mW value scaled down to the correct factor of 10,
-+       * adding in factor/2 to get proper rounding. */
-+      return ((nqdBm_to_mW_map[idx] + factor/2) / factor);
-+}
-+
-+uint8
-+bcm_mw_to_qdbm(uint16 mw)
-+{
-+      uint8 qdbm;
-+      int offset;
-+      uint mw_uint = mw;
-+      uint boundary;
-+      
-+      /* handle boundary case */
-+      if (mw_uint <= 1)
-+              return 0;
-+      
-+      offset = QDBM_OFFSET;
-+      
-+      /* move mw into the range of the table */
-+      while (mw_uint < QDBM_TABLE_LOW_BOUND) {
-+              mw_uint *= 10;
-+              offset -= 40;
-+      }
-+
-+      for (qdbm = 0; qdbm < QDBM_TABLE_LEN-1; qdbm++) {
-+              boundary = nqdBm_to_mW_map[qdbm] + (nqdBm_to_mW_map[qdbm+1] - nqdBm_to_mW_map[qdbm])/2;
-+              if (mw_uint < boundary) break;
-+      }
-+
-+      qdbm += (uint8)offset;
-+
-+      return(qdbm);
-+}
-diff -Nur linux-2.4.32/drivers/net/hnd/hnddma.c linux-2.4.32-brcm/drivers/net/hnd/hnddma.c
---- linux-2.4.32/drivers/net/hnd/hnddma.c      1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/net/hnd/hnddma.c 2005-12-16 23:39:11.288858250 +0100
-@@ -0,0 +1,1527 @@
-+/*
-+ * Generic Broadcom Home Networking Division (HND) DMA module.
-+ * This supports the following chips: BCM42xx, 44xx, 47xx .
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
-+ */
-+
-+#include <typedefs.h>
-+#include <osl.h>
-+#include <bcmendian.h>
-+#include <sbconfig.h>
-+#include <bcmutils.h>
-+#include <bcmdevs.h>
-+#include <sbutils.h>
-+
-+struct dma_info;      /* forward declaration */
-+#define di_t struct dma_info
-+
-+#include <sbhnddma.h>
-+#include <hnddma.h>
-+
-+/* debug/trace */
-+#define       DMA_ERROR(args)
-+#define       DMA_TRACE(args)
-+
-+/* default dma message level (if input msg_level pointer is null in dma_attach()) */
-+static uint dma_msg_level =
-+      0;
-+
-+#define       MAXNAMEL        8
-+
-+/* dma engine software state */
-+typedef struct dma_info {
-+      hnddma_t        hnddma;         /* exported structure */
-+      uint            *msg_level;     /* message level pointer */
-+      char            name[MAXNAMEL]; /* callers name for diag msgs */
-+      
-+      void            *osh;           /* os handle */
-+      sb_t            *sbh;           /* sb handle */
-+      
-+      bool            dma64;          /* dma64 enabled */
-+      bool            addrext;        /* this dma engine supports DmaExtendedAddrChanges */
-+      
-+      dma32regs_t     *d32txregs;     /* 32 bits dma tx engine registers */
-+      dma32regs_t     *d32rxregs;     /* 32 bits dma rx engine registers */
-+      dma64regs_t     *d64txregs;     /* 64 bits dma tx engine registers */
-+      dma64regs_t     *d64rxregs;     /* 64 bits dma rx engine registers */
-+
-+      uint32          dma64align;     /* either 8k or 4k depends on number of dd */
-+      dma32dd_t       *txd32;         /* pointer to dma32 tx descriptor ring */
-+      dma64dd_t       *txd64;         /* pointer to dma64 tx descriptor ring */
-+      uint            ntxd;           /* # tx descriptors tunable */  
-+      uint            txin;           /* index of next descriptor to reclaim */
-+      uint            txout;          /* index of next descriptor to post */
-+      uint            txavail;        /* # free tx descriptors */
-+      void            **txp;          /* pointer to parallel array of pointers to packets */
-+      ulong           txdpa;          /* physical address of descriptor ring */
-+      uint            txdalign;       /* #bytes added to alloc'd mem to align txd */
-+      uint            txdalloc;       /* #bytes allocated for the ring */
-+
-+      dma32dd_t       *rxd32;         /* pointer to dma32 rx descriptor ring */
-+      dma64dd_t       *rxd64;         /* pointer to dma64 rx descriptor ring */
-+      uint            nrxd;           /* # rx descriptors tunable */  
-+      uint            rxin;           /* index of next descriptor to reclaim */
-+      uint            rxout;          /* index of next descriptor to post */
-+      void            **rxp;          /* pointer to parallel array of pointers to packets */
-+      ulong           rxdpa;          /* physical address of descriptor ring */
-+      uint            rxdalign;       /* #bytes added to alloc'd mem to align rxd */
-+      uint            rxdalloc;       /* #bytes allocated for the ring */
-+
-+      /* tunables */
-+      uint            rxbufsize;      /* rx buffer size in bytes */
-+      uint            nrxpost;        /* # rx buffers to keep posted */
-+      uint            rxoffset;       /* rxcontrol offset */
-+      uint            ddoffsetlow;    /* add to get dma address of descriptor ring, low 32 bits */
-+      uint            ddoffsethigh;   /* add to get dma address of descriptor ring, high 32 bits */
-+      uint            dataoffsetlow;  /* add to get dma address of data buffer, low 32 bits */
-+      uint            dataoffsethigh; /* add to get dma address of data buffer, high 32 bits */
-+} dma_info_t;
-+
-+#ifdef BCMDMA64
-+#define       DMA64_ENAB(di)  ((di)->dma64)
-+#else
-+#define       DMA64_ENAB(di)  (0)
-+#endif
-+
-+/* descriptor bumping macros */
-+#define       XXD(x, n)       ((x) & ((n) - 1))
-+#define       TXD(x)          XXD((x), di->ntxd)
-+#define       RXD(x)          XXD((x), di->nrxd)
-+#define       NEXTTXD(i)      TXD(i + 1)
-+#define       PREVTXD(i)      TXD(i - 1)
-+#define       NEXTRXD(i)      RXD(i + 1)
-+#define       NTXDACTIVE(h, t)        TXD(t - h)
-+#define       NRXDACTIVE(h, t)        RXD(t - h)
-+
-+/* macros to convert between byte offsets and indexes */
-+#define       B2I(bytes, type)        ((bytes) / sizeof(type))
-+#define       I2B(index, type)        ((index) * sizeof(type))
-+
-+#define       PCI32ADDR_HIGH          0xc0000000      /* address[31:30] */
-+#define       PCI32ADDR_HIGH_SHIFT    30
-+
-+
-+/* prototypes */
-+static bool dma_isaddrext(dma_info_t *di);
-+static bool dma_alloc(dma_info_t *di, uint direction);
-+
-+static bool dma32_alloc(dma_info_t *di, uint direction);
-+static void dma32_txreset(dma_info_t *di);
-+static void dma32_rxreset(dma_info_t *di);
-+static bool dma32_txsuspendedidle(dma_info_t *di);
-+static int  dma32_txfast(dma_info_t *di, void *p0, uint32 coreflags);
-+static void* dma32_getnexttxp(dma_info_t *di, bool forceall);
-+static void* dma32_getnextrxp(dma_info_t *di, bool forceall);
-+static void dma32_txrotate(di_t *di);
-+
-+/* prototype or stubs */
-+#ifdef BCMDMA64
-+static bool dma64_alloc(dma_info_t *di, uint direction);
-+static void dma64_txreset(dma_info_t *di);
-+static void dma64_rxreset(dma_info_t *di);
-+static bool dma64_txsuspendedidle(dma_info_t *di);
-+static int  dma64_txfast(dma_info_t *di, void *p0, uint32 coreflags);
-+static void* dma64_getnexttxp(dma_info_t *di, bool forceall);
-+static void* dma64_getnextrxp(dma_info_t *di, bool forceall);
-+static void dma64_txrotate(di_t *di);
-+#else
-+static bool dma64_alloc(dma_info_t *di, uint direction) { return TRUE; }
-+static void dma64_txreset(dma_info_t *di) {}
-+static void dma64_rxreset(dma_info_t *di) {}
-+static bool dma64_txsuspendedidle(dma_info_t *di) { return TRUE;}
-+static int  dma64_txfast(dma_info_t *di, void *p0, uint32 coreflags) { return 0; }
-+static void* dma64_getnexttxp(dma_info_t *di, bool forceall) { return NULL; }
-+static void* dma64_getnextrxp(dma_info_t *di, bool forceall) { return NULL; }
-+static void dma64_txrotate(di_t *di) { return; }
-+#endif
-+
-+/* old dmaregs struct for compatibility */
-+typedef volatile struct {
-+      /* transmit channel */
-+      uint32  xmtcontrol;         /* enable, et al */
-+      uint32  xmtaddr;            /* descriptor ring base address (4K aligned) */
-+      uint32  xmtptr;             /* last descriptor posted to chip */
-+      uint32  xmtstatus;          /* current active descriptor, et al */
-+      
-+      /* receive channel */
-+      uint32  rcvcontrol;         /* enable, et al */
-+      uint32  rcvaddr;            /* descriptor ring base address (4K aligned) */
-+      uint32  rcvptr;             /* last descriptor posted to chip */
-+      uint32  rcvstatus;          /* current active descriptor, et al */
-+} dmaregs_t;
-+
-+typedef struct {
-+      uint ddoffset;
-+      uint dataoffset;
-+} compat_data;
-+
-+static compat_data *ugly_hack = NULL;
-+
-+void* 
-+dma_attold(void *drv, void *osh, char *name, dmaregs_t *regs, uint ntxd, uint nrxd,
-+              uint rxbufsize, uint nrxpost, uint rxoffset, uint ddoffset, uint dataoffset, uint *msg_level)
-+{
-+      dma32regs_t *dtx = regs;
-+      dma32regs_t *drx = dtx + 1;
-+      
-+      ugly_hack = kmalloc(sizeof(ugly_hack), GFP_KERNEL);
-+      ugly_hack->ddoffset = ddoffset;
-+      ugly_hack->dataoffset = dataoffset;
-+      dma_attach((osl_t *) osh, name, NULL, dtx, drx, ntxd, nrxd, rxbufsize, nrxpost, rxoffset, msg_level);
-+      ugly_hack = NULL;
-+}
-+
-+
-+void* 
-+dma_attach(osl_t *osh, char *name, sb_t *sbh, void *dmaregstx, void *dmaregsrx,
-+         uint ntxd, uint nrxd, uint rxbufsize, uint nrxpost, uint rxoffset, uint *msg_level)
-+{
-+      dma_info_t *di;
-+      uint size;
-+
-+      /* allocate private info structure */
-+      if ((di = MALLOC(osh, sizeof (dma_info_t))) == NULL) {
-+              return (NULL);
-+      }
-+      bzero((char*)di, sizeof (dma_info_t));
-+
-+      di->msg_level = msg_level ? msg_level : &dma_msg_level;
-+
-+      if (sbh != NULL)
-+              di->dma64 = ((sb_coreflagshi(sbh, 0, 0) & SBTMH_DMA64) == SBTMH_DMA64);
-+
-+#ifndef BCMDMA64
-+      if (di->dma64) {
-+              DMA_ERROR(("dma_attach: driver doesn't have the capability to support 64 bits DMA\n"));
-+              goto fail;
-+      }
-+#endif
-+      
-+      /* check arguments */
-+      ASSERT(ISPOWEROF2(ntxd));
-+      ASSERT(ISPOWEROF2(nrxd));
-+      if (nrxd == 0)
-+              ASSERT(dmaregsrx == NULL);
-+      if (ntxd == 0)
-+              ASSERT(dmaregstx == NULL);
-+
-+
-+      /* init dma reg pointer */
-+      if (di->dma64) {
-+              ASSERT(ntxd <= D64MAXDD);
-+              ASSERT(nrxd <= D64MAXDD);
-+              di->d64txregs = (dma64regs_t *)dmaregstx;
-+              di->d64rxregs = (dma64regs_t *)dmaregsrx;
-+
-+              di->dma64align = D64RINGALIGN;
-+              if ((ntxd < D64MAXDD / 2) && (nrxd < D64MAXDD / 2)) {
-+                      /* for smaller dd table, HW relax the alignment requirement */
-+                      di->dma64align = D64RINGALIGN / 2;
-+              }
-+      } else {
-+              ASSERT(ntxd <= D32MAXDD);
-+              ASSERT(nrxd <= D32MAXDD);
-+              di->d32txregs = (dma32regs_t *)dmaregstx;
-+              di->d32rxregs = (dma32regs_t *)dmaregsrx;
-+      }
-+
-+
-+      /* make a private copy of our callers name */
-+      strncpy(di->name, name, MAXNAMEL);
-+      di->name[MAXNAMEL-1] = '\0';
-+
-+      di->osh = osh;
-+      di->sbh = sbh;
-+
-+      /* save tunables */
-+      di->ntxd = ntxd;
-+      di->nrxd = nrxd;
-+      di->rxbufsize = rxbufsize;
-+      di->nrxpost = nrxpost;
-+      di->rxoffset = rxoffset;
-+
-+      /* 
-+       * figure out the DMA physical address offset for dd and data 
-+       *   for old chips w/o sb, use zero
-+       *   for new chips w sb, 
-+       *     PCI/PCIE: they map silicon backplace address to zero based memory, need offset
-+       *     Other bus: use zero
-+       *     SB_BUS BIGENDIAN kludge: use sdram swapped region for data buffer, not descriptor
-+       */
-+      di->ddoffsetlow = 0;
-+      di->dataoffsetlow = 0;
-+      if (ugly_hack != NULL) {
-+              di->ddoffsetlow = ugly_hack->ddoffset;
-+              di->dataoffsetlow = ugly_hack->dataoffset;
-+              di->ddoffsethigh = 0;
-+              di->dataoffsethigh = 0;
-+      } else if (sbh != NULL) {       
-+              if (sbh->bustype == PCI_BUS) {  /* for pci bus, add offset */
-+                      if ((sbh->buscoretype == SB_PCIE) && di->dma64){
-+                              di->ddoffsetlow = 0;
-+                              di->ddoffsethigh = SB_PCIE_DMA_H32;
-+                      } else {
-+                              di->ddoffsetlow = SB_PCI_DMA;
-+                              di->ddoffsethigh = 0;
-+                      }
-+                      di->dataoffsetlow =  di->ddoffsetlow;
-+                      di->dataoffsethigh =  di->ddoffsethigh;
-+              } 
-+#if defined(__mips__) && defined(IL_BIGENDIAN)
-+              /* use sdram swapped region for data buffers but not dma descriptors */
-+              di->dataoffsetlow = di->dataoffsetlow + SB_SDRAM_SWAPPED;
-+#endif
-+      }
-+
-+      di->addrext = ((ugly_hack == NULL) ? dma_isaddrext(di) : 0);
-+
-+      DMA_TRACE(("%s: dma_attach: osh %p ntxd %d nrxd %d rxbufsize %d nrxpost %d rxoffset %d ddoffset 0x%x dataoffset 0x%x\n", 
-+                 name, osh, ntxd, nrxd, rxbufsize, nrxpost, rxoffset, di->ddoffsetlow, di->dataoffsetlow));
-+
-+      /* allocate tx packet pointer vector */
-+      if (ntxd) {
-+              size = ntxd * sizeof (void*);
-+              if ((di->txp = MALLOC(osh, size)) == NULL) {
-+                      DMA_ERROR(("%s: dma_attach: out of tx memory, malloced %d bytes\n", di->name, MALLOCED(osh)));
-+                      goto fail;
-+              }
-+              bzero((char*)di->txp, size);
-+      }
-+
-+      /* allocate rx packet pointer vector */
-+      if (nrxd) {
-+              size = nrxd * sizeof (void*);
-+              if ((di->rxp = MALLOC(osh, size)) == NULL) {
-+                      DMA_ERROR(("%s: dma_attach: out of rx memory, malloced %d bytes\n", di->name, MALLOCED(osh)));
-+                      goto fail;
-+              }
-+              bzero((char*)di->rxp, size);
-+      } 
-+
-+      /* allocate transmit descriptor ring, only need ntxd descriptors but it must be aligned */
-+      if (ntxd) {
-+              if (!dma_alloc(di, DMA_TX))
-+                      goto fail;
-+      }
-+
-+      /* allocate receive descriptor ring, only need nrxd descriptors but it must be aligned */
-+      if (nrxd) {
-+              if (!dma_alloc(di, DMA_RX))
-+                      goto fail;
-+      }
-+
-+      if ((di->ddoffsetlow == SB_PCI_DMA) && (di->txdpa > SB_PCI_DMA_SZ) && !di->addrext) {
-+              DMA_ERROR(("%s: dma_attach: txdpa 0x%lx: addrext not supported\n", di->name, di->txdpa));
-+              goto fail;
-+      }
-+      if ((di->ddoffsetlow == SB_PCI_DMA) && (di->rxdpa > SB_PCI_DMA_SZ) && !di->addrext) {
-+              DMA_ERROR(("%s: dma_attach: rxdpa 0x%lx: addrext not supported\n", di->name, di->rxdpa));
-+              goto fail;
-+      }
-+
-+      return ((void*)di);
-+
-+fail:
-+      dma_detach((void*)di);
-+      return (NULL);
-+}
-+
-+static bool
-+dma_alloc(dma_info_t *di, uint direction)
-+{
-+      if (DMA64_ENAB(di)) {
-+              return dma64_alloc(di, direction);
-+      } else {
-+              return dma32_alloc(di, direction);
-+      }
-+}
-+
-+/* may be called with core in reset */
-+void
-+dma_detach(dma_info_t *di)
-+{
-+      if (di == NULL)
-+              return;
-+
-+      DMA_TRACE(("%s: dma_detach\n", di->name));
-+
-+      /* shouldn't be here if descriptors are unreclaimed */
-+      ASSERT(di->txin == di->txout);
-+      ASSERT(di->rxin == di->rxout);
-+
-+      /* free dma descriptor rings */
-+      if (di->txd32)
-+              DMA_FREE_CONSISTENT(di->osh, ((int8*)di->txd32 - di->txdalign), di->txdalloc, (di->txdpa - di->txdalign));
-+      if (di->rxd32)
-+              DMA_FREE_CONSISTENT(di->osh, ((int8*)di->rxd32 - di->rxdalign), di->rxdalloc, (di->rxdpa - di->rxdalign));
-+
-+      /* free packet pointer vectors */
-+      if (di->txp)
-+              MFREE(di->osh, (void*)di->txp, (di->ntxd * sizeof (void*)));
-+      if (di->rxp)
-+              MFREE(di->osh, (void*)di->rxp, (di->nrxd * sizeof (void*)));
-+
-+      /* free our private info structure */
-+      MFREE(di->osh, (void*)di, sizeof (dma_info_t));
-+}
-+
-+/* return TRUE if this dma engine supports DmaExtendedAddrChanges, otherwise FALSE */
-+static bool
-+dma_isaddrext(dma_info_t *di)
++static void
++dev_nvram_exit(void)
 +{
 +{
-+      uint32 w;
++      int order = 0;
++      struct page *page, *end;
 +
 +
-+      if (DMA64_ENAB(di)) {
-+              OR_REG(&di->d64txregs->control, D64_XC_AE);
-+              w = R_REG(&di->d32txregs->control);
-+              AND_REG(&di->d32txregs->control, ~D64_XC_AE);
-+              return ((w & XC_AE) == D64_XC_AE);
-+      } else {
-+              OR_REG(&di->d32txregs->control, XC_AE);
-+              w = R_REG(&di->d32txregs->control);
-+              AND_REG(&di->d32txregs->control, ~XC_AE);
-+              return ((w & XC_AE) == XC_AE);
-+      }
-+}
++      if (nvram_handle)
++              devfs_unregister(nvram_handle);
 +
 +
-+void
-+dma_txreset(dma_info_t *di)
-+{
-+      DMA_TRACE(("%s: dma_txreset\n", di->name));
++      if (nvram_major >= 0)
++              devfs_unregister_chrdev(nvram_major, "nvram");
 +
 +
-+      if (DMA64_ENAB(di))
-+              dma64_txreset(di);
-+      else
-+              dma32_txreset(di);
-+}
++      if (nvram_mtd)
++              put_mtd_device(nvram_mtd);
 +
 +
-+void
-+dma_rxreset(dma_info_t *di)
-+{
-+      DMA_TRACE(("%s: dma_rxreset\n", di->name));
++      while ((PAGE_SIZE << order) < NVRAM_SPACE)
++              order++;
++      end = virt_to_page(nvram_buf + (PAGE_SIZE << order) - 1);
++      for (page = virt_to_page(nvram_buf); page <= end; page++)
++              mem_map_unreserve(page);
 +
 +
-+      if (DMA64_ENAB(di))
-+              dma64_rxreset(di);
-+      else
-+              dma32_rxreset(di);
++      _nvram_exit();
 +}
 +
 +}
 +
-+/* initialize descriptor table base address */
-+static void
-+dma_ddtable_init(dma_info_t *di, uint direction, ulong pa)
++static int __init
++dev_nvram_init(void)
 +{
 +{
-+      if (DMA64_ENAB(di)) {
-+              if (direction == DMA_TX) {
-+                      W_REG(&di->d64txregs->addrlow, pa + di->ddoffsetlow);
-+                      W_REG(&di->d64txregs->addrhigh, di->ddoffsethigh);
-+              } else {
-+                      W_REG(&di->d64rxregs->addrlow, pa + di->ddoffsetlow);
-+                      W_REG(&di->d64rxregs->addrhigh, di->ddoffsethigh);
-+              }
-+      } else {
-+              uint32 offset = di->ddoffsetlow;
-+              if ((offset != SB_PCI_DMA) || !(pa & PCI32ADDR_HIGH)) {
-+                      if (direction == DMA_TX)        
-+                              W_REG(&di->d32txregs->addr, (pa + offset));
-+                      else
-+                              W_REG(&di->d32rxregs->addr, (pa + offset));
-+              } else {        
-+                      /* dma32 address extension */
-+                      uint32 ae;
-+                      ASSERT(di->addrext);
-+                      ae = (pa & PCI32ADDR_HIGH) >> PCI32ADDR_HIGH_SHIFT;
-+      
-+                      if (direction == DMA_TX) {
-+                              W_REG(&di->d32txregs->addr, ((pa & ~PCI32ADDR_HIGH) + offset));
-+                              SET_REG(&di->d32txregs->control, XC_AE, (ae << XC_AE_SHIFT));
-+                      } else {
-+                              W_REG(&di->d32rxregs->addr, ((pa & ~PCI32ADDR_HIGH) + offset));
-+                              SET_REG(&di->d32rxregs->control, RC_AE, (ae << RC_AE_SHIFT));
-+                      }
++      int order = 0, ret = 0;
++      struct page *page, *end;
++      unsigned int i;
++
++      /* Allocate and reserve memory to mmap() */
++      while ((PAGE_SIZE << order) < NVRAM_SPACE)
++              order++;
++      end = virt_to_page(nvram_buf + (PAGE_SIZE << order) - 1);
++      for (page = virt_to_page(nvram_buf); page <= end; page++)
++              mem_map_reserve(page);
++
++#ifdef CONFIG_MTD
++      /* Find associated MTD device */
++      for (i = 0; i < MAX_MTD_DEVICES; i++) {
++              nvram_mtd = get_mtd_device(NULL, i);
++              if (nvram_mtd) {
++                      if (!strcmp(nvram_mtd->name, "nvram") &&
++                          nvram_mtd->size >= NVRAM_SPACE)
++                              break;
++                      put_mtd_device(nvram_mtd);
 +              }
 +      }
 +              }
 +      }
-+}
++      if (i >= MAX_MTD_DEVICES)
++              nvram_mtd = NULL;
++#endif
 +
 +
-+/* init the tx or rx descriptor */
-+static INLINE void
-+dma32_dd_upd(dma_info_t *di, dma32dd_t *ddring, ulong pa, uint outidx, uint32 *ctrl)
-+{
-+      uint offset = di->dataoffsetlow;
-+
-+      if ((offset != SB_PCI_DMA) || !(pa & PCI32ADDR_HIGH)) {
-+              W_SM(&ddring[outidx].addr, BUS_SWAP32(pa + offset));
-+              W_SM(&ddring[outidx].ctrl, BUS_SWAP32(*ctrl));
-+      } else {        
-+              /* address extension */
-+              uint32 ae;
-+              ASSERT(di->addrext);
-+              ae = (pa & PCI32ADDR_HIGH) >> PCI32ADDR_HIGH_SHIFT;
-+
-+              *ctrl |= (ae << CTRL_AE_SHIFT);
-+              W_SM(&ddring[outidx].addr, BUS_SWAP32((pa & ~PCI32ADDR_HIGH) + offset));
-+              W_SM(&ddring[outidx].ctrl, BUS_SWAP32(*ctrl));
-+      }
-+}
++      /* Initialize hash table lock */
++      spin_lock_init(&nvram_lock);
 +
 +
-+/* init the tx or rx descriptor */
-+static INLINE void
-+dma64_dd_upd(dma_info_t *di, dma64dd_t *ddring, ulong pa, uint outidx, uint32 *flags, uint32 bufcount)
-+{
-+      uint32 bufaddr_low = pa + di->dataoffsetlow;
-+      uint32 bufaddr_high = 0 + di->dataoffsethigh;
++      /* Initialize commit semaphore */
++      init_MUTEX(&nvram_sem);
 +
 +
-+      uint32 ctrl2 = bufcount & D64_CTRL2_BC_MASK;
++      /* Register char device */
++      if ((nvram_major = devfs_register_chrdev(0, "nvram", &dev_nvram_fops)) < 0) {
++              ret = nvram_major;
++              goto err;
++      }
 +
 +
-+      W_SM(&ddring[outidx].addrlow, BUS_SWAP32(bufaddr_low));
-+      W_SM(&ddring[outidx].addrhigh, BUS_SWAP32(bufaddr_high));
-+      W_SM(&ddring[outidx].ctrl1, BUS_SWAP32(*flags));
-+      W_SM(&ddring[outidx].ctrl2, BUS_SWAP32(ctrl2));
-+}
++      /* Initialize hash table */
++      _nvram_init(sbh);
 +
 +
-+void
-+dma_txinit(dma_info_t *di)
-+{
-+      DMA_TRACE(("%s: dma_txinit\n", di->name));
++      /* Create /dev/nvram handle */
++      nvram_handle = devfs_register(NULL, "nvram", DEVFS_FL_NONE, nvram_major, 0,
++                                    S_IFCHR | S_IRUSR | S_IWUSR | S_IRGRP, &dev_nvram_fops, NULL);
 +
 +
-+      di->txin = di->txout = 0;
-+      di->txavail = di->ntxd - 1;
++      /* Set the SDRAM NCDL value into NVRAM if not already done */
++      if (getintvar(NULL, "sdram_ncdl") == 0) {
++              unsigned int ncdl;
++              char buf[] = "0x00000000";
 +
 +
-+      /* clear tx descriptor ring */
-+      if (DMA64_ENAB(di)) {
-+              BZERO_SM((void*)di->txd64, (di->ntxd * sizeof (dma64dd_t)));
-+              W_REG(&di->d64txregs->control, XC_XE);
-+              dma_ddtable_init(di, DMA_TX, di->txdpa);
-+      } else {
-+              BZERO_SM((void*)di->txd32, (di->ntxd * sizeof (dma32dd_t)));
-+              W_REG(&di->d32txregs->control, XC_XE);
-+              dma_ddtable_init(di, DMA_TX, di->txdpa);
++              if ((ncdl = sb_memc_get_ncdl(sbh))) {
++                      sprintf(buf, "0x%08x", ncdl);
++                      nvram_set("sdram_ncdl", buf);
++                      nvram_commit();
++              }
 +      }
 +      }
-+}
 +
 +
-+bool
-+dma_txenabled(dma_info_t *di)
-+{
-+      uint32 xc;
-+      
-+      /* If the chip is dead, it is not enabled :-) */
-+      if (DMA64_ENAB(di)) {
-+              xc = R_REG(&di->d64txregs->control);
-+              return ((xc != 0xffffffff) && (xc & D64_XC_XE));
-+      } else {
-+              xc = R_REG(&di->d32txregs->control);
-+              return ((xc != 0xffffffff) && (xc & XC_XE));
-+      }
-+}
++      return 0;
 +
 +
-+void
-+dma_txsuspend(dma_info_t *di)
-+{
-+      DMA_TRACE(("%s: dma_txsuspend\n", di->name));
-+      if (DMA64_ENAB(di))
-+              OR_REG(&di->d64txregs->control, D64_XC_SE);
-+      else
-+              OR_REG(&di->d32txregs->control, XC_SE);
++ err:
++      dev_nvram_exit();
++      return ret;
 +}
 +
 +}
 +
-+void
-+dma_txresume(dma_info_t *di)
-+{
-+      DMA_TRACE(("%s: dma_txresume\n", di->name));
-+      if (DMA64_ENAB(di))
-+              AND_REG(&di->d64txregs->control, ~D64_XC_SE);
-+      else
-+              AND_REG(&di->d32txregs->control, ~XC_SE);
-+}
++module_init(dev_nvram_init);
++module_exit(dev_nvram_exit);
+diff -urN linux.old/arch/mips/bcm947xx/pcibios.c linux.dev/arch/mips/bcm947xx/pcibios.c
+--- linux.old/arch/mips/bcm947xx/pcibios.c     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/pcibios.c     2006-10-02 21:22:56.000000000 +0200
+@@ -0,0 +1,380 @@
++/*
++ * Low-Level PCI and SB support for BCM47xx (Linux support code)
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: pcibios.c,v 1.1.1.9 2006/02/27 03:42:55 honor Exp $
++ */
 +
 +
-+bool
-+dma_txsuspendedidle(dma_info_t *di)
-+{
-+      if (DMA64_ENAB(di))
-+              return dma64_txsuspendedidle(di);
-+      else
-+              return dma32_txsuspendedidle(di);
-+}
++#include <linux/config.h>
++#include <linux/types.h>
++#include <linux/kernel.h>
++#include <linux/sched.h>
++#include <linux/pci.h>
++#include <linux/init.h>
++#include <linux/delay.h>
++#include <asm/io.h>
++#include <asm/irq.h>
++#include <asm/paccess.h>
 +
 +
-+bool
-+dma_txsuspended(dma_info_t *di)
-+{
-+      if (DMA64_ENAB(di))
-+              return ((R_REG(&di->d64txregs->control) & D64_XC_SE) == D64_XC_SE);
-+      else
-+              return ((R_REG(&di->d32txregs->control) & XC_SE) == XC_SE);
-+}
++#include <typedefs.h>
++#include <osl.h>
++#include <bcmutils.h>
++#include <sbconfig.h>
++#include <sbutils.h>
++#include <hndpci.h>
++#include <pcicfg.h>
++#include <bcmdevs.h>
++#include <bcmnvram.h>
 +
 +
-+bool
-+dma_txstopped(dma_info_t *di)
-+{
-+      if (DMA64_ENAB(di))
-+              return ((R_REG(&di->d64txregs->status0) & D64_XS0_XS_MASK) == D64_XS0_XS_STOPPED);
-+      else
-+              return ((R_REG(&di->d32txregs->status) & XS_XS_MASK) == XS_XS_STOPPED);
-+}
++/* Global SB handle */
++extern sb_t *bcm947xx_sbh;
++extern spinlock_t bcm947xx_sbh_lock;
 +
 +
-+bool
-+dma_rxstopped(dma_info_t *di)
-+{
-+      if (DMA64_ENAB(di))
-+              return ((R_REG(&di->d64rxregs->status0) & D64_RS0_RS_MASK) == D64_RS0_RS_STOPPED);
-+      else
-+              return ((R_REG(&di->d32rxregs->status) & RS_RS_MASK) == RS_RS_STOPPED);
-+}
++/* Convenience */
++#define sbh bcm947xx_sbh
++#define sbh_lock bcm947xx_sbh_lock
 +
 +
-+void
-+dma_fifoloopbackenable(dma_info_t *di)
++static int
++sbpci_read_config_byte(struct pci_dev *dev, int where, u8 *value)
 +{
 +{
-+      DMA_TRACE(("%s: dma_fifoloopbackenable\n", di->name));
-+      if (DMA64_ENAB(di))
-+              OR_REG(&di->d64txregs->control, D64_XC_LE);
-+      else
-+              OR_REG(&di->d32txregs->control, XC_LE);
++      unsigned long flags;
++      int ret;
++
++      spin_lock_irqsave(&sbh_lock, flags);
++      ret = sbpci_read_config(sbh, dev->bus->number, PCI_SLOT(dev->devfn),
++              PCI_FUNC(dev->devfn), where, value, sizeof(*value));
++      spin_unlock_irqrestore(&sbh_lock, flags);
++      return ret ? PCIBIOS_DEVICE_NOT_FOUND : PCIBIOS_SUCCESSFUL;
 +}
 +
 +}
 +
-+void
-+dma_rxinit(dma_info_t *di)
++static int
++sbpci_read_config_word(struct pci_dev *dev, int where, u16 *value)
 +{
 +{
-+      DMA_TRACE(("%s: dma_rxinit\n", di->name));
-+
-+      di->rxin = di->rxout = 0;
++      unsigned long flags;
++      int ret;
 +
 +
-+      /* clear rx descriptor ring */
-+      if (DMA64_ENAB(di)) {
-+                BZERO_SM((void*)di->rxd64, (di->nrxd * sizeof (dma64dd_t)));
-+              dma_rxenable(di);
-+              dma_ddtable_init(di, DMA_RX, di->rxdpa);
-+      } else {
-+              BZERO_SM((void*)di->rxd32, (di->nrxd * sizeof (dma32dd_t)));
-+              dma_rxenable(di);
-+              dma_ddtable_init(di, DMA_RX, di->rxdpa);
-+      }
++      spin_lock_irqsave(&sbh_lock, flags);
++      ret = sbpci_read_config(sbh, dev->bus->number, PCI_SLOT(dev->devfn),
++              PCI_FUNC(dev->devfn), where, value, sizeof(*value));
++      spin_unlock_irqrestore(&sbh_lock, flags);
++      return ret ? PCIBIOS_DEVICE_NOT_FOUND : PCIBIOS_SUCCESSFUL;
 +}
 +
 +}
 +
-+void
-+dma_rxenable(dma_info_t *di)
++static int
++sbpci_read_config_dword(struct pci_dev *dev, int where, u32 *value)
 +{
 +{
-+      DMA_TRACE(("%s: dma_rxenable\n", di->name));
-+      if (DMA64_ENAB(di))
-+              W_REG(&di->d64rxregs->control, ((di->rxoffset << D64_RC_RO_SHIFT) | D64_RC_RE));
-+      else
-+              W_REG(&di->d32rxregs->control, ((di->rxoffset << RC_RO_SHIFT) | RC_RE));
++      unsigned long flags;
++      int ret;
++
++      spin_lock_irqsave(&sbh_lock, flags);
++      ret = sbpci_read_config(sbh, dev->bus->number, PCI_SLOT(dev->devfn),
++              PCI_FUNC(dev->devfn), where, value, sizeof(*value));
++      spin_unlock_irqrestore(&sbh_lock, flags);
++      return ret ? PCIBIOS_DEVICE_NOT_FOUND : PCIBIOS_SUCCESSFUL;
 +}
 +
 +}
 +
-+bool
-+dma_rxenabled(dma_info_t *di)
++static int
++sbpci_write_config_byte(struct pci_dev *dev, int where, u8 value)
 +{
 +{
-+      uint32 rc;
++      unsigned long flags;
++      int ret;
 +
 +
-+      if (DMA64_ENAB(di)) { 
-+              rc = R_REG(&di->d64rxregs->control);
-+              return ((rc != 0xffffffff) && (rc & D64_RC_RE));
-+      } else {
-+              rc = R_REG(&di->d32rxregs->control);
-+              return ((rc != 0xffffffff) && (rc & RC_RE));
-+      }
++      spin_lock_irqsave(&sbh_lock, flags);
++      ret = sbpci_write_config(sbh, dev->bus->number, PCI_SLOT(dev->devfn),
++              PCI_FUNC(dev->devfn), where, &value, sizeof(value));
++      spin_unlock_irqrestore(&sbh_lock, flags);
++      return ret ? PCIBIOS_DEVICE_NOT_FOUND : PCIBIOS_SUCCESSFUL;
 +}
 +
 +}
 +
-+
-+/* !! tx entry routine */
-+int
-+dma_txfast(dma_info_t *di, void *p0, uint32 coreflags)
++static int
++sbpci_write_config_word(struct pci_dev *dev, int where, u16 value)
 +{
 +{
-+      if (DMA64_ENAB(di)) { 
-+              return dma64_txfast(di, p0, coreflags);
-+      } else {
-+              return dma32_txfast(di, p0, coreflags);
-+      }
-+}
-+
-+/* !! rx entry routine, returns a pointer to the next frame received, or NULL if there are no more */
-+void*
-+dma_rx(dma_info_t *di)
-+{
-+      void *p;
-+      uint len;
-+      int skiplen = 0;
-+
-+      while ((p = dma_getnextrxp(di, FALSE))) {
-+              /* skip giant packets which span multiple rx descriptors */
-+              if (skiplen > 0) {
-+                      skiplen -= di->rxbufsize;
-+                      if (skiplen < 0)
-+                              skiplen = 0;
-+                      PKTFREE(di->osh, p, FALSE);
-+                      continue;
-+              }
-+
-+              len = ltoh16(*(uint16*)(PKTDATA(di->osh, p)));
-+              DMA_TRACE(("%s: dma_rx len %d\n", di->name, len));
-+
-+              /* bad frame length check */
-+              if (len > (di->rxbufsize - di->rxoffset)) {
-+                      DMA_ERROR(("%s: dma_rx: bad frame length (%d)\n", di->name, len));
-+                      if (len > 0)
-+                              skiplen = len - (di->rxbufsize - di->rxoffset);
-+                      PKTFREE(di->osh, p, FALSE);
-+                      di->hnddma.rxgiants++;
-+                      continue;
-+              }
-+
-+              /* set actual length */
-+              PKTSETLEN(di->osh, p, (di->rxoffset + len));
-+
-+              break;
-+      }
++      unsigned long flags;
++      int ret;
 +
 +
-+      return (p);
++      spin_lock_irqsave(&sbh_lock, flags);
++      ret = sbpci_write_config(sbh, dev->bus->number, PCI_SLOT(dev->devfn),
++              PCI_FUNC(dev->devfn), where, &value, sizeof(value));
++      spin_unlock_irqrestore(&sbh_lock, flags);
++      return ret ? PCIBIOS_DEVICE_NOT_FOUND : PCIBIOS_SUCCESSFUL;
 +}
 +
 +}
 +
-+/* post receive buffers */
-+void
-+dma_rxfill(dma_info_t *di)
++static int
++sbpci_write_config_dword(struct pci_dev *dev, int where, u32 value)
 +{
 +{
-+      void *p;
-+      uint rxin, rxout;
-+      uint32 ctrl;
-+      uint n;
-+      uint i;
-+      uint32 pa;
-+      uint rxbufsize;
-+
-+      /*
-+       * Determine how many receive buffers we're lacking
-+       * from the full complement, allocate, initialize,
-+       * and post them, then update the chip rx lastdscr.
-+       */
-+
-+      rxin = di->rxin;
-+      rxout = di->rxout;
-+      rxbufsize = di->rxbufsize;
-+
-+      n = di->nrxpost - NRXDACTIVE(rxin, rxout);
-+
-+      DMA_TRACE(("%s: dma_rxfill: post %d\n", di->name, n));
-+
-+      for (i = 0; i < n; i++) {
-+              if ((p = PKTGET(di->osh, rxbufsize, FALSE)) == NULL) {
-+                      DMA_ERROR(("%s: dma_rxfill: out of rxbufs\n", di->name));
-+                      di->hnddma.rxnobuf++;
-+                      break;
-+              }
-+
-+              /* Do a cached write instead of uncached write since DMA_MAP
-+               * will flush the cache. */
-+              *(uint32*)(PKTDATA(di->osh, p)) = 0;
-+
-+              pa = (uint32) DMA_MAP(di->osh, PKTDATA(di->osh, p), rxbufsize, DMA_RX, p);
-+              ASSERT(ISALIGNED(pa, 4));
++      unsigned long flags;
++      int ret;
 +
 +
-+              /* save the free packet pointer */
-+              ASSERT(di->rxp[rxout] == NULL);
-+              di->rxp[rxout] = p;
++      spin_lock_irqsave(&sbh_lock, flags);
++      ret = sbpci_write_config(sbh, dev->bus->number, PCI_SLOT(dev->devfn),
++              PCI_FUNC(dev->devfn), where, &value, sizeof(value));
++      spin_unlock_irqrestore(&sbh_lock, flags);
++      return ret ? PCIBIOS_DEVICE_NOT_FOUND : PCIBIOS_SUCCESSFUL;
++}
 +
 +
-+              if (DMA64_ENAB(di)) {
-+                      /* prep the descriptor control value */
-+                      if (rxout == (di->nrxd - 1))
-+                              ctrl = CTRL_EOT;
++static struct pci_ops pcibios_ops = {
++      sbpci_read_config_byte,
++      sbpci_read_config_word,
++      sbpci_read_config_dword,
++      sbpci_write_config_byte,
++      sbpci_write_config_word,
++      sbpci_write_config_dword
++};
 +
 +
-+                      dma64_dd_upd(di, di->rxd64, pa, rxout, &ctrl, rxbufsize);
-+              } else {
-+                      /* prep the descriptor control value */
-+                      ctrl = rxbufsize;
-+                      if (rxout == (di->nrxd - 1))
-+                              ctrl |= CTRL_EOT;
-+                      dma32_dd_upd(di, di->rxd32, pa, rxout, &ctrl);
-+              }
 +
 +
-+              rxout = NEXTRXD(rxout);
-+      }
++void __init
++pcibios_init(void)
++{
++      ulong flags;
 +
 +
-+      di->rxout = rxout;
++      if (!(sbh = sb_kattach()))
++              panic("sb_kattach failed");
++      spin_lock_init(&sbh_lock);
 +
 +
-+      /* update the chip lastdscr pointer */
-+      if (DMA64_ENAB(di)) {
-+              W_REG(&di->d64rxregs->ptr, I2B(rxout, dma64dd_t));
-+      } else {
-+              W_REG(&di->d32rxregs->ptr, I2B(rxout, dma32dd_t));
-+      }
-+}
++      spin_lock_irqsave(&sbh_lock, flags);
++      sbpci_init(sbh);
++      spin_unlock_irqrestore(&sbh_lock, flags);
 +
 +
-+void
-+dma_txreclaim(dma_info_t *di, bool forceall)
-+{
-+      void *p;
++      set_io_port_base((unsigned long) ioremap_nocache(SB_PCI_MEM, 0x04000000));
 +
 +
-+      DMA_TRACE(("%s: dma_txreclaim %s\n", di->name, forceall ? "all" : ""));
++      /* Scan the SB bus */
++      pci_scan_bus(0, &pcibios_ops, NULL);
 +
 +
-+      while ((p = dma_getnexttxp(di, forceall)))
-+              PKTFREE(di->osh, p, TRUE);
 +}
 +
 +}
 +
-+/*
-+ * Reclaim next completed txd (txds if using chained buffers) and
-+ * return associated packet.
-+ * If 'force' is true, reclaim txd(s) and return associated packet
-+ * regardless of the value of the hardware "curr" pointer.
-+ */
-+void*
-+dma_getnexttxp(dma_info_t *di, bool forceall)
-+{
-+      if (DMA64_ENAB(di)) {
-+              return dma64_getnexttxp(di, forceall);
-+      } else {
-+              return dma32_getnexttxp(di, forceall);
-+      }
-+}
-+      
-+/* like getnexttxp but no reclaim */
-+void*
-+dma_peeknexttxp(dma_info_t *di)
++char * __init
++pcibios_setup(char *str)
 +{
 +{
-+      uint end, i;
-+
-+      if (DMA64_ENAB(di)) {
-+              end = B2I(R_REG(&di->d64txregs->status0) & D64_XS0_CD_MASK, dma64dd_t);
-+      } else {
-+              end = B2I(R_REG(&di->d32txregs->status) & XS_CD_MASK, dma32dd_t);
++      if (!strncmp(str, "ban=", 4)) {
++              sbpci_ban(simple_strtoul(str + 4, NULL, 0));
++              return NULL;
 +      }
 +
 +      }
 +
-+      for (i = di->txin; i != end; i = NEXTTXD(i))
-+              if (di->txp[i])
-+                      return (di->txp[i]);
-+
-+      return (NULL);
++      return (str);
 +}
 +
 +}
 +
-+/*
-+ * Rotate all active tx dma ring entries "forward" by (ActiveDescriptor - txin).
-+ */
-+void
-+dma_txrotate(di_t *di)
-+{
-+      if (DMA64_ENAB(di)) {
-+              dma64_txrotate(di);
-+      } else {
-+              dma32_txrotate(di);
-+      }
-+}
++static u32 pci_iobase = 0x100;
++static u32 pci_membase = SB_PCI_DMA;
 +
 +
-+void
-+dma_rxreclaim(dma_info_t *di)
++void __init
++pcibios_fixup_bus(struct pci_bus *b)
 +{
 +{
-+      void *p;
-+
-+      DMA_TRACE(("%s: dma_rxreclaim\n", di->name));
++      struct list_head *ln;
++      struct pci_dev *d;
++      struct resource *res;
++      int pos, size;
++      u32 *base;
++      u8 irq;
 +
 +
-+      while ((p = dma_getnextrxp(di, TRUE)))
-+              PKTFREE(di->osh, p, FALSE);
-+}
++      printk("PCI: Fixing up bus %d\n", b->number);
 +
 +
-+void *
-+dma_getnextrxp(dma_info_t *di, bool forceall)
-+{
-+      if (DMA64_ENAB(di)) {
-+              return dma64_getnextrxp(di, forceall);
-+      } else {
-+              return dma32_getnextrxp(di, forceall);
++      /* Fix up SB */
++      if (b->number == 0) {
++              for (ln = b->devices.next; ln != &b->devices; ln = ln->next) {
++                      d = pci_dev_b(ln);
++                      /* Fix up interrupt lines */
++                      pci_read_config_byte(d, PCI_INTERRUPT_LINE, &irq);
++                      d->irq = irq + 2;
++                      pci_write_config_byte(d, PCI_INTERRUPT_LINE, d->irq);
++              }
 +      }
 +      }
-+}
 +
 +
-+uintptr
-+dma_getvar(dma_info_t *di, char *name)
-+{
-+      if (!strcmp(name, "&txavail"))
-+              return ((uintptr) &di->txavail);
++      /* Fix up external PCI */
 +      else {
 +      else {
-+              ASSERT(0);
++              for (ln = b->devices.next; ln != &b->devices; ln = ln->next) {
++                      d = pci_dev_b(ln);
++                      /* Fix up resource bases */
++                      for (pos = 0; pos < 6; pos++) {
++                              res = &d->resource[pos];
++                              base = (res->flags & IORESOURCE_IO) ? &pci_iobase : &pci_membase;
++                              if (res->end) {
++                                      size = res->end - res->start + 1;
++                                      if (*base & (size - 1))
++                                              *base = (*base + size) & ~(size - 1);
++                                      res->start = *base;
++                                      res->end = res->start + size - 1;
++                                      *base += size;
++                                      pci_write_config_dword(d,
++                                              PCI_BASE_ADDRESS_0 + (pos << 2), res->start);
++                              }
++                              /* Fix up PCI bridge BAR0 only */
++                              if (b->number == 1 && PCI_SLOT(d->devfn) == 0)
++                                      break;
++                      }
++                      /* Fix up interrupt lines */
++                      if (pci_find_device(VENDOR_BROADCOM, SB_PCI, NULL))
++                              d->irq = (pci_find_device(VENDOR_BROADCOM, SB_PCI, NULL))->irq;
++                      pci_write_config_byte(d, PCI_INTERRUPT_LINE, d->irq);
++              }
 +      }
 +      }
-+      return (0);
 +}
 +
 +}
 +
-+void
-+dma_txblock(dma_info_t *di)
++unsigned int
++pcibios_assign_all_busses(void)
 +{
 +{
-+      di->txavail = 0;
++      return 1;
 +}
 +
 +void
 +}
 +
 +void
-+dma_txunblock(dma_info_t *di)
++pcibios_align_resource(void *data, struct resource *res,
++      unsigned long size, unsigned long align)
 +{
 +{
-+      di->txavail = di->ntxd - NTXDACTIVE(di->txin, di->txout) - 1;
 +}
 +
 +}
 +
-+uint
-+dma_txactive(dma_info_t *di)
-+{
-+      return (NTXDACTIVE(di->txin, di->txout));
-+}
-+      
-+void
-+dma_rxpiomode(dma32regs_t *regs)
++int
++pcibios_enable_resources(struct pci_dev *dev)
 +{
 +{
-+      W_REG(&regs->control, RC_FM);
-+}
++      u16 cmd, old_cmd;
++      int idx;
++      struct resource *r;
 +
 +
-+void
-+dma_txpioloopback(dma32regs_t *regs)
-+{
-+      OR_REG(&regs->control, XC_LE);
-+}
++      /* External PCI only */
++      if (dev->bus->number == 0)
++              return 0;
 +
 +
++      pci_read_config_word(dev, PCI_COMMAND, &cmd);
++      old_cmd = cmd;
++      for (idx = 0; idx < 6; idx++) {
++              r = &dev->resource[idx];
++              if (r->flags & IORESOURCE_IO)
++                      cmd |= PCI_COMMAND_IO;
++              if (r->flags & IORESOURCE_MEM)
++                      cmd |= PCI_COMMAND_MEMORY;
++      }
++      if (dev->resource[PCI_ROM_RESOURCE].start)
++              cmd |= PCI_COMMAND_MEMORY;
++      if (cmd != old_cmd) {
++              printk("PCI: Enabling device %s (%04x -> %04x)\n", dev->slot_name, old_cmd, cmd);
++              pci_write_config_word(dev, PCI_COMMAND, cmd);
++      }
++      return 0;
++}
 +
 +
++int
++pcibios_enable_device(struct pci_dev *dev, int mask)
++{
++      ulong flags;
++      uint coreidx;
++      void *regs;
 +
 +
++      /* External PCI device enable */
++      if (dev->bus->number != 0)
++              return pcibios_enable_resources(dev);
 +
 +
-+/*** 32 bits DMA non-inline functions ***/
-+static bool
-+dma32_alloc(dma_info_t *di, uint direction)
-+{
-+      uint size;
-+      uint ddlen;
-+      void *va;
++      /* These cores come out of reset enabled */
++      if (dev->device == SB_MIPS ||
++          dev->device == SB_MIPS33 ||
++          dev->device == SB_EXTIF ||
++          dev->device == SB_CC)
++              return 0;
 +
 +
-+      ddlen = sizeof (dma32dd_t);
++      spin_lock_irqsave(&sbh_lock, flags);
++      coreidx = sb_coreidx(sbh);
++      regs = sb_setcoreidx(sbh, PCI_SLOT(dev->devfn));
++      if (!regs)
++              return PCIBIOS_DEVICE_NOT_FOUND;
 +
 +
-+      size = (direction == DMA_TX) ? (di->ntxd * ddlen) : (di->nrxd * ddlen);
++      /* 
++       * The USB core requires a special bit to be set during core
++       * reset to enable host (OHCI) mode. Resetting the SB core in
++       * pcibios_enable_device() is a hack for compatibility with
++       * vanilla usb-ohci so that it does not have to know about
++       * SB. A driver that wants to use the USB core in device mode
++       * should know about SB and should reset the bit back to 0
++       * after calling pcibios_enable_device().
++       */
++      if (sb_coreid(sbh) == SB_USB) {
++              sb_core_disable(sbh, sb_coreflags(sbh, 0, 0));
++              sb_core_reset(sbh, 1 << 29, 0);
++      }
++      /*
++       * USB 2.0 special considerations:
++       *
++       * 1. Since the core supports both OHCI and EHCI functions, it must
++       *    only be reset once.
++       *
++       * 2. In addition to the standard SB reset sequence, the Host Control
++       *    Register must be programmed to bring the USB core and various
++       *    phy components out of reset.
++       */
++      else if (sb_coreid(sbh) == SB_USB20H) {
++              if (!sb_iscoreup(sbh)) {
++                      sb_core_reset(sbh, 0, 0);
++                      writel(0x7FF, (ulong)regs + 0x200);
++                      udelay(1);
++              }
++      } else
++              sb_core_reset(sbh, 0, 0);
 +
 +
-+      if (!ISALIGNED(DMA_CONSISTENT_ALIGN, D32RINGALIGN))
-+              size += D32RINGALIGN;
++      sb_setcoreidx(sbh, coreidx);
++      spin_unlock_irqrestore(&sbh_lock, flags);
 +
 +
++      return 0;
++}
 +
 +
-+      if (direction == DMA_TX) {
-+              if ((va = DMA_ALLOC_CONSISTENT(di->osh, size, &di->txdpa)) == NULL) {
-+                      DMA_ERROR(("%s: dma_attach: DMA_ALLOC_CONSISTENT(ntxd) failed\n", di->name));
-+                      return FALSE;
-+              }
++void
++pcibios_update_resource(struct pci_dev *dev, struct resource *root,
++      struct resource *res, int resource)
++{
++      unsigned long where, size;
++      u32 reg;
 +
 +
-+              di->txd32 = (dma32dd_t*) ROUNDUP((uintptr)va, D32RINGALIGN);
-+              di->txdalign = (uint)((int8*)di->txd32 - (int8*)va);
-+              di->txdpa += di->txdalign;
-+              di->txdalloc = size;
-+              ASSERT(ISALIGNED((uintptr)di->txd32, D32RINGALIGN));
-+      } else {
-+              if ((va = DMA_ALLOC_CONSISTENT(di->osh, size, &di->rxdpa)) == NULL) {
-+                      DMA_ERROR(("%s: dma_attach: DMA_ALLOC_CONSISTENT(nrxd) failed\n", di->name));
-+                      return FALSE;
-+              }
-+              di->rxd32 = (dma32dd_t*) ROUNDUP((uintptr)va, D32RINGALIGN);
-+              di->rxdalign = (uint)((int8*)di->rxd32 - (int8*)va);
-+              di->rxdpa += di->rxdalign;
-+              di->rxdalloc = size;
-+              ASSERT(ISALIGNED((uintptr)di->rxd32, D32RINGALIGN));
-+      }
++      /* External PCI only */
++      if (dev->bus->number == 0)
++              return;
 +
 +
-+      return TRUE;
++      where = PCI_BASE_ADDRESS_0 + (resource * 4);
++      size = res->end - res->start;
++      pci_read_config_dword(dev, where, &reg);
++      reg = (reg & size) | (((u32)(res->start - root->start)) & ~size);
++      pci_write_config_dword(dev, where, reg);
 +}
 +
 +}
 +
-+static void 
-+dma32_txreset(dma_info_t *di)
++static void __init
++quirk_sbpci_bridge(struct pci_dev *dev)
 +{
 +{
-+      uint32 status;
++      if (dev->bus->number != 1 || PCI_SLOT(dev->devfn) != 0)
++              return;
++
++      printk("PCI: Fixing up bridge\n");
 +
 +
-+      /* suspend tx DMA first */
-+      W_REG(&di->d32txregs->control, XC_SE);
-+      SPINWAIT((status = (R_REG(&di->d32txregs->status) & XS_XS_MASK)) != XS_XS_DISABLED &&
-+               status != XS_XS_IDLE &&
-+               status != XS_XS_STOPPED,
-+               10000);
++      /* Enable PCI bridge bus mastering and memory space */
++      pci_set_master(dev);
++      pcibios_enable_resources(dev);
 +
 +
-+      W_REG(&di->d32txregs->control, 0);
-+      SPINWAIT((status = (R_REG(&di->d32txregs->status) & XS_XS_MASK)) != XS_XS_DISABLED,
-+               10000);
++      /* Enable PCI bridge BAR1 prefetch and burst */
++      pci_write_config_dword(dev, PCI_BAR1_CONTROL, 3);
++}     
 +
 +
-+      if (status != XS_XS_DISABLED) {
-+              DMA_ERROR(("%s: dma_txreset: dma cannot be stopped\n", di->name));
-+      }
++struct pci_fixup pcibios_fixups[] = {
++      { PCI_FIXUP_HEADER, PCI_ANY_ID, PCI_ANY_ID, quirk_sbpci_bridge },
++      { 0 }
++};
++
++/*
++ *  If we set up a device for bus mastering, we need to check the latency
++ *  timer as certain crappy BIOSes forget to set it properly.
++ */
++unsigned int pcibios_max_latency = 255;
 +
 +
-+      /* wait for the last transaction to complete */
-+      OSL_DELAY(300);
++void pcibios_set_master(struct pci_dev *dev)
++{
++      u8 lat;
++      pci_read_config_byte(dev, PCI_LATENCY_TIMER, &lat);
++      if (lat < 16)
++              lat = (64 <= pcibios_max_latency) ? 64 : pcibios_max_latency;
++      else if (lat > pcibios_max_latency)
++              lat = pcibios_max_latency;
++      else
++              return;
++      printk(KERN_DEBUG "PCI: Setting latency timer of device %s to %d\n", dev->slot_name, lat);
++      pci_write_config_byte(dev, PCI_LATENCY_TIMER, lat);
 +}
 +
 +}
 +
-+static void 
-+dma32_rxreset(dma_info_t *di)
+diff -urN linux.old/arch/mips/bcm947xx/prom.c linux.dev/arch/mips/bcm947xx/prom.c
+--- linux.old/arch/mips/bcm947xx/prom.c        1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/prom.c        2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,41 @@
++/*
++ * Early initialization code for BCM94710 boards
++ *
++ * Copyright 2004, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: prom.c,v 1.1 2005/03/16 13:49:59 wbx Exp $
++ */
++
++#include <linux/config.h>
++#include <linux/init.h>
++#include <linux/kernel.h>
++#include <linux/types.h>
++#include <asm/bootinfo.h>
++
++void __init
++prom_init(int argc, const char **argv)
 +{
 +{
-+      uint32 status;
++      unsigned long mem;
 +
 +
-+      W_REG(&di->d32rxregs->control, 0);
-+      SPINWAIT((status = (R_REG(&di->d32rxregs->status) & RS_RS_MASK)) != RS_RS_DISABLED,
-+               10000);
++        mips_machgroup = MACH_GROUP_BRCM;
++        mips_machtype = MACH_BCM947XX;
 +
 +
-+      if (status != RS_RS_DISABLED) {
-+              DMA_ERROR(("%s: dma_rxreset: dma cannot be stopped\n", di->name));
++      /* Figure out memory size by finding aliases */
++      for (mem = (1 << 20); mem < (128 << 20); mem += (1 << 20)) {
++              if (*(unsigned long *)((unsigned long)(prom_init) + mem) == 
++                  *(unsigned long *)(prom_init))
++                      break;
 +      }
 +      }
++      add_memory_region(0, mem, BOOT_MEM_RAM);
 +}
 +
 +}
 +
-+static bool
-+dma32_txsuspendedidle(dma_info_t *di)
++void __init
++prom_free_prom_memory(void)
 +{
 +{
-+      if (!(R_REG(&di->d32txregs->control) & XC_SE))
-+              return 0;
-+      
-+      if ((R_REG(&di->d32txregs->status) & XS_XS_MASK) != XS_XS_IDLE)
-+              return 0;
-+
-+      OSL_DELAY(2);
-+      return ((R_REG(&di->d32txregs->status) & XS_XS_MASK) == XS_XS_IDLE);
 +}
 +}
-+
+diff -urN linux.old/arch/mips/bcm947xx/sbmips.c linux.dev/arch/mips/bcm947xx/sbmips.c
+--- linux.old/arch/mips/bcm947xx/sbmips.c      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/sbmips.c      2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,1132 @@
 +/*
 +/*
-+ * supports full 32bit dma engine buffer addressing so
-+ * dma buffers can cross 4 Kbyte page boundaries.
++ * BCM47XX Sonics SiliconBackplane MIPS core routines
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: hndmips.c,v 1.1.1.1 2006/02/27 03:43:16 honor Exp $
 + */
 + */
-+static int
-+dma32_txfast(dma_info_t *di, void *p0, uint32 coreflags)
-+{
-+      void *p, *next;
-+      uchar *data;
-+      uint len;
-+      uint txout;
-+      uint32 ctrl;
-+      uint32 pa;      
 +
 +
-+      DMA_TRACE(("%s: dma_txfast\n", di->name));
-+
-+      txout = di->txout;
-+      ctrl = 0;
-+
-+      /*
-+       * Walk the chain of packet buffers
-+       * allocating and initializing transmit descriptor entries.
-+       */
-+      for (p = p0; p; p = next) {
-+              data = PKTDATA(di->osh, p);
-+              len = PKTLEN(di->osh, p);
-+              next = PKTNEXT(di->osh, p);
++#include <typedefs.h>
++#include <bcmdefs.h>
++#include <osl.h>
++#include <bcmutils.h>
++#include <sbutils.h>
++#include <bcmdevs.h>
++#include <bcmnvram.h>
++#include <sbconfig.h>
++#include <sbextif.h>
++#include <sbchipc.h>
++#include <sbmemc.h>
++#include <mipsinc.h>
++#include <sbhndmips.h>
++#include <hndcpu.h>
 +
 +
-+              /* return nonzero if out of tx descriptors */
-+              if (NEXTTXD(txout) == di->txin)
-+                      goto outoftxd;
++/* sbipsflag register format, indexed by irq. */
++static const uint32 sbips_int_mask[] = {
++      0,      /* placeholder */
++      SBIPS_INT1_MASK,
++      SBIPS_INT2_MASK,
++      SBIPS_INT3_MASK,
++      SBIPS_INT4_MASK
++};
 +
 +
-+              if (len == 0)
-+                      continue;
++static const uint32 sbips_int_shift[] = {
++      0,      /* placeholder */
++      SBIPS_INT1_SHIFT,
++      SBIPS_INT2_SHIFT,
++      SBIPS_INT3_SHIFT,
++      SBIPS_INT4_SHIFT
++};
 +
 +
-+              /* get physical address of buffer start */
-+              pa = (uint32) DMA_MAP(di->osh, data, len, DMA_TX, p);
++/*
++ * Map SB cores sharing the MIPS hardware IRQ0 to virtual dedicated OS IRQs.
++ * Per-port BSP code is required to provide necessary translations between
++ * the shared MIPS IRQ and the virtual OS IRQs based on SB core flag.
++ *
++ * See sb_irq() for the mapping.
++ */
++static uint shirq_map_base = 0;
 +
 +
-+              /* build the descriptor control value */
-+              ctrl = len & CTRL_BC_MASK;
++/* Returns the SB interrupt flag of the current core. */
++static uint32
++sb_getflag(sb_t *sbh)
++{
++      osl_t *osh;
++      void *regs;
++      sbconfig_t *sb;
 +
 +
-+              ctrl |= coreflags;
-+              
-+              if (p == p0)
-+                      ctrl |= CTRL_SOF;
-+              if (next == NULL)
-+                      ctrl |= (CTRL_IOC | CTRL_EOF);
-+              if (txout == (di->ntxd - 1))
-+                      ctrl |= CTRL_EOT;
-+
-+              if (DMA64_ENAB(di)) {
-+                      dma64_dd_upd(di, di->txd64, pa, txout, &ctrl, len);
-+              } else {
-+                      dma32_dd_upd(di, di->txd32, pa, txout, &ctrl);
-+              }
++      osh = sb_osh(sbh);
++      regs = sb_coreregs(sbh);
++      sb = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
 +
 +
-+              ASSERT(di->txp[txout] == NULL);
++      return (R_REG(osh, &sb->sbtpsflag) & SBTPS_NUM0_MASK);
++}
 +
 +
-+              txout = NEXTTXD(txout);
-+      }
++/*
++ * Returns the MIPS IRQ assignment of the current core. If unassigned,
++ * 0 is returned.
++ */
++uint
++sb_irq(sb_t *sbh)
++{
++      osl_t *osh;
++      uint idx;
++      void *regs;
++      sbconfig_t *sb;
++      uint32 flag, sbipsflag;
++      uint irq = 0;
 +
 +
-+      /* if last txd eof not set, fix it */
-+      if (!(ctrl & CTRL_EOF))
-+              W_SM(&di->txd32[PREVTXD(txout)].ctrl, BUS_SWAP32(ctrl | CTRL_IOC | CTRL_EOF));
++      osh = sb_osh(sbh);
++      flag = sb_getflag(sbh);
 +
 +
-+      /* save the packet */
-+      di->txp[PREVTXD(txout)] = p0;
++      idx = sb_coreidx(sbh);
 +
 +
-+      /* bump the tx descriptor index */
-+      di->txout = txout;
++      if ((regs = sb_setcore(sbh, SB_MIPS, 0)) ||
++          (regs = sb_setcore(sbh, SB_MIPS33, 0))) {
++              sb = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
 +
 +
-+      /* kick the chip */
-+      if (DMA64_ENAB(di)) {
-+              W_REG(&di->d64txregs->ptr, I2B(txout, dma64dd_t));
-+      } else {
-+              W_REG(&di->d32txregs->ptr, I2B(txout, dma32dd_t));
++              /* sbipsflag specifies which core is routed to interrupts 1 to 4 */
++              sbipsflag = R_REG(osh, &sb->sbipsflag);
++              for (irq = 1; irq <= 4; irq++) {
++                      if (((sbipsflag & sbips_int_mask[irq]) >> sbips_int_shift[irq]) == flag)
++                              break;
++              }
++              if (irq == 5)
++                      irq = 0;
 +      }
 +
 +      }
 +
-+      /* tx flow control */
-+      di->txavail = di->ntxd - NTXDACTIVE(di->txin, di->txout) - 1;
-+
-+      return (0);
++      sb_setcoreidx(sbh, idx);
 +
 +
-+ outoftxd:
-+      DMA_ERROR(("%s: dma_txfast: out of txds\n", di->name));
-+      PKTFREE(di->osh, p0, TRUE);
-+      di->txavail = 0;
-+      di->hnddma.txnobuf++;
-+      return (-1);
++      return irq;
 +}
 +
 +}
 +
-+static void*
-+dma32_getnexttxp(dma_info_t *di, bool forceall)
++/* Clears the specified MIPS IRQ. */
++static void
++BCMINITFN(sb_clearirq)(sb_t *sbh, uint irq)
 +{
 +{
-+      uint start, end, i;
-+      void *txp;
++      osl_t *osh;
++      void *regs;
++      sbconfig_t *sb;
 +
 +
-+      DMA_TRACE(("%s: dma_getnexttxp %s\n", di->name, forceall ? "all" : ""));
++      osh = sb_osh(sbh);
 +
 +
-+      txp = NULL;
++      if (!(regs = sb_setcore(sbh, SB_MIPS, 0)) &&
++          !(regs = sb_setcore(sbh, SB_MIPS33, 0)))
++              ASSERT(regs);
++      sb = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
 +
 +
-+      start = di->txin;
-+      if (forceall)
-+              end = di->txout;
++      if (irq == 0)
++              W_REG(osh, &sb->sbintvec, 0);
 +      else
 +      else
-+              end = B2I(R_REG(&di->d32txregs->status) & XS_CD_MASK, dma32dd_t);
-+
-+      if ((start == 0) && (end > di->txout))
-+              goto bogus;
-+
-+      for (i = start; i != end && !txp; i = NEXTTXD(i)) {
-+              DMA_UNMAP(di->osh, (BUS_SWAP32(R_SM(&di->txd32[i].addr)) - di->dataoffsetlow),
-+                        (BUS_SWAP32(R_SM(&di->txd32[i].ctrl)) & CTRL_BC_MASK), DMA_TX, di->txp[i]);
-+
-+              W_SM(&di->txd32[i].addr, 0xdeadbeef);
-+              txp = di->txp[i];
-+              di->txp[i] = NULL;
-+      }
-+
-+      di->txin = i;
-+
-+      /* tx flow control */
-+      di->txavail = di->ntxd - NTXDACTIVE(di->txin, di->txout) - 1;
-+
-+      return (txp);
-+
-+bogus:
-+/*
-+      DMA_ERROR(("dma_getnexttxp: bogus curr: start %d end %d txout %d force %d\n",
-+              start, end, di->txout, forceall));
-+*/
-+      return (NULL);
++              OR_REG(osh, &sb->sbipsflag, sbips_int_mask[irq]);
 +}
 +
 +}
 +
-+static void *
-+dma32_getnextrxp(dma_info_t *di, bool forceall)
++/*
++ * Assigns the specified MIPS IRQ to the specified core. Shared MIPS
++ * IRQ 0 may be assigned more than once.
++ *
++ * The old assignment to the specified core is removed first.
++ */
++static void
++BCMINITFN(sb_setirq)(sb_t *sbh, uint irq, uint coreid, uint coreunit)
 +{
 +{
-+      uint i;
-+      void *rxp;
-+
-+      /* if forcing, dma engine must be disabled */
-+      ASSERT(!forceall || !dma_rxenabled(di));
-+
-+      i = di->rxin;
-+
-+      /* return if no packets posted */
-+      if (i == di->rxout)
-+              return (NULL);
++      osl_t *osh;
++      void *regs;
++      sbconfig_t *sb;
++      uint32 flag;
++      uint oldirq;
 +
 +
-+      /* ignore curr if forceall */
-+      if (!forceall && (i == B2I(R_REG(&di->d32rxregs->status) & RS_CD_MASK, dma32dd_t)))
-+              return (NULL);
++      osh = sb_osh(sbh);
 +
 +
-+      /* get the packet pointer that corresponds to the rx descriptor */
-+      rxp = di->rxp[i];
-+      ASSERT(rxp);
-+      di->rxp[i] = NULL;
++      regs = sb_setcore(sbh, coreid, coreunit);
++      ASSERT(regs);
++      flag = sb_getflag(sbh);
++      oldirq = sb_irq(sbh);
++      if (oldirq)
++              sb_clearirq(sbh, oldirq);
 +
 +
-+      /* clear this packet from the descriptor ring */
-+      DMA_UNMAP(di->osh, (BUS_SWAP32(R_SM(&di->rxd32[i].addr)) - di->dataoffsetlow),
-+                di->rxbufsize, DMA_RX, rxp);
-+      W_SM(&di->rxd32[i].addr, 0xdeadbeef);
++      if (!(regs = sb_setcore(sbh, SB_MIPS, 0)) &&
++          !(regs = sb_setcore(sbh, SB_MIPS33, 0)))
++              ASSERT(regs);
++      sb = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
 +
 +
-+      di->rxin = NEXTRXD(i);
++      if (!oldirq)
++              AND_REG(osh, &sb->sbintvec, ~(1 << flag));
 +
 +
-+      return (rxp);
++      if (irq == 0)
++              OR_REG(osh, &sb->sbintvec, 1 << flag);
++      else {
++              flag <<= sbips_int_shift[irq];
++              ASSERT(!(flag & ~sbips_int_mask[irq]));
++              flag |= R_REG(osh, &sb->sbipsflag) & ~sbips_int_mask[irq];
++              W_REG(osh, &sb->sbipsflag, flag);
++      }
 +}
 +
 +}
 +
-+static void
-+dma32_txrotate(di_t *di)
++/*
++ * Initializes clocks and interrupts. SB and NVRAM access must be
++ * initialized prior to calling.
++ *
++ * 'shirqmap' enables virtual dedicated OS IRQ mapping if non-zero.
++ */
++void
++BCMINITFN(sb_mips_init)(sb_t *sbh, uint shirqmap)
 +{
 +{
-+      uint ad;
-+      uint nactive;
-+      uint rot;
-+      uint old, new;
-+      uint32 w;
-+      uint first, last;
-+
-+      ASSERT(dma_txsuspendedidle(di));
++      osl_t *osh;
++      ulong hz, ns, tmp;
++      extifregs_t *eir;
++      chipcregs_t *cc;
++      char *value;
++      uint irq;
 +
 +
-+      nactive = dma_txactive(di);
-+      ad = B2I(((R_REG(&di->d32txregs->status) & XS_AD_MASK) >> XS_AD_SHIFT), dma32dd_t);
-+      rot = TXD(ad - di->txin);
++      osh = sb_osh(sbh);
 +
 +
-+      ASSERT(rot < di->ntxd);
++      /* Figure out current SB clock speed */
++      if ((hz = sb_clock(sbh)) == 0)
++              hz = 100000000;
++      ns = 1000000000 / hz;
 +
 +
-+      /* full-ring case is a lot harder - don't worry about this */
-+      if (rot >= (di->ntxd - nactive)) {
-+              DMA_ERROR(("%s: dma_txrotate: ring full - punt\n", di->name));
-+              return;
-+      }
++      /* Setup external interface timing */
++      if ((eir = sb_setcore(sbh, SB_EXTIF, 0))) {
++              /* Initialize extif so we can get to the LEDs and external UART */
++              W_REG(osh, &eir->prog_config, CF_EN);
 +
 +
-+      first = di->txin;
-+      last = PREVTXD(di->txout);
++              /* Set timing for the flash */
++              tmp = CEIL(10, ns) << FW_W3_SHIFT;      /* W3 = 10nS */
++              tmp = tmp | (CEIL(40, ns) << FW_W1_SHIFT); /* W1 = 40nS */
++              tmp = tmp | CEIL(120, ns);              /* W0 = 120nS */
++              W_REG(osh, &eir->prog_waitcount, tmp);  /* 0x01020a0c for a 100Mhz clock */
 +
 +
-+      /* move entries starting at last and moving backwards to first */
-+      for (old = last; old != PREVTXD(first); old = PREVTXD(old)) {
-+              new = TXD(old + rot);
++              /* Set programmable interface timing for external uart */
++              tmp = CEIL(10, ns) << FW_W3_SHIFT;      /* W3 = 10nS */
++              tmp = tmp | (CEIL(20, ns) << FW_W2_SHIFT); /* W2 = 20nS */
++              tmp = tmp | (CEIL(100, ns) << FW_W1_SHIFT); /* W1 = 100nS */
++              tmp = tmp | CEIL(120, ns);              /* W0 = 120nS */
++              W_REG(osh, &eir->prog_waitcount, tmp);  /* 0x01020a0c for a 100Mhz clock */
++      } else if ((cc = sb_setcore(sbh, SB_CC, 0))) {
++              /* Set timing for the flash */
++              tmp = CEIL(10, ns) << FW_W3_SHIFT;      /* W3 = 10nS */
++              tmp |= CEIL(10, ns) << FW_W1_SHIFT;     /* W1 = 10nS */
++              tmp |= CEIL(120, ns);                   /* W0 = 120nS */
++              if ((sb_corerev(sbh) < 9) ||
++                      (BCMINIT(sb_chip)(sbh) == 0x5365))
++                      W_REG(osh, &cc->flash_waitcount, tmp);
++
++              if ((sb_corerev(sbh) < 9) ||
++                  ((sb_chip(sbh) == BCM5350_CHIP_ID) && sb_chiprev(sbh) == 0) ||
++                      (BCMINIT(sb_chip)(sbh) == 0x5365)) {
++                      W_REG(osh, &cc->pcmcia_memwait, tmp);
++              }
 +
 +
-+              /*
-+               * Move the tx dma descriptor.
-+               * EOT is set only in the last entry in the ring.
-+               */
-+              w = R_SM(&di->txd32[old].ctrl) & ~CTRL_EOT;
-+              if (new == (di->ntxd - 1))
-+                      w |= CTRL_EOT;
-+              W_SM(&di->txd32[new].ctrl, w);
-+              W_SM(&di->txd32[new].addr, R_SM(&di->txd32[old].addr));
-+
-+              /* zap the old tx dma descriptor address field */
-+              W_SM(&di->txd32[old].addr, 0xdeadbeef);
-+
-+              /* move the corresponding txp[] entry */
-+              ASSERT(di->txp[new] == NULL);
-+              di->txp[new] = di->txp[old];
-+              di->txp[old] = NULL;
++              /* Save shared IRQ mapping base */
++              shirq_map_base = shirqmap;
 +      }
 +
 +      }
 +
-+      /* update txin and txout */
-+      di->txin = ad;
-+      di->txout = TXD(di->txout + rot);
-+      di->txavail = di->ntxd - NTXDACTIVE(di->txin, di->txout) - 1;
-+
-+      /* kick the chip */
-+      W_REG(&di->d32txregs->ptr, I2B(di->txout, dma32dd_t));
++      /* Chip specific initialization */
++      switch (sb_chip(sbh)) {
++      case BCM4710_CHIP_ID:
++              /* Clear interrupt map */
++              for (irq = 0; irq <= 4; irq++)
++                      sb_clearirq(sbh, irq);
++              sb_setirq(sbh, 0, SB_CODEC, 0);
++              sb_setirq(sbh, 0, SB_EXTIF, 0);
++              sb_setirq(sbh, 2, SB_ENET, 1);
++              sb_setirq(sbh, 3, SB_ILINE20, 0);
++              sb_setirq(sbh, 4, SB_PCI, 0);
++              ASSERT(eir);
++              value = nvram_get("et0phyaddr");
++              if (value && !strcmp(value, "31")) {
++                      /* Enable internal UART */
++                      W_REG(osh, &eir->corecontrol, CC_UE);
++                      /* Give USB its own interrupt */
++                      sb_setirq(sbh, 1, SB_USB, 0);
++              } else {
++                      /* Disable internal UART */
++                      W_REG(osh, &eir->corecontrol, 0);
++                      /* Give Ethernet its own interrupt */
++                      sb_setirq(sbh, 1, SB_ENET, 0);
++                      sb_setirq(sbh, 0, SB_USB, 0);
++              }
++              break;
++      case BCM5350_CHIP_ID:
++              /* Clear interrupt map */
++              for (irq = 0; irq <= 4; irq++)
++                      sb_clearirq(sbh, irq);
++              sb_setirq(sbh, 0, SB_CC, 0);
++              sb_setirq(sbh, 0, SB_MIPS33, 0);
++              sb_setirq(sbh, 1, SB_D11, 0);
++              sb_setirq(sbh, 2, SB_ENET, 0);
++              sb_setirq(sbh, 3, SB_PCI, 0);
++              sb_setirq(sbh, 4, SB_USB, 0);
++              break;
++      case BCM4785_CHIP_ID:
++              /* Reassign PCI to irq 4 */
++              sb_setirq(sbh, 4, SB_PCI, 0);
++              break;
++      }
 +}
 +
 +}
 +
-+/*** 64 bits DMA non-inline functions ***/
-+
-+#ifdef BCMDMA64
-+
-+static bool
-+dma64_alloc(dma_info_t *di, uint direction)
++uint32
++BCMINITFN(sb_cpu_clock)(sb_t *sbh)
 +{
 +{
-+      uint size;
-+      uint ddlen;
-+      uint32 alignbytes;
-+      void *va;
-+
-+      ddlen = sizeof (dma64dd_t);
-+
-+      size = (direction == DMA_TX) ? (di->ntxd * ddlen) : (di->nrxd * ddlen);
-+
-+      alignbytes = di->dma64align;
-+
-+      if (!ISALIGNED(DMA_CONSISTENT_ALIGN, alignbytes))
-+              size += alignbytes;
++      extifregs_t *eir;
++      chipcregs_t *cc;
++      uint32 n, m;
++      uint idx;
++      uint32 pll_type, rate = 0;
 +
 +
++      /* get index of the current core */
++      idx = sb_coreidx(sbh);
++      pll_type = PLL_TYPE1;
 +
 +
-+      if (direction == DMA_TX) {
-+              if ((va = DMA_ALLOC_CONSISTENT(di->osh, size, &di->txdpa)) == NULL) {
-+                      DMA_ERROR(("%s: dma_attach: DMA_ALLOC_CONSISTENT(ntxd) failed\n", di->name));
-+                      return FALSE;
++      /* switch to extif or chipc core */
++      if ((eir = (extifregs_t *) sb_setcore(sbh, SB_EXTIF, 0))) {
++              n = R_REG(osh, &eir->clockcontrol_n);
++              m = R_REG(osh, &eir->clockcontrol_sb);
++      } else if ((cc = (chipcregs_t *) sb_setcore(sbh, SB_CC, 0))) {
++              pll_type = R_REG(osh, &cc->capabilities) & CAP_PLL_MASK;
++              n = R_REG(osh, &cc->clockcontrol_n);
++              if ((pll_type == PLL_TYPE2) ||
++                  (pll_type == PLL_TYPE4) ||
++                  (pll_type == PLL_TYPE6) ||
++                  (pll_type == PLL_TYPE7))
++                      m = R_REG(osh, &cc->clockcontrol_m3);
++              else if (pll_type == PLL_TYPE5) {
++                      rate = 200000000;
++                      goto out;
 +              }
 +              }
++              else if (pll_type == PLL_TYPE3) {
++                      if (sb_chip(sbh) == BCM5365_CHIP_ID) {
++                              rate = 200000000;
++                              goto out;
++                      }
++                      /* 5350 uses m2 to control mips */
++                      else
++                              m = R_REG(osh, &cc->clockcontrol_m2);
++              } else
++                      m = R_REG(osh, &cc->clockcontrol_sb);
++      } else
++              goto out;
 +
 +
-+              di->txd64 = (dma64dd_t*) ROUNDUP((uintptr)va, alignbytes);
-+              di->txdalign = (uint)((int8*)di->txd64 - (int8*)va);
-+              di->txdpa += di->txdalign;
-+              di->txdalloc = size;
-+              ASSERT(ISALIGNED((uintptr)di->txd64, alignbytes));
-+      } else {
-+              if ((va = DMA_ALLOC_CONSISTENT(di->osh, size, &di->rxdpa)) == NULL) {
-+                      DMA_ERROR(("%s: dma_attach: DMA_ALLOC_CONSISTENT(nrxd) failed\n", di->name));
-+                      return FALSE;
-+              }
-+              di->rxd64 = (dma64dd_t*) ROUNDUP((uintptr)va, alignbytes);
-+              di->rxdalign = (uint)((int8*)di->rxd64 - (int8*)va);
-+              di->rxdpa += di->rxdalign;
-+              di->rxdalloc = size;
-+              ASSERT(ISALIGNED((uintptr)di->rxd64, alignbytes));
-+      }
 +
 +
-+      return TRUE;
-+}
++      /* calculate rate */
++      if (BCMINIT(sb_chip)(sbh) == 0x5365)
++              rate = 100000000;
++      else
++              rate = sb_clock_rate(pll_type, n, m);
 +
 +
-+static void 
-+dma64_txreset(dma_info_t *di)
-+{
-+      uint32 status;
++      if (pll_type == PLL_TYPE6)
++              rate = SB2MIPS_T6(rate);
++
++out:
++      /* switch back to previous core */
++      sb_setcoreidx(sbh, idx);
 +
 +
-+      /* suspend tx DMA first */
-+      W_REG(&di->d64txregs->control, D64_XC_SE);
-+      SPINWAIT((status = (R_REG(&di->d64txregs->status0) & D64_XS0_XS_MASK)) != D64_XS0_XS_DISABLED &&
-+               status != D64_XS0_XS_IDLE &&
-+               status != D64_XS0_XS_STOPPED,
-+               10000);
++      return rate;
++}
 +
 +
-+      W_REG(&di->d64txregs->control, 0);
-+      SPINWAIT((status = (R_REG(&di->d64txregs->status0) & D64_XS0_XS_MASK)) != D64_XS0_XS_DISABLED,
-+               10000);
++#define ALLINTS (IE_IRQ0 | IE_IRQ1 | IE_IRQ2 | IE_IRQ3 | IE_IRQ4)
 +
 +
-+      if (status != D64_XS0_XS_DISABLED) {
-+              DMA_ERROR(("%s: dma_txreset: dma cannot be stopped\n", di->name));
-+      }
++static void
++BCMINITFN(handler)(void)
++{
++      __asm__(
++              ".set\tmips32\n\t"
++              "ssnop\n\t"
++              "ssnop\n\t"
++      /* Disable interrupts */
++      /*      MTC0(C0_STATUS, 0, MFC0(C0_STATUS, 0) & ~(ALLINTS | STO_IE)); */
++              "mfc0 $15, $12\n\t"
++      /* Just a Hack to not to use reg 'at' which was causing problems on 4704 A2 */
++              "li $14, -31746\n\t"
++              "and $15, $15, $14\n\t"
++              "mtc0 $15, $12\n\t"
++              "eret\n\t"
++              "nop\n\t"
++              "nop\n\t"
++              ".set\tmips0");
++}
 +
 +
-+      /* wait for the last transaction to complete */
-+      OSL_DELAY(300);
++/* The following MUST come right after handler() */
++static void
++BCMINITFN(afterhandler)(void)
++{
 +}
 +
 +}
 +
-+static void 
-+dma64_rxreset(dma_info_t *di)
++/*
++ * Set the MIPS, backplane and PCI clocks as closely as possible.
++ *
++ * MIPS clocks synchronization function has been moved from PLL in chipcommon
++ * core rev. 15 to a DLL inside the MIPS core in 4785.
++ */
++bool
++BCMINITFN(sb_mips_setclock)(sb_t *sbh, uint32 mipsclock, uint32 sbclock, uint32 pciclock)
 +{
 +{
-+      uint32 status;
++      extifregs_t *eir = NULL;
++      chipcregs_t *cc = NULL;
++      mipsregs_t *mipsr = NULL;
++      volatile uint32 *clockcontrol_n, *clockcontrol_sb, *clockcontrol_pci, *clockcontrol_m2;
++      uint32 orig_n, orig_sb, orig_pci, orig_m2, orig_mips, orig_ratio_parm, orig_ratio_cfg;
++      uint32 pll_type, sync_mode;
++      uint ic_size, ic_lsize;
++      uint idx, i;
 +
 +
-+      W_REG(&di->d64rxregs->control, 0);
-+      SPINWAIT((status = (R_REG(&di->d64rxregs->status0) & D64_RS0_RS_MASK)) != D64_RS0_RS_DISABLED,
-+               10000);
++      /* PLL configuration: type 1 */
++      typedef struct {
++              uint32 mipsclock;
++              uint16 n;
++              uint32 sb;
++              uint32 pci33;
++              uint32 pci25;
++      } n3m_table_t;
++      static n3m_table_t BCMINITDATA(type1_table)[] = {
++              /* 96.000 32.000 24.000 */
++              { 96000000, 0x0303, 0x04020011, 0x11030011, 0x11050011 },
++              /* 100.000 33.333 25.000 */
++              { 100000000, 0x0009, 0x04020011, 0x11030011, 0x11050011 },
++              /* 104.000 31.200 24.960 */
++              { 104000000, 0x0802, 0x04020011, 0x11050009, 0x11090009 },
++              /* 108.000 32.400 24.923 */
++              { 108000000, 0x0403, 0x04020011, 0x11050009, 0x02000802 },
++              /* 112.000 32.000 24.889 */
++              { 112000000, 0x0205, 0x04020011, 0x11030021, 0x02000403 },
++              /* 115.200 32.000 24.000 */
++              { 115200000, 0x0303, 0x04020009, 0x11030011, 0x11050011 },
++              /* 120.000 30.000 24.000 */
++              { 120000000, 0x0011, 0x04020011, 0x11050011, 0x11090011 },
++              /* 124.800 31.200 24.960 */
++              { 124800000, 0x0802, 0x04020009, 0x11050009, 0x11090009 },
++              /* 128.000 32.000 24.000 */
++              { 128000000, 0x0305, 0x04020011, 0x11050011, 0x02000305 },
++              /* 132.000 33.000 24.750 */
++              { 132000000, 0x0603, 0x04020011, 0x11050011, 0x02000305 },
++              /* 136.000 32.640 24.727 */
++              { 136000000, 0x0c02, 0x04020011, 0x11090009, 0x02000603 },
++              /* 140.000 30.000 24.706 */
++              { 140000000, 0x0021, 0x04020011, 0x11050021, 0x02000c02 },
++              /* 144.000 30.857 24.686 */
++              { 144000000, 0x0405, 0x04020011, 0x01020202, 0x11090021 },
++              /* 150.857 33.000 24.000 */
++              { 150857142, 0x0605, 0x04020021, 0x02000305, 0x02000605 },
++              /* 152.000 32.571 24.000 */
++              { 152000000, 0x0e02, 0x04020011, 0x11050021, 0x02000e02 },
++              /* 156.000 31.200 24.960 */
++              { 156000000, 0x0802, 0x04020005, 0x11050009, 0x11090009 },
++              /* 160.000 32.000 24.000 */
++              { 160000000, 0x0309, 0x04020011, 0x11090011, 0x02000309 },
++              /* 163.200 32.640 24.727 */
++              { 163200000, 0x0c02, 0x04020009, 0x11090009, 0x02000603 },
++              /* 168.000 32.000 24.889 */
++              { 168000000, 0x0205, 0x04020005, 0x11030021, 0x02000403 },
++              /* 176.000 33.000 24.000 */
++              { 176000000, 0x0602, 0x04020003, 0x11050005, 0x02000602 },
++              };
++
++      /* PLL configuration: type 3 */
++      typedef struct {
++              uint32 mipsclock;
++              uint16 n;
++              uint32 m2; /* that is the clockcontrol_m2 */
++      } type3_table_t;
++      static type3_table_t type3_table[] = {
++              /* for 5350, mips clock is always double sb clock */
++              { 150000000, 0x311, 0x4020005 },
++              { 200000000, 0x311, 0x4020003 },
++              };
 +
 +
-+      if (status != D64_RS0_RS_DISABLED) {
-+              DMA_ERROR(("%s: dma_rxreset: dma cannot be stopped\n", di->name));
-+      }
-+}
++      /* PLL configuration: type 2, 4, 7 */
++      typedef struct {
++              uint32 mipsclock;
++              uint32 sbclock;
++              uint16 n;
++              uint32 sb;
++              uint32 pci33;
++              uint32 m2;
++              uint32 m3;
++              uint32 ratio_cfg;
++              uint32 ratio_parm;
++              uint32 d11_r1;
++              uint32 d11_r2;
++      } n4m_table_t;
++      static n4m_table_t BCMINITDATA(type2_table)[] = {
++              { 120000000, 60000000, 0x0303, 0x01000200, 0x01000600, 0x01000200, 0x05000200, 11,
++              0x0aaa0555, 8 /* ratio  4/8 */, 0x00aa0055 },
++              { 150000000, 75000000, 0x0303, 0x01000100, 0x01000600, 0x01000100, 0x05000100, 11,
++              0x0aaa0555, 8 /* ratio  4/8 */, 0x00aa0055 },
++              { 180000000, 80000000, 0x0403, 0x01010000, 0x01020300, 0x01020600, 0x05000100, 8,
++              0x012a00a9, 9 /* ratio  4/9 */, 0x012a00a9 },
++              { 180000000, 90000000, 0x0403, 0x01000100, 0x01020300, 0x01000100, 0x05000100, 11,
++              0x0aaa0555, 8 /* ratio  4/8 */, 0x00aa0055 },
++              { 200000000, 100000000, 0x0303, 0x02010000, 0x02040001, 0x02010000, 0x06000001, 11,
++              0x0aaa0555, 8 /* ratio  4/8 */, 0x00aa0055 },
++              { 211200000, 105600000, 0x0902, 0x01000200, 0x01030400, 0x01000200, 0x05000200, 11,
++              0x0aaa0555, 8 /* ratio  4/8 */, 0x00aa0055 },
++              { 220800000, 110400000, 0x1500, 0x01000200, 0x01030400, 0x01000200, 0x05000200, 11,
++              0x0aaa0555, 8 /* ratio  4/8 */, 0x00aa0055 },
++              { 230400000, 115200000, 0x0604, 0x01000200, 0x01020600, 0x01000200, 0x05000200, 11,
++              0x0aaa0555, 8 /* ratio  4/8 */, 0x00aa0055 },
++              { 234000000, 104000000, 0x0b01, 0x01010000, 0x01010700, 0x01020600, 0x05000100, 8,
++              0x012a00a9, 9 /* ratio  4/9 */, 0x012a00a9 },
++              { 240000000, 120000000, 0x0803, 0x01000200, 0x01020600, 0x01000200, 0x05000200, 11,
++              0x0aaa0555, 8 /* ratio  4/8 */, 0x00aa0055 },
++              { 252000000, 126000000, 0x0504, 0x01000100, 0x01020500, 0x01000100, 0x05000100, 11,
++              0x0aaa0555, 8 /* ratio  4/8 */, 0x00aa0055 },
++              { 264000000, 132000000, 0x0903, 0x01000200, 0x01020700, 0x01000200, 0x05000200, 11,
++              0x0aaa0555, 8 /* ratio  4/8 */, 0x00aa0055 },
++              { 270000000, 120000000, 0x0703, 0x01010000, 0x01030400, 0x01020600, 0x05000100, 8,
++              0x012a00a9, 9 /* ratio  4/9 */, 0x012a00a9 },
++              { 276000000, 122666666, 0x1500, 0x01010000, 0x01030400, 0x01020600, 0x05000100, 8,
++              0x012a00a9, 9 /* ratio  4/9 */, 0x012a00a9 },
++              { 280000000, 140000000, 0x0503, 0x01000000, 0x01010600, 0x01000000, 0x05000000, 11,
++              0x0aaa0555, 8 /* ratio  4/8 */, 0x00aa0055 },
++              { 288000000, 128000000, 0x0604, 0x01010000, 0x01030400, 0x01020600, 0x05000100, 8,
++              0x012a00a9, 9 /* ratio  4/9 */, 0x012a00a9 },
++              { 288000000, 144000000, 0x0404, 0x01000000, 0x01010600, 0x01000000, 0x05000000, 11,
++              0x0aaa0555, 8 /* ratio  4/8 */, 0x00aa0055 },
++              { 300000000, 133333333, 0x0803, 0x01010000, 0x01020600, 0x01010100, 0x05000100, 8,
++              0x012a00a9, 9 /* ratio  4/9 */, 0x012a00a9 },
++              { 300000000, 150000000, 0x0803, 0x01000100, 0x01020600, 0x01010100, 0x05000100, 11,
++              0x0aaa0555, 8 /* ratio  4/8 */, 0x00aa0055 },
++              { 330000000, 132000000, 0x0903, 0x01000200, 0x00020200, 0x01010100, 0x05000100, 0,
++              0, 10 /* ratio 4/10 */, 0x02520129 },
++              { 330000000, 146666666, 0x0903, 0x01010000, 0x00020200, 0x01010100, 0x05000100, 0,
++              0, 9 /* ratio 4/9 */, 0x012a00a9 },
++              { 330000000, 165000000, 0x0903, 0x01000100, 0x00020200, 0x01010100, 0x05000100, 0,
++              0, 8 /* ratio 4/8 */, 0x00aa0055 },
++              { 360000000, 120000000, 0x0a03, 0x01000300, 0x00010201, 0x01010200, 0x05000100, 0,
++              0, 12 /* ratio 4/12 */, 0x04920492 },
++              { 360000000, 144000000, 0x0a03, 0x01000200, 0x00010201, 0x01010200, 0x05000100, 0,
++              0, 10 /* ratio 4/10 */, 0x02520129 },
++              { 360000000, 160000000, 0x0a03, 0x01010000, 0x00010201, 0x01010200, 0x05000100, 0,
++              0, 9 /* ratio 4/9 */, 0x012a00a9 },
++              { 360000000, 180000000, 0x0a03, 0x01000100, 0x00010201, 0x01010200, 0x05000100, 0,
++              0, 8 /* ratio 4/8 */, 0x00aa0055 },
++              { 390000000, 130000000, 0x0b03, 0x01010100, 0x00020101, 0x01020100, 0x05000100, 0,
++              0, 12 /* ratio 4/12 */, 0x04920492 },
++              { 390000000, 156000000, 0x0b03, 0x01000200, 0x00020101, 0x01020100, 0x05000100, 0,
++              0, 10 /* ratio 4/10 */, 0x02520129 },
++              { 390000000, 173000000, 0x0b03, 0x01010000, 0x00020101, 0x01020100, 0x05000100, 0,
++              0, 9 /* ratio 4/9 */, 0x012a00a9 },
++              { 390000000, 195000000, 0x0b03, 0x01000100, 0x00020101, 0x01020100, 0x05000100, 0,
++              0, 8 /* ratio 4/8 */, 0x00aa0055 },
++      };
++      static n4m_table_t BCMINITDATA(type4_table)[] = {
++              { 120000000, 60000000, 0x0009, 0x11020009, 0x01030203, 0x11020009, 0x04000009, 11,
++              0x0aaa0555 },
++              { 150000000, 75000000, 0x0009, 0x11050002, 0x01030203, 0x11050002, 0x04000005, 11,
++              0x0aaa0555 },
++              { 192000000, 96000000, 0x0702, 0x04000011, 0x11030011, 0x04000011, 0x04000003, 11,
++              0x0aaa0555 },
++              { 198000000, 99000000, 0x0603, 0x11020005, 0x11030011, 0x11020005, 0x04000005, 11,
++              0x0aaa0555 },
++              { 200000000, 100000000, 0x0009, 0x04020011, 0x11030011, 0x04020011, 0x04020003, 11,
++              0x0aaa0555 },
++              { 204000000, 102000000, 0x0c02, 0x11020005, 0x01030303, 0x11020005, 0x04000005, 11,
++              0x0aaa0555 },
++              { 208000000, 104000000, 0x0802, 0x11030002, 0x11090005, 0x11030002, 0x04000003, 11,
++              0x0aaa0555 },
++              { 210000000, 105000000, 0x0209, 0x11020005, 0x01030303, 0x11020005, 0x04000005, 11,
++              0x0aaa0555 },
++              { 216000000, 108000000, 0x0111, 0x11020005, 0x01030303, 0x11020005, 0x04000005, 11,
++              0x0aaa0555 },
++              { 224000000, 112000000, 0x0205, 0x11030002, 0x02002103, 0x11030002, 0x04000003, 11,
++              0x0aaa0555 },
++              { 228000000, 101333333, 0x0e02, 0x11030003, 0x11210005, 0x01030305, 0x04000005, 8,
++              0x012a00a9 },
++              { 228000000, 114000000, 0x0e02, 0x11020005, 0x11210005, 0x11020005, 0x04000005, 11,
++              0x0aaa0555 },
++              { 240000000, 102857143, 0x0109, 0x04000021, 0x01050203, 0x11030021, 0x04000003, 13,
++              0x254a14a9 },
++              { 240000000, 120000000, 0x0109, 0x11030002, 0x01050203, 0x11030002, 0x04000003, 11,
++              0x0aaa0555 },
++              { 252000000, 100800000, 0x0203, 0x04000009, 0x11050005, 0x02000209, 0x04000002, 9,
++              0x02520129 },
++              { 252000000, 126000000, 0x0203, 0x04000005, 0x11050005, 0x04000005, 0x04000002, 11,
++              0x0aaa0555 },
++              { 264000000, 132000000, 0x0602, 0x04000005, 0x11050005, 0x04000005, 0x04000002, 11,
++              0x0aaa0555 },
++              { 272000000, 116571428, 0x0c02, 0x04000021, 0x02000909, 0x02000221, 0x04000003, 13,
++              0x254a14a9 },
++              { 280000000, 120000000, 0x0209, 0x04000021, 0x01030303, 0x02000221, 0x04000003, 13,
++              0x254a14a9 },
++              { 288000000, 123428571, 0x0111, 0x04000021, 0x01030303, 0x02000221, 0x04000003, 13,
++              0x254a14a9 },
++              { 300000000, 120000000, 0x0009, 0x04000009, 0x01030203, 0x02000902, 0x04000002, 9,
++              0x02520129 },
++              { 300000000, 150000000, 0x0009, 0x04000005, 0x01030203, 0x04000005, 0x04000002, 11,
++              0x0aaa0555 }
++      };
++      static n4m_table_t BCMINITDATA(type7_table)[] = {
++              { 183333333, 91666666, 0x0605, 0x04000011, 0x11030011, 0x04000011, 0x04000003, 11,
++              0x0aaa0555 },
++              { 187500000, 93750000, 0x0a03, 0x04000011, 0x11030011, 0x04000011, 0x04000003, 11,
++              0x0aaa0555 },
++              { 196875000, 98437500, 0x1003, 0x11020005, 0x11050011, 0x11020005, 0x04000005, 11,
++              0x0aaa0555 },
++              { 200000000, 100000000, 0x0311, 0x04000011, 0x11030011, 0x04000009, 0x04000003, 11,
++              0x0aaa0555 },
++              { 200000000, 100000000, 0x0311, 0x04020011, 0x11030011, 0x04020011, 0x04020003, 11,
++              0x0aaa0555 },
++              { 206250000, 103125000, 0x1103, 0x11020005, 0x11050011, 0x11020005, 0x04000005, 11,
++              0x0aaa0555 },
++              { 212500000, 106250000, 0x0c05, 0x11020005, 0x01030303, 0x11020005, 0x04000005, 11,
++              0x0aaa0555 },
++              { 215625000, 107812500, 0x1203, 0x11090009, 0x11050005, 0x11020005, 0x04000005, 11,
++              0x0aaa0555 },
++              { 216666666, 108333333, 0x0805, 0x11020003, 0x11030011, 0x11020003, 0x04000003, 11,
++              0x0aaa0555 },
++              { 225000000, 112500000, 0x0d03, 0x11020003, 0x11030011, 0x11020003, 0x04000003, 11,
++              0x0aaa0555 },
++              { 233333333, 116666666, 0x0905, 0x11020003, 0x11030011, 0x11020003, 0x04000003, 11,
++              0x0aaa0555 },
++              { 237500000, 118750000, 0x0e05, 0x11020005, 0x11210005, 0x11020005, 0x04000005, 11,
++              0x0aaa0555 },
++              { 240000000, 120000000, 0x0b11, 0x11020009, 0x11210009, 0x11020009, 0x04000009, 11,
++              0x0aaa0555 },
++              { 250000000, 125000000, 0x0f03, 0x11020003, 0x11210003, 0x11020003, 0x04000003, 11,
++              0x0aaa0555 }
++      };
 +
 +
-+static bool
-+dma64_txsuspendedidle(dma_info_t *di)
-+{
++      ulong start, end, dst;
++      bool ret = FALSE;
 +
 +
-+      if (!(R_REG(&di->d64txregs->control) & D64_XC_SE))
-+              return 0;
-+      
-+      if ((R_REG(&di->d64txregs->status0) & D64_XS0_XS_MASK) == D64_XS0_XS_IDLE)
-+              return 1;
++      volatile uint32 *dll_ctrl = (volatile uint32 *)0xff400008;
++      volatile uint32 *dll_r1 = (volatile uint32 *)0xff400010;
++      volatile uint32 *dll_r2 = (volatile uint32 *)0xff400018;
 +
 +
-+      return 0;
-+}
++      /* get index of the current core */
++      idx = sb_coreidx(sbh);
++      clockcontrol_m2 = NULL;
 +
 +
-+/*
-+ * supports full 32bit dma engine buffer addressing so
-+ * dma buffers can cross 4 Kbyte page boundaries.
-+ */
-+static int
-+dma64_txfast(dma_info_t *di, void *p0, uint32 coreflags)
-+{
-+      void *p, *next;
-+      uchar *data;
-+      uint len;
-+      uint txout;
-+      uint32 flags;
-+      uint32 pa;      
++      /* switch to extif or chipc core */
++      if ((eir = (extifregs_t *) sb_setcore(sbh, SB_EXTIF, 0))) {
++              pll_type = PLL_TYPE1;
++              clockcontrol_n = &eir->clockcontrol_n;
++              clockcontrol_sb = &eir->clockcontrol_sb;
++              clockcontrol_pci = &eir->clockcontrol_pci;
++              clockcontrol_m2 = &cc->clockcontrol_m2;
++      } else if ((cc = (chipcregs_t *) sb_setcore(sbh, SB_CC, 0))) {
++              pll_type = R_REG(osh, &cc->capabilities) & CAP_PLL_MASK;
++              if (pll_type == PLL_TYPE6) {
++                      clockcontrol_n = NULL;
++                      clockcontrol_sb = NULL;
++                      clockcontrol_pci = NULL;
++              } else {
++                      clockcontrol_n = &cc->clockcontrol_n;
++                      clockcontrol_sb = &cc->clockcontrol_sb;
++                      clockcontrol_pci = &cc->clockcontrol_pci;
++                      clockcontrol_m2 = &cc->clockcontrol_m2;
++              }
++      } else
++              goto done;
 +
 +
-+      DMA_TRACE(("%s: dma_txfast\n", di->name));
++      if (pll_type == PLL_TYPE6) {
++              /* Silence compilers */
++              orig_n = orig_sb = orig_pci = 0;
++      } else {
++              /* Store the current clock register values */
++              orig_n = R_REG(osh, clockcontrol_n);
++              orig_sb = R_REG(osh, clockcontrol_sb);
++              orig_pci = R_REG(osh, clockcontrol_pci);
++      }
 +
 +
-+      txout = di->txout;
-+      flags = 0;
++      if (pll_type == PLL_TYPE1) {
++              /* Keep the current PCI clock if not specified */
++              if (pciclock == 0) {
++                      pciclock = sb_clock_rate(pll_type, R_REG(osh, clockcontrol_n),
++                                               R_REG(osh, clockcontrol_pci));
++                      pciclock = (pciclock <= 25000000) ? 25000000 : 33000000;
++              }
 +
 +
-+      /*
-+       * Walk the chain of packet buffers
-+       * allocating and initializing transmit descriptor entries.
-+       */
-+      for (p = p0; p; p = next) {
-+              data = PKTDATA(di->osh, p);
-+              len = PKTLEN(di->osh, p);
-+              next = PKTNEXT(di->osh, p);
++              /* Search for the closest MIPS clock less than or equal to a preferred value */
++              for (i = 0; i < ARRAYSIZE(type1_table); i++) {
++                      ASSERT(type1_table[i].mipsclock ==
++                             sb_clock_rate(pll_type, type1_table[i].n,
++                             type1_table[i].sb));
++                      if (type1_table[i].mipsclock > mipsclock)
++                              break;
++              }
++              if (i == 0) {
++                      ret = FALSE;
++                      goto done;
++              } else {
++                      ret = TRUE;
++                      i--;
++              }
++              ASSERT(type1_table[i].mipsclock <= mipsclock);
 +
 +
-+              /* return nonzero if out of tx descriptors */
-+              if (NEXTTXD(txout) == di->txin)
-+                      goto outoftxd;
++              /* No PLL change */
++              if ((orig_n == type1_table[i].n) &&
++                  (orig_sb == type1_table[i].sb) &&
++                  (orig_pci == type1_table[i].pci33))
++                      goto done;
 +
 +
-+              if (len == 0)
-+                      continue;
++              /* Set the PLL controls */
++              W_REG(osh, clockcontrol_n, type1_table[i].n);
++              W_REG(osh, clockcontrol_sb, type1_table[i].sb);
++              if (pciclock == 25000000)
++                      W_REG(osh, clockcontrol_pci, type1_table[i].pci25);
++              else
++                      W_REG(osh, clockcontrol_pci, type1_table[i].pci33);
 +
 +
-+              /* get physical address of buffer start */
-+              pa = (uint32) DMA_MAP(di->osh, data, len, DMA_TX, p);
++              /* Reset */
++              sb_watchdog(sbh, 1);
++              while (1);
++      } else if (pll_type == PLL_TYPE3) {
++              /* 5350 */
++              if (sb_chip(sbh) != BCM5365_CHIP_ID) {
++                      /*
++                       * Search for the closest MIPS clock less than or equal to
++                       * a preferred value.
++                       */
++                      for (i = 0; i < ARRAYSIZE(type3_table); i++) {
++                              if (type3_table[i].mipsclock > mipsclock)
++                                      break;
++                      }
++                      if (i == 0) {
++                              ret = FALSE;
++                              goto done;
++                      } else {
++                              ret = TRUE;
++                              i--;
++                      }
++                      ASSERT(type3_table[i].mipsclock <= mipsclock);
 +
 +
-+              flags = coreflags;
-+              
-+              if (p == p0)
-+                      flags |= D64_CTRL1_SOF;
-+              if (next == NULL)
-+                      flags |= (D64_CTRL1_IOC | D64_CTRL1_EOF);
-+              if (txout == (di->ntxd - 1))
-+                      flags |= D64_CTRL1_EOT;
++                      /* No PLL change */
++                      orig_m2 = R_REG(osh, &cc->clockcontrol_m2);
++                      if ((orig_n == type3_table[i].n) &&
++                          (orig_m2 == type3_table[i].m2)) {
++                              goto done;
++                      }
 +
 +
-+              dma64_dd_upd(di, di->txd64, pa, txout, &flags, len);
++                      /* Set the PLL controls */
++                      W_REG(osh, clockcontrol_n, type3_table[i].n);
++                      W_REG(osh, clockcontrol_m2, type3_table[i].m2);
 +
 +
-+              ASSERT(di->txp[txout] == NULL);
++                      /* Reset */
++                      sb_watchdog(sbh, 1);
++                      while (1);
++              }
++      } else if ((pll_type == PLL_TYPE2) ||
++                 (pll_type == PLL_TYPE4) ||
++                 (pll_type == PLL_TYPE6) ||
++                 (pll_type == PLL_TYPE7)) {
++              n4m_table_t *table = NULL, *te;
++              uint tabsz = 0;
 +
 +
-+              txout = NEXTTXD(txout);
-+      }
++              ASSERT(cc);
 +
 +
-+      /* if last txd eof not set, fix it */
-+      if (!(flags & D64_CTRL1_EOF))
-+              W_SM(&di->txd64[PREVTXD(txout)].ctrl1, BUS_SWAP32(flags | D64_CTRL1_IOC | D64_CTRL1_EOF));
++              orig_mips = R_REG(osh, &cc->clockcontrol_m3);
 +
 +
-+      /* save the packet */
-+      di->txp[PREVTXD(txout)] = p0;
++              switch (pll_type) {
++              case PLL_TYPE6: {
++                      uint32 new_mips = 0;
 +
 +
-+      /* bump the tx descriptor index */
-+      di->txout = txout;
++                      ret = TRUE;
++                      if (mipsclock <= SB2MIPS_T6(CC_T6_M1))
++                              new_mips = CC_T6_MMASK;
 +
 +
-+      /* kick the chip */
-+      W_REG(&di->d64txregs->ptr, I2B(txout, dma64dd_t));
++                      if (orig_mips == new_mips)
++                              goto done;
 +
 +
-+      /* tx flow control */
-+      di->txavail = di->ntxd - NTXDACTIVE(di->txin, di->txout) - 1;
++                      W_REG(osh, &cc->clockcontrol_m3, new_mips);
++                      goto end_fill;
++              }
++              case PLL_TYPE2:
++                      table = type2_table;
++                      tabsz = ARRAYSIZE(type2_table);
++                      break;
++              case PLL_TYPE4:
++                      table = type4_table;
++                      tabsz = ARRAYSIZE(type4_table);
++                      break;
++              case PLL_TYPE7:
++                      table = type7_table;
++                      tabsz = ARRAYSIZE(type7_table);
++                      break;
++              default:
++                      ASSERT("No table for plltype" == NULL);
++                      break;
++              }
 +
 +
-+      return (0);
++              /* Store the current clock register values */
++              orig_m2 = R_REG(osh, &cc->clockcontrol_m2);
++              orig_ratio_parm = 0;
++              orig_ratio_cfg = 0;
 +
 +
-+outoftxd:
-+      DMA_ERROR(("%s: dma_txfast: out of txds\n", di->name));
-+      PKTFREE(di->osh, p0, TRUE);
-+      di->txavail = 0;
-+      di->hnddma.txnobuf++;
-+      return (-1);
-+}
++              /* Look up current ratio */
++              for (i = 0; i < tabsz; i++) {
++                      if ((orig_n == table[i].n) &&
++                          (orig_sb == table[i].sb) &&
++                          (orig_pci == table[i].pci33) &&
++                          (orig_m2 == table[i].m2) &&
++                          (orig_mips == table[i].m3)) {
++                              orig_ratio_parm = table[i].ratio_parm;
++                              orig_ratio_cfg = table[i].ratio_cfg;
++                              break;
++                      }
++              }
 +
 +
-+static void*
-+dma64_getnexttxp(dma_info_t *di, bool forceall)
-+{
-+      uint start, end, i;
-+      void *txp;
++              /* Search for the closest MIPS clock greater or equal to a preferred value */
++              for (i = 0; i < tabsz; i++) {
++                      ASSERT(table[i].mipsclock ==
++                             sb_clock_rate(pll_type, table[i].n, table[i].m3));
++                      if ((mipsclock <= table[i].mipsclock) &&
++                          ((sbclock == 0) || (sbclock <= table[i].sbclock)))
++                              break;
++              }
++              if (i == tabsz) {
++                      ret = FALSE;
++                      goto done;
++              } else {
++                      te = &table[i];
++                      ret = TRUE;
++              }
 +
 +
-+      DMA_TRACE(("%s: dma_getnexttxp %s\n", di->name, forceall ? "all" : ""));
++              /* No PLL change */
++              if ((orig_n == te->n) &&
++                  (orig_sb == te->sb) &&
++                  (orig_pci == te->pci33) &&
++                  (orig_m2 == te->m2) &&
++                  (orig_mips == te->m3))
++                      goto done;
 +
 +
-+      txp = NULL;
++              /* Set the PLL controls */
++              W_REG(osh, clockcontrol_n, te->n);
++              W_REG(osh, clockcontrol_sb, te->sb);
++              W_REG(osh, clockcontrol_pci, te->pci33);
++              W_REG(osh, &cc->clockcontrol_m2, te->m2);
++              W_REG(osh, &cc->clockcontrol_m3, te->m3);
 +
 +
-+      start = di->txin;
-+      if (forceall)
-+              end = di->txout;
-+      else
-+              end = B2I(R_REG(&di->d64txregs->status0) & D64_XS0_CD_MASK, dma64dd_t);
++              /* Set the chipcontrol bit to change mipsref to the backplane divider if needed */
++              if ((pll_type == PLL_TYPE7) && (te->sb != te->m2) &&
++                  (sb_clock_rate(pll_type, te->n, te->m2) == 120000000))
++                      W_REG(osh, &cc->chipcontrol,
++                            R_REG(osh, &cc->chipcontrol) | 0x100);
 +
 +
-+      if ((start == 0) && (end > di->txout))
-+              goto bogus;
++              /* No ratio change */
++              if (sb_chip(sbh) != BCM4785_CHIP_ID) {
++                      if (orig_ratio_parm == te->ratio_parm)
++                              goto end_fill;
++              }
 +
 +
-+      for (i = start; i != end && !txp; i = NEXTTXD(i)) {
-+              DMA_UNMAP(di->osh, (BUS_SWAP32(R_SM(&di->txd64[i].addrlow)) - di->dataoffsetlow),
-+                        (BUS_SWAP32(R_SM(&di->txd64[i].ctrl2)) & D64_CTRL2_BC_MASK), DMA_TX, di->txp[i]);
++              /* Preload the code into the cache */
++              icache_probe(MFC0(C0_CONFIG, 1), &ic_size, &ic_lsize);
++              if (sb_chip(sbh) == BCM4785_CHIP_ID) {
++                      start = ((ulong) &&start_fill_4785) & ~(ic_lsize - 1);
++                      end = ((ulong) &&end_fill_4785 + (ic_lsize - 1)) & ~(ic_lsize - 1);
++              }
++              else {
++                      start = ((ulong) &&start_fill) & ~(ic_lsize - 1);
++                      end = ((ulong) &&end_fill + (ic_lsize - 1)) & ~(ic_lsize - 1);
++              }
++              while (start < end) {
++                      cache_op(start, Fill_I);
++                      start += ic_lsize;
++              }
 +
 +
-+              W_SM(&di->txd64[i].addrlow, 0xdeadbeef);
-+              W_SM(&di->txd64[i].addrhigh, 0xdeadbeef);
++              /* Copy the handler */
++              start = (ulong) &handler;
++              end = (ulong) &afterhandler;
++              dst = KSEG1ADDR(0x180);
++              for (i = 0; i < (end - start); i += 4)
++                      *((ulong *)(dst + i)) = *((ulong *)(start + i));
 +
 +
-+              txp = di->txp[i];
-+              di->txp[i] = NULL;
-+      }
++              /* Preload the handler into the cache one line at a time */
++              for (i = 0; i < (end - start); i += ic_lsize)
++                      cache_op(dst + i, Fill_I);
 +
 +
-+      di->txin = i;
++              /* Clear BEV bit */
++              MTC0(C0_STATUS, 0, MFC0(C0_STATUS, 0) & ~ST0_BEV);
 +
 +
-+      /* tx flow control */
-+      di->txavail = di->ntxd - NTXDACTIVE(di->txin, di->txout) - 1;
++              /* Enable interrupts */
++              MTC0(C0_STATUS, 0, MFC0(C0_STATUS, 0) | (ALLINTS | ST0_IE));
 +
 +
-+      return (txp);
++              /* 4785 clock freq change procedures */
++              if (sb_chip(sbh) == BCM4785_CHIP_ID) {
++      start_fill_4785:
++                      /* Switch to async */
++                      MTC0(C0_BROADCOM, 4, (1 << 22));
 +
 +
-+bogus:
-+/*
-+      DMA_ERROR(("dma_getnexttxp: bogus curr: start %d end %d txout %d force %d\n",
-+              start, end, di->txout, forceall));
-+*/
-+      return (NULL);
-+}
++                      /* Set clock ratio in MIPS */
++                      *dll_r1 = (*dll_r1 & 0xfffffff0) | (te->d11_r1 - 1);
++                      *dll_r2 = te->d11_r2;
 +
 +
-+static void *
-+dma64_getnextrxp(dma_info_t *di, bool forceall)
-+{
-+      uint i;
-+      void *rxp;
++                      /* Enable new settings in MIPS */
++                      *dll_r1 = *dll_r1 | 0xc0000000;
 +
 +
-+      /* if forcing, dma engine must be disabled */
-+      ASSERT(!forceall || !dma_rxenabled(di));
++                      /* Set active cfg */
++                      MTC0(C0_BROADCOM, 2, MFC0(C0_BROADCOM, 2) | (1 << 3) | 1);
 +
 +
-+      i = di->rxin;
++                      /* Fake soft reset (clock cfg registers not reset) */
++                      MTC0(C0_BROADCOM, 5, MFC0(C0_BROADCOM, 5) | (1 << 2));
 +
 +
-+      /* return if no packets posted */
-+      if (i == di->rxout)
-+              return (NULL);
++                      /* Clear active cfg */
++                      MTC0(C0_BROADCOM, 2, MFC0(C0_BROADCOM, 2) & ~(1 << 3));
 +
 +
-+      /* ignore curr if forceall */
-+      if (!forceall && (i == B2I(R_REG(&di->d64rxregs->status0) & D64_RS0_CD_MASK, dma64dd_t)))
-+              return (NULL);
++                      /* set watchdog timer */
++                      W_REG(osh, &cc->watchdog, 20);
++                      (void) R_REG(osh, &cc->chipid);
 +
 +
-+      /* get the packet pointer that corresponds to the rx descriptor */
-+      rxp = di->rxp[i];
-+      ASSERT(rxp);
-+      di->rxp[i] = NULL;
++                      /* wait for timer interrupt */
++                      __asm__ __volatile__(
++                              ".set\tmips3\n\t"
++                              "sync\n\t"
++                              "wait\n\t"
++                              ".set\tmips0");
++      end_fill_4785:
++                      while (1);
++              }
++              /* Generic clock freq change procedures */
++              else {
++                      /* Enable MIPS timer interrupt */
++                      if (!(mipsr = sb_setcore(sbh, SB_MIPS, 0)) &&
++                          !(mipsr = sb_setcore(sbh, SB_MIPS33, 0)))
++                              ASSERT(mipsr);
++                      W_REG(osh, &mipsr->intmask, 1);
 +
 +
-+      /* clear this packet from the descriptor ring */
-+      DMA_UNMAP(di->osh, (BUS_SWAP32(R_SM(&di->rxd64[i].addrlow)) - di->dataoffsetlow),
-+                di->rxbufsize, DMA_RX, rxp);
++      start_fill:
++                      /* step 1, set clock ratios */
++                      MTC0(C0_BROADCOM, 3, te->ratio_parm);
++                      MTC0(C0_BROADCOM, 1, te->ratio_cfg);
 +
 +
-+      W_SM(&di->rxd64[i].addrlow, 0xdeadbeef);
-+      W_SM(&di->rxd64[i].addrhigh, 0xdeadbeef);
++                      /* step 2: program timer intr */
++                      W_REG(osh, &mipsr->timer, 100);
++                      (void) R_REG(osh, &mipsr->timer);
 +
 +
-+      di->rxin = NEXTRXD(i);
++                      /* step 3, switch to async */
++                      sync_mode = MFC0(C0_BROADCOM, 4);
++                      MTC0(C0_BROADCOM, 4, 1 << 22);
 +
 +
-+      return (rxp);
-+}
++                      /* step 4, set cfg active */
++                      MTC0(C0_BROADCOM, 2, (1 << 3) | 1);
 +
 +
-+static void
-+dma64_txrotate(di_t *di)
-+{
-+      uint ad;
-+      uint nactive;
-+      uint rot;
-+      uint old, new;
-+      uint32 w;
-+      uint first, last;
++                      /* steps 5 & 6 */
++                      __asm__ __volatile__(
++                              ".set\tmips3\n\t"
++                              "wait\n\t"
++                              ".set\tmips0");
 +
 +
-+      ASSERT(dma_txsuspendedidle(di));
++                      /* step 7, clear cfg active */
++                      MTC0(C0_BROADCOM, 2, 0);
 +
 +
-+      nactive = dma_txactive(di);
-+      ad = B2I((R_REG(&di->d64txregs->status1) & D64_XS1_AD_MASK), dma64dd_t);
-+      rot = TXD(ad - di->txin);
++                      /* Additional Step: set back to orig sync mode */
++                      MTC0(C0_BROADCOM, 4, sync_mode);
 +
 +
-+      ASSERT(rot < di->ntxd);
++                      /* step 8, fake soft reset */
++                      MTC0(C0_BROADCOM, 5, MFC0(C0_BROADCOM, 5) | (1 << 2));
 +
 +
-+      /* full-ring case is a lot harder - don't worry about this */
-+      if (rot >= (di->ntxd - nactive)) {
-+              DMA_ERROR(("%s: dma_txrotate: ring full - punt\n", di->name));
-+              return;
++      end_fill:
++                      /* set watchdog timer */
++                      W_REG(osh, &cc->watchdog, 20);
++                      (void) R_REG(osh, &cc->chipid);
++
++                      /* wait for timer interrupt */
++                      __asm__ __volatile__(
++                              ".set\tmips3\n\t"
++                              "sync\n\t"
++                              "wait\n\t"
++                              ".set\tmips0");
++                      while (1);
++              }
 +      }
 +
 +      }
 +
-+      first = di->txin;
-+      last = PREVTXD(di->txout);
++done:
++      /* Enable 4785 DLL */
++      if (sb_chip(sbh) == BCM4785_CHIP_ID) {
++              uint32 tmp;
 +
 +
-+      /* move entries starting at last and moving backwards to first */
-+      for (old = last; old != PREVTXD(first); old = PREVTXD(old)) {
-+              new = TXD(old + rot);
++              /* set mask to 1e, enable DLL (bit 0) */
++              *dll_ctrl |= 0x0041e021;
 +
 +
-+              /*
-+               * Move the tx dma descriptor.
-+               * EOT is set only in the last entry in the ring.
-+               */
-+              w = R_SM(&di->txd64[old].ctrl1) & ~D64_CTRL1_EOT;
-+              if (new == (di->ntxd - 1))
-+                      w |= D64_CTRL1_EOT;
-+              W_SM(&di->txd64[new].ctrl1, w);
++              /* enable aggressive hardware mode */
++              *dll_ctrl |= 0x00000080;
 +
 +
-+              w = R_SM(&di->txd64[old].ctrl2);
-+              W_SM(&di->txd64[new].ctrl2, w);
++              /* wait for lock flag to clear */
++              while ((*dll_ctrl & 0x2) == 0);
 +
 +
-+              W_SM(&di->txd64[new].addrlow, R_SM(&di->txd64[old].addrlow));
-+              W_SM(&di->txd64[new].addrhigh, R_SM(&di->txd64[old].addrhigh));
++              /* clear sticky flags (clear on write 1) */
++              tmp = *dll_ctrl;
++              *dll_ctrl = tmp;
 +
 +
-+              /* zap the old tx dma descriptor address field */
-+              W_SM(&di->txd64[old].addrlow, 0xdeadbeef);
-+              W_SM(&di->txd64[old].addrhigh, 0xdeadbeef);
++              /* set mask to 5b'10001 */
++              *dll_ctrl = (*dll_ctrl & 0xfffc1fff) | 0x00022000;
 +
 +
-+              /* move the corresponding txp[] entry */
-+              ASSERT(di->txp[new] == NULL);
-+              di->txp[new] = di->txp[old];
-+              di->txp[old] = NULL;
++              /* enable sync mode */
++              MTC0(C0_BROADCOM, 4, MFC0(C0_BROADCOM, 4) & 0xfe3fffff);
++              (void)MFC0(C0_BROADCOM, 4);
 +      }
 +
 +      }
 +
-+      /* update txin and txout */
-+      di->txin = ad;
-+      di->txout = TXD(di->txout + rot);
-+      di->txavail = di->ntxd - NTXDACTIVE(di->txin, di->txout) - 1;
++      /* switch back to previous core */
++      sb_setcoreidx(sbh, idx);
 +
 +
-+      /* kick the chip */
-+      W_REG(&di->d64txregs->ptr, I2B(di->txout, dma64dd_t));
++      return ret;
 +}
 +
 +}
 +
-+#endif
-+
-diff -Nur linux-2.4.32/drivers/net/hnd/linux_osl.c linux-2.4.32-brcm/drivers/net/hnd/linux_osl.c
---- linux-2.4.32/drivers/net/hnd/linux_osl.c   1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/net/hnd/linux_osl.c      2005-12-16 23:39:11.292858500 +0100
-@@ -0,0 +1,708 @@
-+/*
-+ * Linux OS Independent Layer
-+ *
-+ * Copyright 2005, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * $Id$
-+ */
++void
++BCMINITFN(enable_pfc)(uint32 mode)
++{
++      ulong start, end;
++      uint ic_size, ic_lsize;
 +
 +
-+#define LINUX_OSL
++      /* If auto then choose the correct mode for this
++       * platform, currently we only ever select one mode
++       */
++      if (mode == PFC_AUTO)
++              mode = PFC_INST;
 +
 +
-+#include <typedefs.h>
-+#include <bcmendian.h>
-+#include <linux/module.h>
-+#include <linuxver.h>
-+#include <osl.h>
-+#include <bcmutils.h>
-+#include <linux/delay.h>
-+#ifdef mips
-+#include <asm/paccess.h>
-+#endif
-+#include <pcicfg.h>
++      icache_probe(MFC0(C0_CONFIG, 1), &ic_size, &ic_lsize);
 +
 +
-+#define PCI_CFG_RETRY                 10      
++      /* enable prefetch cache if available */
++      if (MFC0(C0_BROADCOM, 0) & BRCM_PFC_AVAIL) {
++              start = ((ulong) &&setpfc_start) & ~(ic_lsize - 1);
++              end = ((ulong) &&setpfc_end + (ic_lsize - 1)) & ~(ic_lsize - 1);
 +
 +
-+#define OS_HANDLE_MAGIC               0x1234abcd
-+#define BCM_MEM_FILENAME_LEN  24
++              /* Preload setpfc code into the cache one line at a time */
++              while (start < end) {
++                      cache_op(start, Fill_I);
++                      start += ic_lsize;
++              }
 +
 +
-+typedef struct bcm_mem_link {
-+      struct bcm_mem_link *prev;
-+      struct bcm_mem_link *next;
-+      uint    size;
-+      int     line;
-+      char    file[BCM_MEM_FILENAME_LEN];
-+} bcm_mem_link_t;
++              /* Now set the pfc */
++      setpfc_start:
++              /* write range */
++              *(volatile uint32 *)PFC_CR1 = 0xffff0000;
 +
 +
-+struct os_handle {
-+      uint magic;
-+      void *pdev;
-+      uint malloced;
-+      uint failed;
-+      bcm_mem_link_t *dbgmem_list;
-+};
++              /* enable */
++              *(volatile uint32 *)PFC_CR0 = mode;
++      setpfc_end:
++              /* Compiler foder */
++              ic_size = 0;
++      }
++}
 +
 +
-+static int16 linuxbcmerrormap[] =  \
-+{     0,                      /* 0 */
-+      -EINVAL,                /* BCME_ERROR */
-+      -EINVAL,                /* BCME_BADARG*/
-+      -EINVAL,                /* BCME_BADOPTION*/
-+      -EINVAL,                /* BCME_NOTUP */
-+      -EINVAL,                /* BCME_NOTDOWN */
-+      -EINVAL,                /* BCME_NOTAP */
-+      -EINVAL,                /* BCME_NOTSTA */
-+      -EINVAL,                /* BCME_BADKEYIDX */
-+      -EINVAL,                /* BCME_RADIOOFF */
-+      -EINVAL,                /* BCME_NOTBANDLOCKED */
-+      -EINVAL,                /* BCME_NOCLK */
-+      -EINVAL,                /* BCME_BADRATESET */
-+      -EINVAL,                /* BCME_BADBAND */
-+      -E2BIG,                 /* BCME_BUFTOOSHORT */
-+      -E2BIG,                 /* BCME_BUFTOOLONG */
-+      -EBUSY,                 /* BCME_BUSY */
-+      -EINVAL,                /* BCME_NOTASSOCIATED */
-+      -EINVAL,                /* BCME_BADSSIDLEN */
-+      -EINVAL,                /* BCME_OUTOFRANGECHAN */
-+      -EINVAL,                /* BCME_BADCHAN */
-+      -EFAULT,                /* BCME_BADADDR */
-+      -ENOMEM,                /* BCME_NORESOURCE */
-+      -EOPNOTSUPP,            /* BCME_UNSUPPORTED */
-+      -EMSGSIZE,              /* BCME_BADLENGTH */
-+      -EINVAL,                /* BCME_NOTREADY */
-+      -EPERM,                 /* BCME_NOTPERMITTED */
-+      -ENOMEM,                /* BCME_NOMEM */
-+      -EINVAL,                /* BCME_ASSOCIATED */
-+      -ERANGE,                /* BCME_RANGE */
-+      -EINVAL                 /* BCME_NOTFOUND */
-+}; 
-+
-+/* translate bcmerrors into linux errors*/
-+int 
-+osl_error(int bcmerror)
++/* returns the ncdl value to be programmed into sdram_ncdl for calibration */
++uint32
++BCMINITFN(sb_memc_get_ncdl)(sb_t *sbh)
 +{
 +{
-+      int abs_bcmerror;
-+      int array_size = ARRAYSIZE(linuxbcmerrormap); 
-+      
-+      abs_bcmerror = ABS(bcmerror);   
++      osl_t *osh;
++      sbmemcregs_t *memc;
++      uint32 ret = 0;
++      uint32 config, rd, wr, misc, dqsg, cd, sm, sd;
++      uint idx, rev;
 +
 +
-+      if (bcmerror > 0)
-+              abs_bcmerror = 0;
++      osh = sb_osh(sbh);
 +
 +
-+      else if (abs_bcmerror >= array_size)
-+              abs_bcmerror = BCME_ERROR;
++      idx = sb_coreidx(sbh);
 +
 +
-+      return linuxbcmerrormap[abs_bcmerror];
-+}
++      memc = (sbmemcregs_t *)sb_setcore(sbh, SB_MEMC, 0);
++      if (memc == 0)
++              goto out;
 +
 +
-+osl_t *
-+osl_attach(void *pdev)
-+{
-+      osl_t *osh;
++      rev = sb_corerev(sbh);
 +
 +
-+      osh = kmalloc(sizeof(osl_t), GFP_ATOMIC);
-+      ASSERT(osh);
++      config = R_REG(osh, &memc->config);
++      wr = R_REG(osh, &memc->wrncdlcor);
++      rd = R_REG(osh, &memc->rdncdlcor);
++      misc = R_REG(osh, &memc->miscdlyctl);
++      dqsg = R_REG(osh, &memc->dqsgatencdl);
 +
 +
-+      /* 
-+       * check the cases where 
-+       * 1.Error code Added to bcmerror table, but forgot to add it to the OS 
-+       * dependent error code
-+       * 2. Error code is added to the bcmerror table, but forgot to add the 
-+       * corresponding errorstring(dummy call to bcmerrorstr)
-+       */
-+      bcmerrorstr(0);
-+      ASSERT(ABS(BCME_LAST) == (ARRAYSIZE(linuxbcmerrormap) - 1));
++      rd &= MEMC_RDNCDLCOR_RD_MASK;
++      wr &= MEMC_WRNCDLCOR_WR_MASK;
++      dqsg &= MEMC_DQSGATENCDL_G_MASK;
++
++      if (config & MEMC_CONFIG_DDR) {
++              ret = (wr << 16) | (rd << 8) | dqsg;
++      } else {
++              if (rev > 0)
++                      cd = rd;
++              else
++                      cd = (rd == MEMC_CD_THRESHOLD) ? rd : (wr + MEMC_CD_THRESHOLD);
++              sm = (misc & MEMC_MISC_SM_MASK) >> MEMC_MISC_SM_SHIFT;
++              sd = (misc & MEMC_MISC_SD_MASK) >> MEMC_MISC_SD_SHIFT;
++              ret = (sm << 16) | (sd << 8) | cd;
++      }
 +
 +
-+      osh->magic = OS_HANDLE_MAGIC;
-+      osh->malloced = 0;
-+      osh->failed = 0;
-+      osh->dbgmem_list = NULL;
-+      osh->pdev = pdev;
++out:
++      /* switch back to previous core */
++      sb_setcoreidx(sbh, idx);
 +
 +
-+      return osh;
++      return ret;
 +}
 +
 +}
 +
++#if defined(BCMPERFSTATS)
++/*
++ * CP0 Register 25 supports 4 semi-independent 32bit performance counters.
++ * $25 select 0, 1, 2, and 3 are the counters.  The counters *decrement* (who thought this one up?)
++ * $25 select 4 and 5 each contain 2-16bit control fields, one for each of the 4 counters
++ * $25 select 6 is the global perf control register.
++ */
++/* enable and start instruction counting */
++
 +void
 +void
-+osl_detach(osl_t *osh)
++hndmips_perf_instrcount_enable()
 +{
 +{
-+      ASSERT(osh && (osh->magic == OS_HANDLE_MAGIC));
-+      kfree(osh);
++      MTC0(C0_PERFORMANCE, 6, 0x80000200);    /* global enable perf counters */
++      MTC0(C0_PERFORMANCE, 4,
++           0x8044 | MFC0(C0_PERFORMANCE, 4)); /* enable instruction counting for counter 0 */
++      MTC0(C0_PERFORMANCE, 0, 0);             /* zero counter zero */
 +}
 +
 +}
 +
-+void*
-+osl_pktget(osl_t *osh, uint len, bool send)
++/* enable and start I$ hit and I$ miss counting */
++void
++hndmips_perf_icachecount_enable(void)
 +{
 +{
-+      struct sk_buff *skb;
-+
-+      if ((skb = dev_alloc_skb(len)) == NULL)
-+              return (NULL);
-+
-+      skb_put(skb, len);
++      MTC0(C0_PERFORMANCE, 6, 0x80000218);    /* enable I$ counting */
++      MTC0(C0_PERFORMANCE, 4, 0x80148018);    /* count I$ hits in cntr 0 and misses in cntr 1 */
++      MTC0(C0_PERFORMANCE, 0, 0);             /* zero counter 0 - # I$ hits */
++      MTC0(C0_PERFORMANCE, 1, 0);             /* zero counter 1 - # I$ misses */
++}
 +
 +
-+      /* ensure the cookie field is cleared */ 
-+      PKTSETCOOKIE(skb, NULL);
++/* enable and start D$ hit and I$ miss counting */
++void
++hndmips_perf_dcachecount_enable(void)
++{
++      MTC0(C0_PERFORMANCE, 6, 0x80000211);    /* enable D$ counting */
++      MTC0(C0_PERFORMANCE, 4, 0x80248028);    /* count D$ hits in cntr 0 and misses in cntr 1 */
++      MTC0(C0_PERFORMANCE, 0, 0);             /* zero counter 0 - # D$ hits */
++      MTC0(C0_PERFORMANCE, 1, 0);             /* zero counter 1 - # D$ misses */
++}
 +
 +
-+      return ((void*) skb);
++void
++hndmips_perf_icache_miss_enable()
++{
++      MTC0(C0_PERFORMANCE, 4,
++           0x80140000 | MFC0(C0_PERFORMANCE, 4)); /* enable cache misses counting for counter 1 */
++      MTC0(C0_PERFORMANCE, 1, 0); /* zero counter one */
 +}
 +
 +}
 +
++
 +void
 +void
-+osl_pktfree(void *p)
++hndmips_perf_icache_hit_enable()
 +{
 +{
-+      struct sk_buff *skb, *nskb;
++      MTC0(C0_PERFORMANCE, 5, 0x8018 | MFC0(C0_PERFORMANCE, 5));
++      /* enable cache hits counting for counter 2 */
++      MTC0(C0_PERFORMANCE, 2, 0);             /* zero counter 2 */
++}
 +
 +
-+      skb = (struct sk_buff*) p;
++uint32
++hndmips_perf_read_instrcount()
++{
++      return -(long)(MFC0(C0_PERFORMANCE, 0));
++}
 +
 +
-+      /* perversion: we use skb->next to chain multi-skb packets */
-+      while (skb) {
-+              nskb = skb->next;
-+              skb->next = NULL;
-+              if (skb->destructor) {
-+                      /* cannot kfree_skb() on hard IRQ (net/core/skbuff.c) if destructor exists */
-+                      dev_kfree_skb_any(skb);
-+              } else {
-+                      /* can free immediately (even in_irq()) if destructor does not exist */
-+                      dev_kfree_skb(skb);
-+              }
-+              skb = nskb;
-+      }
++uint32
++hndmips_perf_read_cache_miss()
++{
++      return -(long)(MFC0(C0_PERFORMANCE, 1));
 +}
 +
 +uint32
 +}
 +
 +uint32
-+osl_pci_read_config(osl_t *osh, uint offset, uint size)
++hndmips_perf_read_cache_hit()
 +{
 +{
-+      uint val;
-+      uint retry=PCI_CFG_RETRY;        
++      return -(long)(MFC0(C0_PERFORMANCE, 2));
++}
++
++#endif /* BCMINTERNAL | BCMPERFSTATS */
+diff -urN linux.old/arch/mips/bcm947xx/sbpci.c linux.dev/arch/mips/bcm947xx/sbpci.c
+--- linux.old/arch/mips/bcm947xx/sbpci.c       1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/sbpci.c       2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,768 @@
++/*
++ * Low-Level PCI and SB support for BCM47xx
++ *
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ * $Id: hndpci.c,v 1.1.1.3 2006/04/08 06:13:39 honor Exp $
++ */
 +
 +
-+      ASSERT((osh && (osh->magic == OS_HANDLE_MAGIC)));
++#include <typedefs.h>
++#include <osl.h>
++#include <pcicfg.h>
++#include <bcmdevs.h>
++#include <sbconfig.h>
++#include <bcmutils.h>
++#include <sbutils.h>
++#include <sbpci.h>
++#include <bcmendian.h>
++#include <bcmnvram.h>
++#include <hndcpu.h>
++#include <hndmips.h>
++#include <hndpci.h>
 +
 +
-+      /* only 4byte access supported */
-+      ASSERT(size == 4);
++/* debug/trace */
++#ifdef BCMDBG_PCI
++#define       PCI_MSG(args)   printf args
++#else
++#define       PCI_MSG(args)
++#endif        /* BCMDBG_PCI */
 +
 +
-+      do {
-+              pci_read_config_dword(osh->pdev, offset, &val);
-+              if (val != 0xffffffff)
-+                      break;
-+      } while (retry--);
++/* Can free sbpci_init() memory after boot */
++#ifndef linux
++#define __init
++#endif /* linux */
 +
 +
++/* Emulated configuration space */
++typedef struct {
++      int     n;
++      uint    size0;
++      uint    size1;
++      uint    size2;
++      uint    size3;
++} sb_bar_cfg_t;
++static pci_config_regs sb_config_regs[SB_MAXCORES];
++static sb_bar_cfg_t sb_bar_cfg[SB_MAXCORES];
 +
 +
-+      return (val);
-+}
++/* Links to emulated and real PCI configuration spaces */
++#define MAXFUNCS  2
++typedef struct {
++      pci_config_regs *emu;   /* emulated PCI config */
++      pci_config_regs *pci;   /* real PCI config */
++      sb_bar_cfg_t *bar;      /* region sizes */
++} sb_pci_cfg_t;
++static sb_pci_cfg_t sb_pci_cfg[SB_MAXCORES][MAXFUNCS];
 +
 +
-+void
-+osl_pci_write_config(osl_t *osh, uint offset, uint size, uint val)
-+{
-+      uint retry=PCI_CFG_RETRY;        
++/* Special emulated config space for non-existing device */
++static pci_config_regs sb_pci_null = { 0xffff, 0xffff };
 +
 +
-+      ASSERT((osh && (osh->magic == OS_HANDLE_MAGIC)));
++/* Banned cores */
++static uint16 pci_ban[SB_MAXCORES] = { 0 };
++static uint pci_banned = 0;
 +
 +
-+      /* only 4byte access supported */
-+      ASSERT(size == 4);
++/* CardBus mode */
++static bool cardbus = FALSE;
 +
 +
-+      do {
-+              pci_write_config_dword(osh->pdev, offset, val);
-+              if (offset!=PCI_BAR0_WIN)
-+                      break;
-+              if (osl_pci_read_config(osh,offset,size) == val) 
-+                      break;
-+      } while (retry--);
++/* Disable PCI host core */
++static bool pci_disabled = FALSE;
 +
 +
-+}
++/* Host bridge slot #, default to 0 */
++static uint8 pci_hbslot = 0;
 +
 +
-+/* return bus # for the pci device pointed by osh->pdev */
-+uint
-+osl_pci_bus(osl_t *osh)
-+{
-+      ASSERT(osh && (osh->magic == OS_HANDLE_MAGIC) && osh->pdev);
++/* Internal macros */
++#define PCI_SLOTAD_MAP        16      /* SLOT<n> mapps to AD<n+16> */
++#define PCI_HBSBCFG_REV       8       /* MIN. core rev. required to
++                               * access host bridge PCI cfg space
++                               * from SB
++                               */
 +
 +
-+      return ((struct pci_dev *)osh->pdev)->bus->number;
-+}
++/*
++ * Functions for accessing external PCI configuration space
++ */
 +
 +
-+/* return slot # for the pci device pointed by osh->pdev */
-+uint
-+osl_pci_slot(osl_t *osh)
++/* Assume one-hot slot wiring */
++#define PCI_SLOT_MAX 16       /* Max. PCI Slots */
++
++static uint32
++config_cmd(sb_t *sbh, uint bus, uint dev, uint func, uint off)
 +{
 +{
-+      ASSERT(osh && (osh->magic == OS_HANDLE_MAGIC) && osh->pdev);
++      uint coreidx;
++      sbpciregs_t *regs;
++      uint32 addr = 0;
++      osl_t *osh;
 +
 +
-+      return PCI_SLOT(((struct pci_dev *)osh->pdev)->devfn);
-+}
++      /* CardBusMode supports only one device */
++      if (cardbus && dev > 1)
++              return 0;
 +
 +
-+static void
-+osl_pcmcia_attr(osl_t *osh, uint offset, char *buf, int size, bool write)
-+{
-+}
++      osh = sb_osh(sbh);
 +
 +
-+void
-+osl_pcmcia_read_attr(osl_t *osh, uint offset, void *buf, int size)
-+{
-+      osl_pcmcia_attr(osh, offset, (char *) buf, size, FALSE);
-+}
++      coreidx = sb_coreidx(sbh);
++      regs = (sbpciregs_t *) sb_setcore(sbh, SB_PCI, 0);
 +
 +
-+void
-+osl_pcmcia_write_attr(osl_t *osh, uint offset, void *buf, int size)
-+{
-+      osl_pcmcia_attr(osh, offset, (char *) buf, size, TRUE);
-+}
++      /* Type 0 transaction */
++      if (bus == 1) {
++              /* Skip unwired slots */
++              if (dev < PCI_SLOT_MAX) {
++                      uint32 win;
++
++                      /* Slide the PCI window to the appropriate slot */
++                      win = (SBTOPCI_CFG0 | ((1 << (dev + PCI_SLOTAD_MAP)) & SBTOPCI1_MASK));
++                      W_REG(osh, &regs->sbtopci1, win);
++                      addr = SB_PCI_CFG |
++                              ((1 << (dev + PCI_SLOTAD_MAP)) & ~SBTOPCI1_MASK) |
++                              (func << PCICFG_FUN_SHIFT) |
++                              (off & ~3);
++              }
++      } else {
++              /* Type 1 transaction */
++              W_REG(osh, &regs->sbtopci1, SBTOPCI_CFG1);
++              addr = SB_PCI_CFG |
++                      (bus << PCICFG_BUS_SHIFT) |
++                      (dev << PCICFG_SLOT_SHIFT) |
++                      (func << PCICFG_FUN_SHIFT) |
++                      (off & ~3);
++      }
 +
 +
++      sb_setcoreidx(sbh, coreidx);
 +
 +
-+#ifdef BCMDBG_MEM
++      return addr;
++}
 +
 +
-+void*
-+osl_debug_malloc(osl_t *osh, uint size, int line, char* file)
++/*
++ * Read host bridge PCI config registers from Silicon Backplane (>=rev8).
++ *
++ * It returns TRUE to indicate that access to the host bridge's pci config
++ * from SB is ok, and values in 'addr' and 'val' are valid.
++ *
++ * It can only read registers at multiple of 4-bytes. Callers must pick up
++ * needed bytes from 'val' based on 'off' value. Value in 'addr' reflects
++ * the register address where value in 'val' is read.
++ */
++static bool
++sb_pcihb_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off,
++                  uint32 **addr, uint32 *val)
 +{
 +{
-+      bcm_mem_link_t *p;
-+      char* basename;
++      sbpciregs_t *regs;
++      osl_t *osh;
++      uint coreidx;
++      bool ret = FALSE;
 +
 +
-+      ASSERT(size);
-+      
-+      if ((p = (bcm_mem_link_t*)osl_malloc(osh, sizeof(bcm_mem_link_t) + size)) == NULL)
-+              return (NULL);
-+      
-+      p->size = size;
-+      p->line = line;
-+      
-+      basename = strrchr(file, '/');
-+      /* skip the '/' */
-+      if (basename)
-+              basename++;
++      /* sanity check */
++      ASSERT(bus == 1);
++      ASSERT(dev == pci_hbslot);
++      ASSERT(func == 0);
 +
 +
-+      if (!basename)
-+              basename = file;
-+      
-+      strncpy(p->file, basename, BCM_MEM_FILENAME_LEN);
-+      p->file[BCM_MEM_FILENAME_LEN - 1] = '\0';
++      osh = sb_osh(sbh);
 +
 +
-+      /* link this block */
-+      p->prev = NULL;
-+      p->next = osh->dbgmem_list;
-+      if (p->next)
-+              p->next->prev = p;
-+      osh->dbgmem_list = p;
++      /* read pci config when core rev >= 8 */
++      coreidx = sb_coreidx(sbh);
++      regs = (sbpciregs_t *)sb_setcore(sbh, SB_PCI, 0);
++      if (regs && sb_corerev(sbh) >= PCI_HBSBCFG_REV) {
++              *addr = (uint32 *)&regs->pcicfg[func][off >> 2];
++              *val = R_REG(osh, *addr);
++              ret = TRUE;
++      }
++      sb_setcoreidx(sbh, coreidx);
 +
 +
-+      return p + 1;
++      return ret;
 +}
 +
 +}
 +
-+void
-+osl_debug_mfree(osl_t *osh, void *addr, uint size, int line, char* file)
++int
++extpci_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
 +{
 +{
-+      bcm_mem_link_t *p = (bcm_mem_link_t *)((int8*)addr - sizeof(bcm_mem_link_t));
-+      
-+      ASSERT((osh && (osh->magic == OS_HANDLE_MAGIC)));
++      uint32 addr = 0, *reg = NULL, val;
++      int ret = 0;
 +
 +
-+      if (p->size == 0) {
-+              printk("osl_debug_mfree: double free on addr 0x%x size %d at line %d file %s\n", 
-+                      (uint)addr, size, line, file);
-+              ASSERT(p->size);
-+              return;
-+      }
++      /*
++       * Set value to -1 when:
++       *      flag 'pci_disabled' is true;
++       *      value of 'addr' is zero;
++       *      REG_MAP() fails;
++       *      BUSPROBE() fails;
++       */
++      if (pci_disabled)
++              val = 0xffffffff;
++      else if (bus == 1 && dev == pci_hbslot && func == 0 &&
++               sb_pcihb_read_config(sbh, bus, dev, func, off, &reg, &val))
++              ;
++      else if (((addr = config_cmd(sbh, bus, dev, func, off)) == 0) ||
++               ((reg = (uint32 *)REG_MAP(addr, len)) == 0) ||
++               (BUSPROBE(val, reg) != 0))
++              val = 0xffffffff;
 +
 +
-+      if (p->size != size) {
-+              printk("osl_debug_mfree: dealloc size %d does not match alloc size %d on addr 0x%x at line %d file %s\n",
-+                     size, p->size, (uint)addr, line, file);
-+              ASSERT(p->size == size);
-+              return;
-+      }
++      PCI_MSG(("%s: 0x%x <= 0x%p(0x%x), len %d, off 0x%x, buf 0x%p\n",
++             __FUNCTION__, val, reg, addr, len, off, buf));
++
++      val >>= 8 * (off & 3);
++      if (len == 4)
++              *((uint32 *) buf) = val;
++      else if (len == 2)
++              *((uint16 *) buf) = (uint16) val;
++      else if (len == 1)
++              *((uint8 *) buf) = (uint8) val;
++      else
++              ret = -1;
 +
 +
-+      /* unlink this block */
-+      if (p->prev)
-+              p->prev->next = p->next;
-+      if (p->next)
-+              p->next->prev = p->prev;
-+      if (osh->dbgmem_list == p)
-+              osh->dbgmem_list = p->next;
-+      p->next = p->prev = NULL;
++      if (reg && addr)
++              REG_UNMAP(reg);
 +
 +
-+      osl_mfree(osh, p, size + sizeof(bcm_mem_link_t));
++      return ret;
 +}
 +
 +}
 +
-+char*
-+osl_debug_memdump(osl_t *osh, char *buf, uint sz)
++int
++extpci_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
 +{
 +{
-+      bcm_mem_link_t *p;
-+      char *obuf;
-+      
-+      ASSERT((osh && (osh->magic == OS_HANDLE_MAGIC)));
-+      obuf = buf;
-+
-+      buf += sprintf(buf, "   Address\tSize\tFile:line\n");
-+      for (p = osh->dbgmem_list; p && ((buf - obuf) < (sz - 128)); p = p->next)
-+              buf += sprintf(buf, "0x%08x\t%5d\t%s:%d\n",
-+                      (int)p + sizeof(bcm_mem_link_t), p->size, p->file, p->line);
-+
-+      return (obuf);
-+}
++      osl_t *osh;
++      uint32 addr = 0, *reg = NULL, val;
++      int ret = 0;
 +
 +
-+#endif        /* BCMDBG_MEM */
++      osh = sb_osh(sbh);
 +
 +
-+void*
-+osl_malloc(osl_t *osh, uint size)
-+{
-+      void *addr;
-+      
-+      /* only ASSERT if osh is defined */
-+      if (osh)
-+              ASSERT(osh->magic == OS_HANDLE_MAGIC);
++      /*
++       * Ignore write attempt when:
++       *      flag 'pci_disabled' is true;
++       *      value of 'addr' is zero;
++       *      REG_MAP() fails;
++       *      BUSPROBE() fails;
++       */
++      if (pci_disabled)
++              return 0;
++      else if (bus == 1 && dev == pci_hbslot && func == 0 &&
++               sb_pcihb_read_config(sbh, bus, dev, func, off, &reg, &val))
++              ;
++      else if (((addr = config_cmd(sbh, bus, dev, func, off)) == 0) ||
++               ((reg = (uint32 *) REG_MAP(addr, len)) == 0) ||
++               (BUSPROBE(val, reg) != 0))
++              goto done;
 +
 +
-+      if ((addr = kmalloc(size, GFP_ATOMIC)) == NULL) {
-+              if(osh)
-+                      osh->failed++;
-+              return (NULL);
++      if (len == 4)
++              val = *((uint32 *) buf);
++      else if (len == 2) {
++              val &= ~(0xffff << (8 * (off & 3)));
++              val |= *((uint16 *) buf) << (8 * (off & 3));
++      } else if (len == 1) {
++              val &= ~(0xff << (8 * (off & 3)));
++              val |= *((uint8 *) buf) << (8 * (off & 3));
++      } else {
++              ret = -1;
++              goto done;
 +      }
 +      }
-+      if (osh)
-+              osh->malloced += size;
-+      
-+      return (addr);
-+}
 +
 +
-+void
-+osl_mfree(osl_t *osh, void *addr, uint size)
-+{
-+      if (osh) {
-+              ASSERT(osh->magic == OS_HANDLE_MAGIC);
-+              osh->malloced -= size;
-+      }
-+      kfree(addr);
-+}
++      PCI_MSG(("%s: 0x%x => 0x%p\n", __FUNCTION__, val, reg));
 +
 +
-+uint
-+osl_malloced(osl_t *osh)
-+{
-+      ASSERT((osh && (osh->magic == OS_HANDLE_MAGIC)));
-+      return (osh->malloced);
-+}
++      W_REG(osh, reg, val);
 +
 +
-+uint osl_malloc_failed(osl_t *osh)
-+{
-+      ASSERT((osh && (osh->magic == OS_HANDLE_MAGIC)));
-+      return (osh->failed);
++done:
++      if (reg && addr)
++              REG_UNMAP(reg);
++
++      return ret;
 +}
 +
 +}
 +
-+void*
-+osl_dma_alloc_consistent(osl_t *osh, uint size, ulong *pap)
++/*
++ * Must access emulated PCI configuration at these locations even when
++ * the real PCI config space exists and is accessible.
++ *
++ * PCI_CFG_VID (0x00)
++ * PCI_CFG_DID (0x02)
++ * PCI_CFG_PROGIF (0x09)
++ * PCI_CFG_SUBCL  (0x0a)
++ * PCI_CFG_BASECL (0x0b)
++ * PCI_CFG_HDR (0x0e)
++ * PCI_CFG_INT (0x3c)
++ * PCI_CFG_PIN (0x3d)
++ */
++#define FORCE_EMUCFG(off, len) \
++      ((off == PCI_CFG_VID) || (off == PCI_CFG_DID) || \
++       (off == PCI_CFG_PROGIF) || \
++       (off == PCI_CFG_SUBCL) || (off == PCI_CFG_BASECL) || \
++       (off == PCI_CFG_HDR) || \
++       (off == PCI_CFG_INT) || (off == PCI_CFG_PIN))
++
++/* Sync the emulation registers and the real PCI config registers. */
++static void
++sb_pcid_read_config(sb_t *sbh, uint coreidx, sb_pci_cfg_t *cfg,
++                    uint off, uint len)
 +{
 +{
-+      ASSERT((osh && (osh->magic == OS_HANDLE_MAGIC)));
++      osl_t *osh;
++      uint oldidx;
 +
 +
-+      return (pci_alloc_consistent(osh->pdev, size, (dma_addr_t*)pap));
-+}
++      ASSERT(cfg);
++      ASSERT(cfg->emu);
++      ASSERT(cfg->pci);
 +
 +
-+void
-+osl_dma_free_consistent(osl_t *osh, void *va, uint size, ulong pa)
-+{
-+      ASSERT((osh && (osh->magic == OS_HANDLE_MAGIC)));
++      /* decide if real PCI config register access is necessary */
++      if (FORCE_EMUCFG(off, len))
++              return;
 +
 +
-+      pci_free_consistent(osh->pdev, size, va, (dma_addr_t)pa);
-+}
++      osh = sb_osh(sbh);
 +
 +
-+uint
-+osl_dma_map(osl_t *osh, void *va, uint size, int direction)
-+{
-+      int dir;
-+      
-+      ASSERT((osh && (osh->magic == OS_HANDLE_MAGIC)));
-+      dir = (direction == DMA_TX)? PCI_DMA_TODEVICE: PCI_DMA_FROMDEVICE;
-+      return (pci_map_single(osh->pdev, va, size, dir));
++      /* access to the real pci config space only when the core is up */
++      oldidx = sb_coreidx(sbh);
++      sb_setcoreidx(sbh, coreidx);
++      if (sb_iscoreup(sbh)) {
++              if (len == 4)
++                      *(uint32 *)((ulong)cfg->emu + off) =
++                              htol32(R_REG(osh, (uint32 *)((ulong)cfg->pci + off)));
++              else if (len == 2)
++                      *(uint16 *)((ulong)cfg->emu + off) =
++                              htol16(R_REG(osh, (uint16 *)((ulong)cfg->pci + off)));
++              else if (len == 1)
++                      *(uint8 *)((ulong)cfg->emu + off) =
++                              R_REG(osh, (uint8 *)((ulong)cfg->pci + off));
++      }
++      sb_setcoreidx(sbh, oldidx);
 +}
 +
 +}
 +
-+void
-+osl_dma_unmap(osl_t *osh, uint pa, uint size, int direction)
++static void
++sb_pcid_write_config(sb_t *sbh, uint coreidx, sb_pci_cfg_t *cfg,
++                     uint off, uint len)
 +{
 +{
-+      int dir;
-+      
-+      ASSERT((osh && (osh->magic == OS_HANDLE_MAGIC)));
-+      dir = (direction == DMA_TX)? PCI_DMA_TODEVICE: PCI_DMA_FROMDEVICE;
-+      pci_unmap_single(osh->pdev, (uint32)pa, size, dir);
-+}
++      osl_t *osh;
++      uint oldidx;
 +
 +
-+#if defined(BINOSL)
-+void
-+osl_assert(char *exp, char *file, int line)
-+{
-+      char tempbuf[255];
++      ASSERT(cfg);
++      ASSERT(cfg->emu);
++      ASSERT(cfg->pci);
 +
 +
-+      sprintf(tempbuf, "assertion \"%s\" failed: file \"%s\", line %d\n", exp, file, line);
-+      panic(tempbuf);
-+}
-+#endif        /* BCMDBG || BINOSL */
++      osh = sb_osh(sbh);
 +
 +
-+void
-+osl_delay(uint usec)
-+{
-+      uint d;
++      /* decide if real PCI config register access is necessary */
++      if (FORCE_EMUCFG(off, len))
++              return;
 +
 +
-+      while (usec > 0) {
-+              d = MIN(usec, 1000);
-+              udelay(d);
-+              usec -= d;
++      /* access to the real pci config space only when the core is up */
++      oldidx = sb_coreidx(sbh);
++      sb_setcoreidx(sbh, coreidx);
++      if (sb_iscoreup(sbh)) {
++              if (len == 4)
++                      W_REG(osh, (uint32 *)((ulong)cfg->pci + off),
++                            ltoh32(*(uint32 *)((ulong)cfg->emu + off)));
++              else if (len == 2)
++                      W_REG(osh, (uint16 *)((ulong)cfg->pci + off),
++                            ltoh16(*(uint16 *)((ulong)cfg->emu + off)));
++              else if (len == 1)
++                      W_REG(osh, (uint8 *)((ulong)cfg->pci + off),
++                            *(uint8 *)((ulong)cfg->emu + off));
 +      }
 +      }
++      sb_setcoreidx(sbh, oldidx);
 +}
 +
 +/*
 +}
 +
 +/*
-+ * BINOSL selects the slightly slower function-call-based binary compatible osl.
++ * Functions for accessing translated SB configuration space
 + */
 + */
-+#ifdef BINOSL
-+
-+int
-+osl_printf(const char *format, ...)
++static int
++sb_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
 +{
 +{
-+      va_list args;
-+      char buf[1024];
-+      int len;
++      pci_config_regs *cfg;
 +
 +
-+      /* sprintf into a local buffer because there *is* no "vprintk()".. */
-+      va_start(args, format);
-+      len = vsprintf(buf, format, args);
-+      va_end(args);
++      if (dev >= SB_MAXCORES || func >= MAXFUNCS || (off + len) > sizeof(pci_config_regs))
++              return -1;
++      cfg = sb_pci_cfg[dev][func].emu;
 +
 +
-+      if (len > sizeof (buf)) {
-+              printk("osl_printf: buffer overrun\n");
-+              return (0);
-+      }
++      ASSERT(ISALIGNED(off, len));
++      ASSERT(ISALIGNED((uintptr)buf, len));
 +
 +
-+      return (printk(buf));
-+}
++      /* use special config space if the device does not exist */
++      if (!cfg)
++              cfg = &sb_pci_null;
++      /* sync emulation with real PCI config if necessary */
++      else if (sb_pci_cfg[dev][func].pci)
++              sb_pcid_read_config(sbh, dev, &sb_pci_cfg[dev][func], off, len);
 +
 +
-+int
-+osl_sprintf(char *buf, const char *format, ...)
-+{
-+      va_list args;
-+      int rc;
++      if (len == 4)
++              *((uint32 *) buf) = ltoh32(*((uint32 *)((ulong) cfg + off)));
++      else if (len == 2)
++              *((uint16 *) buf) = ltoh16(*((uint16 *)((ulong) cfg + off)));
++      else if (len == 1)
++              *((uint8 *) buf) = *((uint8 *)((ulong) cfg + off));
++      else
++              return -1;
 +
 +
-+      va_start(args, format);
-+      rc = vsprintf(buf, format, args);
-+      va_end(args);
-+      return (rc);
++      return 0;
 +}
 +
 +}
 +
-+int
-+osl_strcmp(const char *s1, const char *s2)
++static int
++sb_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
 +{
 +{
-+      return (strcmp(s1, s2));
-+}
++      uint coreidx;
++      void *regs;
++      pci_config_regs *cfg;
++      osl_t *osh;
++      sb_bar_cfg_t *bar;
 +
 +
-+int
-+osl_strncmp(const char *s1, const char *s2, uint n)
-+{
-+      return (strncmp(s1, s2, n));
-+}
++      if (dev >= SB_MAXCORES || func >= MAXFUNCS || (off + len) > sizeof(pci_config_regs))
++              return -1;
++      cfg = sb_pci_cfg[dev][func].emu;
++      if (!cfg)
++              return -1;
 +
 +
-+int
-+osl_strlen(const char *s)
-+{
-+      return (strlen(s));
-+}
++      ASSERT(ISALIGNED(off, len));
++      ASSERT(ISALIGNED((uintptr)buf, len));
 +
 +
-+char*
-+osl_strcpy(char *d, const char *s)
-+{
-+      return (strcpy(d, s));
-+}
++      osh = sb_osh(sbh);
 +
 +
-+char*
-+osl_strncpy(char *d, const char *s, uint n)
-+{
-+      return (strncpy(d, s, n));
++      /* Emulate BAR sizing */
++      if (off >= OFFSETOF(pci_config_regs, base[0]) &&
++          off <= OFFSETOF(pci_config_regs, base[3]) &&
++          len == 4 && *((uint32 *) buf) == ~0) {
++              coreidx = sb_coreidx(sbh);
++              if ((regs = sb_setcoreidx(sbh, dev))) {
++                      bar = sb_pci_cfg[dev][func].bar;
++                      /* Highest numbered address match register */
++                      if (off == OFFSETOF(pci_config_regs, base[0]))
++                              cfg->base[0] = ~(bar->size0 - 1);
++                      else if (off == OFFSETOF(pci_config_regs, base[1]) && bar->n >= 1)
++                              cfg->base[1] = ~(bar->size1 - 1);
++                      else if (off == OFFSETOF(pci_config_regs, base[2]) && bar->n >= 2)
++                              cfg->base[2] = ~(bar->size2 - 1);
++                      else if (off == OFFSETOF(pci_config_regs, base[3]) && bar->n >= 3)
++                              cfg->base[3] = ~(bar->size3 - 1);
++              }
++              sb_setcoreidx(sbh, coreidx);
++      }
++      else if (len == 4)
++              *((uint32 *)((ulong) cfg + off)) = htol32(*((uint32 *) buf));
++      else if (len == 2)
++              *((uint16 *)((ulong) cfg + off)) = htol16(*((uint16 *) buf));
++      else if (len == 1)
++              *((uint8 *)((ulong) cfg + off)) = *((uint8 *) buf);
++      else
++              return -1;
++
++      /* sync emulation with real PCI config if necessary */
++      if (sb_pci_cfg[dev][func].pci)
++              sb_pcid_write_config(sbh, dev, &sb_pci_cfg[dev][func], off, len);
++
++      return 0;
 +}
 +
 +}
 +
-+void
-+bcopy(const void *src, void *dst, int len)
++int
++sbpci_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
 +{
 +{
-+      memcpy(dst, src, len);
++      if (bus == 0)
++              return sb_read_config(sbh, bus, dev, func, off, buf, len);
++      else
++              return extpci_read_config(sbh, bus, dev, func, off, buf, len);
 +}
 +
 +int
 +}
 +
 +int
-+bcmp(const void *b1, const void *b2, int len)
++sbpci_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
 +{
 +{
-+      return (memcmp(b1, b2, len));
++      if (bus == 0)
++              return sb_write_config(sbh, bus, dev, func, off, buf, len);
++      else
++              return extpci_write_config(sbh, bus, dev, func, off, buf, len);
 +}
 +
 +void
 +}
 +
 +void
-+bzero(void *b, int len)
++sbpci_ban(uint16 core)
 +{
 +{
-+      memset(b, '\0', len);
++      if (pci_banned < ARRAYSIZE(pci_ban))
++              pci_ban[pci_banned++] = core;
 +}
 +
 +}
 +
-+uint32
-+osl_readl(volatile uint32 *r)
++/*
++ * Initiliaze PCI core. Return 0 after a successful initialization.
++ * Otherwise return -1 to indicate there is no PCI core and return 1
++ * to indicate PCI core is disabled.
++ */
++int __init
++sbpci_init_pci(sb_t *sbh)
 +{
 +{
-+      return (readl(r));
-+}
++      uint chip, chiprev, chippkg, host;
++      uint32 boardflags;
++      sbpciregs_t *pci;
++      sbconfig_t *sb;
++      uint32 val;
++      int ret = 0;
++      char *hbslot;
++      osl_t *osh;
 +
 +
-+uint16
-+osl_readw(volatile uint16 *r)
-+{
-+      return (readw(r));
-+}
++      chip = sb_chip(sbh);
++      chiprev = sb_chiprev(sbh);
++      chippkg = sb_chippkg(sbh);
 +
 +
-+uint8
-+osl_readb(volatile uint8 *r)
-+{
-+      return (readb(r));
-+}
++      osh = sb_osh(sbh);
 +
 +
-+void
-+osl_writel(uint32 v, volatile uint32 *r)
-+{
-+      writel(v, r);
-+}
++      if (!(pci = (sbpciregs_t *) sb_setcore(sbh, SB_PCI, 0))) {
++              printk("PCI: no core\n");
++              pci_disabled = TRUE;
++              return -1;
++      }
 +
 +
-+void
-+osl_writew(uint16 v, volatile uint16 *r)
-+{
-+      writew(v, r);
-+}
++      if ((chip == 0x4310) && (chiprev == 0))
++              pci_disabled = TRUE;
++      
++      sb = (sbconfig_t *)((ulong) pci + SBCONFIGOFF);
 +
 +
-+void
-+osl_writeb(uint8 v, volatile uint8 *r)
-+{
-+      writeb(v, r);
-+}
++      boardflags = (uint32) getintvar(NULL, "boardflags");
 +
 +
-+void *
-+osl_uncached(void *va)
-+{
-+#ifdef mips
-+      return ((void*)KSEG1ADDR(va));
-+#else
-+      return ((void*)va);
-+#endif
-+}
++      /*
++       * The 200-pin BCM4712 package does not bond out PCI. Even when
++       * PCI is bonded out, some boards may leave the pins
++       * floating.
++       */
++      if (((chip == BCM4712_CHIP_ID) &&
++           ((chippkg == BCM4712SMALL_PKG_ID) ||
++            (chippkg == BCM4712MID_PKG_ID))) ||
++          (boardflags & BFL_NOPCI))
++              pci_disabled = TRUE;
 +
 +
-+uint
-+osl_getcycles(void)
-+{
-+      uint cycles;
++      /* Enable the core */
++      sb_core_reset(sbh, 0, 0);
 +
 +
-+#if defined(mips)
-+      cycles = read_c0_count() * 2;
-+#elif defined(__i386__)
-+      rdtscl(cycles);
-+#else
-+      cycles = 0;
-+#endif
-+      return cycles;
-+}
++      /*
++       * If the PCI core should not be touched (disabled, not bonded
++       * out, or pins floating), do not even attempt to access core
++       * registers. Otherwise, try to determine if it is in host
++       * mode.
++       */
++      if (pci_disabled)
++              host = 0;
++      else
++              host = !BUSPROBE(val, &pci->control);
 +
 +
-+void *
-+osl_reg_map(uint32 pa, uint size)
-+{
-+      return (ioremap_nocache((unsigned long)pa, (unsigned long)size));
-+}
++      if (!host) {
++              ret = 1;
 +
 +
-+void
-+osl_reg_unmap(void *va)
-+{
-+      iounmap(va);
-+}
++              /* Disable PCI interrupts in client mode */
++              W_REG(osh, &sb->sbintvec, 0);
 +
 +
-+int
-+osl_busprobe(uint32 *val, uint32 addr)
-+{
-+#ifdef mips
-+      return get_dbe(*val, (uint32*)addr);
-+#else
-+      *val = readl(addr);
-+      return 0;
-+#endif
-+}
++              /* Disable the PCI bridge in client mode */
++              sbpci_ban(SB_PCI);
++              sb_core_disable(sbh, 0);
 +
 +
-+uchar*
-+osl_pktdata(osl_t *osh, void *skb)
-+{
-+      return (((struct sk_buff*)skb)->data);
-+}
++              printk("PCI: Disabled\n");
++      } else {
++              printk("PCI: Initializing host\n");
 +
 +
-+uint
-+osl_pktlen(osl_t *osh, void *skb)
-+{
-+      return (((struct sk_buff*)skb)->len);
-+}
++              /* Disable PCI SBReqeustTimeout for BCM4785 */
++              if (chip == BCM4785_CHIP_ID) {
++                      AND_REG(osh, &sb->sbimconfiglow, ~0x00000070);
++                      sb_commit(sbh);
++              }
 +
 +
-+uint
-+osl_pktheadroom(osl_t *osh, void *skb)
-+{
-+      return (uint) skb_headroom((struct sk_buff *) skb);
-+}
++              /* Reset the external PCI bus and enable the clock */
++              W_REG(osh, &pci->control, 0x5);         /* enable the tristate drivers */
++              W_REG(osh, &pci->control, 0xd);         /* enable the PCI clock */
++              OSL_DELAY(150);                         /* delay > 100 us */
++              W_REG(osh, &pci->control, 0xf);         /* deassert PCI reset */
++              /* Use internal arbiter and park REQ/GRNT at external master 0 */
++              W_REG(osh, &pci->arbcontrol, PCI_INT_ARB);
++              OSL_DELAY(1);                           /* delay 1 us */
++              if (sb_corerev(sbh) >= 8) {
++                      val = getintvar(NULL, "parkid");
++                      ASSERT(val <= PCI_PARKID_LAST);
++                      OR_REG(osh, &pci->arbcontrol, val << PCI_PARKID_SHIFT);
++                      OSL_DELAY(1);
++              }
 +
 +
-+uint
-+osl_pkttailroom(osl_t *osh, void *skb)
-+{
-+      return (uint) skb_tailroom((struct sk_buff *) skb);
-+}
++              /* Enable CardBusMode */
++              cardbus = getintvar(NULL, "cardbus") == 1;
++              if (cardbus) {
++                      printk("PCI: Enabling CardBus\n");
++                      /* GPIO 1 resets the CardBus device on bcm94710ap */
++                      sb_gpioout(sbh, 1, 1, GPIO_DRV_PRIORITY);
++                      sb_gpioouten(sbh, 1, 1, GPIO_DRV_PRIORITY);
++                      W_REG(osh, &pci->sprom[0], R_REG(osh, &pci->sprom[0]) | 0x400);
++              }
 +
 +
-+void*
-+osl_pktnext(osl_t *osh, void *skb)
-+{
-+      return (((struct sk_buff*)skb)->next);
-+}
++              /* 64 MB I/O access window */
++              W_REG(osh, &pci->sbtopci0, SBTOPCI_IO);
++              /* 64 MB configuration access window */
++              W_REG(osh, &pci->sbtopci1, SBTOPCI_CFG0);
++              /* 1 GB memory access window */
++              W_REG(osh, &pci->sbtopci2, SBTOPCI_MEM | SB_PCI_DMA);
 +
 +
-+void
-+osl_pktsetnext(void *skb, void *x)
-+{
-+      ((struct sk_buff*)skb)->next = (struct sk_buff*)x;
-+}
++              /* Host bridge slot # nvram overwrite */
++              if ((hbslot = nvram_get("pcihbslot"))) {
++                      pci_hbslot = bcm_strtoul(hbslot, NULL, 0);
++                      ASSERT(pci_hbslot < PCI_MAX_DEVICES);
++              }
 +
 +
-+void
-+osl_pktsetlen(osl_t *osh, void *skb, uint len)
-+{
-+      __skb_trim((struct sk_buff*)skb, len);
-+}
++              /* Enable PCI bridge BAR0 prefetch and burst */
++              val = 6;
++              sbpci_write_config(sbh, 1, pci_hbslot, 0, PCI_CFG_CMD, &val, sizeof(val));
 +
 +
-+uchar*
-+osl_pktpush(osl_t *osh, void *skb, int bytes)
-+{
-+      return (skb_push((struct sk_buff*)skb, bytes));
-+}
++              /* Enable PCI interrupts */
++              W_REG(osh, &pci->intmask, PCI_INTA);
++      }
 +
 +
-+uchar*
-+osl_pktpull(osl_t *osh, void *skb, int bytes)
-+{
-+      return (skb_pull((struct sk_buff*)skb, bytes));
++      return ret;
 +}
 +
 +}
 +
-+void*
-+osl_pktdup(osl_t *osh, void *skb)
++/*
++ * Get the PCI region address and size information.
++ */
++static void __init
++sbpci_init_regions(sb_t *sbh, uint func, pci_config_regs *cfg, sb_bar_cfg_t *bar)
 +{
 +{
-+      return (skb_clone((struct sk_buff*)skb, GFP_ATOMIC));
-+}
++      osl_t *osh;
++      uint16 coreid;
++      void *regs;
++      sbconfig_t *sb;
++      uint32 base;
 +
 +
-+void*
-+osl_pktcookie(void *skb)
-+{
-+      return ((void*)((struct sk_buff*)skb)->csum);
-+}
++      osh     = sb_osh(sbh);
++      coreid  = sb_coreid(sbh);
++      regs    = sb_coreregs(sbh);
++      sb      = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
 +
 +
-+void
-+osl_pktsetcookie(void *skb, void *x)
-+{
-+      ((struct sk_buff*)skb)->csum = (uint)x;
-+}
++      switch (coreid) {
++      case SB_USB20H:
++              base = htol32(sb_base(R_REG(osh, &sb->sbadmatch0)));
 +
 +
-+void*
-+osl_pktlink(void *skb)
-+{
-+      return (((struct sk_buff*)skb)->prev);
++              cfg->base[0] = func == 0 ? base : base + 0x800;  /* OHCI/EHCI */
++              cfg->base[1] = 0;
++              cfg->base[2] = 0;
++              cfg->base[3] = 0;
++              cfg->base[4] = 0;
++              cfg->base[5] = 0;
++              bar->n       = 1;
++              bar->size0   = func == 0 ? 0x200 : 0x100;  /* OHCI/EHCI */
++              bar->size1   = 0;
++              bar->size2   = 0;
++              bar->size3   = 0;
++              break;
++      default:
++              cfg->base[0] = htol32(sb_base(R_REG(osh, &sb->sbadmatch0)));
++              cfg->base[1] = htol32(sb_base(R_REG(osh, &sb->sbadmatch1)));
++              cfg->base[2] = htol32(sb_base(R_REG(osh, &sb->sbadmatch2)));
++              cfg->base[3] = htol32(sb_base(R_REG(osh, &sb->sbadmatch3)));
++              cfg->base[4] = 0;
++              cfg->base[5] = 0;
++              bar->n       = (R_REG(osh, &sb->sbidlow) & SBIDL_AR_MASK) >> SBIDL_AR_SHIFT;
++              bar->size0   = sb_size(R_REG(osh, &sb->sbadmatch0));
++              bar->size1   = sb_size(R_REG(osh, &sb->sbadmatch1));
++              bar->size2   = sb_size(R_REG(osh, &sb->sbadmatch2));
++              bar->size3   = sb_size(R_REG(osh, &sb->sbadmatch3));
++              break;
++      }
 +}
 +
 +}
 +
-+void
-+osl_pktsetlink(void *skb, void *x)
++/*
++ * Construct PCI config spaces for SB cores so that they
++ * can be accessed as if they were PCI devices.
++ */
++static void __init
++sbpci_init_cores(sb_t *sbh)
 +{
 +{
-+      ((struct sk_buff*)skb)->prev = (struct sk_buff*)x;
-+}
++      uint chiprev, coreidx, i;
++      sbconfig_t *sb;
++      pci_config_regs *cfg, *pci;
++      sb_bar_cfg_t *bar;
++      void *regs;
++      osl_t *osh;
++      uint16 vendor, device;
++      uint16 coreid;
++      uint8 class, subclass, progif;
++      uint dev;
++      uint8 header;
++      uint func;
 +
 +
-+uint
-+osl_pktprio(void *skb)
-+{
-+      return (((struct sk_buff*)skb)->priority);
-+}
++      chiprev = sb_chiprev(sbh);
++      coreidx = sb_coreidx(sbh);
 +
 +
-+void
-+osl_pktsetprio(void *skb, uint x)
-+{
-+      ((struct sk_buff*)skb)->priority = x;
-+}
++      osh = sb_osh(sbh);
 +
 +
++      /* Scan the SB bus */
++      bzero(sb_config_regs, sizeof(sb_config_regs));
++      bzero(sb_bar_cfg, sizeof(sb_bar_cfg));
++      bzero(sb_pci_cfg, sizeof(sb_pci_cfg));
++      memset(&sb_pci_null, -1, sizeof(sb_pci_null));
++      cfg = sb_config_regs;
++      bar = sb_bar_cfg;
++      for (dev = 0; dev < SB_MAXCORES; dev ++) {
++              /* Check if the core exists */
++              if (!(regs = sb_setcoreidx(sbh, dev)))
++                      continue;
++              sb = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
 +
 +
-+#endif        /* BINOSL */
-diff -Nur linux-2.4.32/drivers/net/hnd/Makefile linux-2.4.32-brcm/drivers/net/hnd/Makefile
---- linux-2.4.32/drivers/net/hnd/Makefile      1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/net/hnd/Makefile 2005-12-16 23:39:11.284858000 +0100
-@@ -0,0 +1,19 @@
-+#
-+# Makefile for the BCM47xx specific kernel interface routines
-+# under Linux.
-+#
++              /* Check if this core is banned */
++              coreid = sb_coreid(sbh);
++              for (i = 0; i < pci_banned; i++)
++                      if (coreid == pci_ban[i])
++                              break;
++              if (i < pci_banned)
++                      continue;
 +
 +
-+EXTRA_CFLAGS  += -I$(TOPDIR)/arch/mips/bcm947xx/include -DBCMDRIVER
++              for (func = 0; func < MAXFUNCS; ++func) {
++                      /* Make sure we won't go beyond the limit */
++                      if (cfg >= &sb_config_regs[SB_MAXCORES]) {
++                              printk("PCI: too many emulated devices\n");
++                              goto done;
++                      }
 +
 +
-+O_TARGET      := hnd.o
++                      /* Convert core id to pci id */
++                      if (sb_corepciid(sbh, func, &vendor, &device, &class, &subclass,
++                                       &progif, &header))
++                              continue;
 +
 +
-+HND_OBJS      := bcmutils.o hnddma.o linux_osl.o sbutils.o bcmsrom.o
++                      /*
++                       * Differentiate real PCI config from emulated.
++                       * non zero 'pci' indicate there is a real PCI config space
++                       * for this device.
++                       */
++                      switch (device) {
++                      case BCM47XX_GIGETH_ID:
++                              pci = (pci_config_regs *)((uint32)regs + 0x800);
++                              break;
++                      case BCM47XX_SATAXOR_ID:
++                              pci = (pci_config_regs *)((uint32)regs + 0x400);
++                              break;
++                      case BCM47XX_ATA100_ID:
++                              pci = (pci_config_regs *)((uint32)regs + 0x800);
++                              break;
++                      default:
++                              pci = NULL;
++                              break;
++                      }
++                      /* Supported translations */
++                      cfg->vendor = htol16(vendor);
++                      cfg->device = htol16(device);
++                      cfg->rev_id = chiprev;
++                      cfg->prog_if = progif;
++                      cfg->sub_class = subclass;
++                      cfg->base_class = class;
++                      cfg->header_type = header;
++                      sbpci_init_regions(sbh, func, cfg, bar);
++                      /* Save core interrupt flag */
++                      cfg->int_pin = R_REG(osh, &sb->sbtpsflag) & SBTPS_NUM0_MASK;
++                      /* Save core interrupt assignment */
++                      cfg->int_line = sb_irq(sbh);
++                      /* Indicate there is no SROM */
++                      *((uint32 *) &cfg->sprom_control) = 0xffffffff;
++
++                      /* Point to the PCI config spaces */
++                      sb_pci_cfg[dev][func].emu = cfg;
++                      sb_pci_cfg[dev][func].pci = pci;
++                      sb_pci_cfg[dev][func].bar = bar;
++                      cfg ++;
++                      bar ++;
++              }
++      }
 +
 +
-+export-objs   := shared_ksyms.o
-+obj-y         := shared_ksyms.o $(HND_OBJS)
-+obj-m           := $(O_TARGET)
++done:
++      sb_setcoreidx(sbh, coreidx);
++}
 +
 +
-+include $(TOPDIR)/Rules.make
++/*
++ * Initialize PCI core and construct PCI config spaces for SB cores.
++ * Must propagate sbpci_init_pci() return value to the caller to let
++ * them know the PCI core initialization status.
++ */
++int __init
++sbpci_init(sb_t *sbh)
++{
++      int status = sbpci_init_pci(sbh);
++      sbpci_init_cores(sbh);
++      return status;
++}
 +
 +
-+shared_ksyms.c: shared_ksyms.sh $(HND_OBJS)
-+      sh -e $< $(HND_OBJS) > $@
-diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/hnd/sbutils.c
---- linux-2.4.32/drivers/net/hnd/sbutils.c     1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/net/hnd/sbutils.c        2005-12-16 23:39:11.316860000 +0100
-@@ -0,0 +1,2837 @@
+diff -urN linux.old/arch/mips/bcm947xx/sbutils.c linux.dev/arch/mips/bcm947xx/sbutils.c
+--- linux.old/arch/mips/bcm947xx/sbutils.c     1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/sbutils.c     2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,3103 @@
 +/*
 + * Misc utility routines for accessing chip-specific features
 + * of the SiliconBackplane-based Broadcom chips.
 + *
 +/*
 + * Misc utility routines for accessing chip-specific features
 + * of the SiliconBackplane-based Broadcom chips.
 + *
-+ * Copyright 2005, Broadcom Corporation
++ * Copyright 2006, Broadcom Corporation
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
 + * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
 + * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ * $Id$
++ * $Id: sbutils.c,v 1.10 2006/04/08 07:12:42 honor Exp $
 + */
 +
 +#include <typedefs.h>
 + */
 +
 +#include <typedefs.h>
++#include <bcmdefs.h>
 +#include <osl.h>
 +#include <osl.h>
-+#include <sbutils.h>
 +#include <bcmutils.h>
 +#include <bcmutils.h>
++#include <sbutils.h>
 +#include <bcmdevs.h>
 +#include <sbconfig.h>
 +#include <sbchipc.h>
 +#include <bcmdevs.h>
 +#include <sbconfig.h>
 +#include <sbchipc.h>
@@ -14940,12 +12002,15 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +#include <pcicfg.h>
 +#include <sbpcmcia.h>
 +#include <sbextif.h>
 +#include <pcicfg.h>
 +#include <sbpcmcia.h>
 +#include <sbextif.h>
++#include <sbsocram.h>
 +#include <bcmsrom.h>
 +#include <bcmsrom.h>
++#ifdef __mips__
++#include <mipsinc.h>
++#endif        /* __mips__ */
 +
 +/* debug/trace */
 +#define       SB_ERROR(args)
 +
 +
 +/* debug/trace */
 +#define       SB_ERROR(args)
 +
-+
 +typedef uint32 (*sb_intrsoff_t)(void *intr_arg);
 +typedef void (*sb_intrsrestore_t)(void *intr_arg, uint32 arg);
 +typedef bool (*sb_intrsenabled_t)(void *intr_arg);
 +typedef uint32 (*sb_intrsoff_t)(void *intr_arg);
 +typedef void (*sb_intrsrestore_t)(void *intr_arg, uint32 arg);
 +typedef bool (*sb_intrsenabled_t)(void *intr_arg);
@@ -14953,7 +12018,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +/* misc sb info needed by some of the routines */
 +typedef struct sb_info {
 +
 +/* misc sb info needed by some of the routines */
 +typedef struct sb_info {
 +
-+      struct sb_pub   sb;                     /* back plane public state(must be first field of sb_info */
++      struct sb_pub   sb;             /* back plane public state (must be first field) */
 +
 +      void    *osh;                   /* osl os handle */
 +      void    *sdh;                   /* bcmsdh handle */
 +
 +      void    *osh;                   /* osl os handle */
 +      void    *sdh;                   /* bcmsdh handle */
@@ -14973,56 +12038,60 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      uint    coreid[SB_MAXCORES];    /* id of each core */
 +
 +      void    *intr_arg;              /* interrupt callback function arg */
 +      uint    coreid[SB_MAXCORES];    /* id of each core */
 +
 +      void    *intr_arg;              /* interrupt callback function arg */
-+      sb_intrsoff_t           intrsoff_fn;            /* function turns chip interrupts off */
-+      sb_intrsrestore_t       intrsrestore_fn;        /* function restore chip interrupts */
-+      sb_intrsenabled_t       intrsenabled_fn;        /* function to check if chip interrupts are enabled */
++      sb_intrsoff_t           intrsoff_fn;            /* turns chip interrupts off */
++      sb_intrsrestore_t       intrsrestore_fn;        /* restore chip interrupts */
++      sb_intrsenabled_t       intrsenabled_fn;        /* check if interrupts are enabled */
 +
 +} sb_info_t;
 +
 +/* local prototypes */
 +
 +} sb_info_t;
 +
 +/* local prototypes */
-+static sb_info_t * BCMINIT(sb_doattach)(sb_info_t *si, uint devid, osl_t *osh, void *regs,
-+      uint bustype, void *sdh, char **vars, int *varsz);
-+static void BCMINIT(sb_scan)(sb_info_t *si);
++static sb_info_t * sb_doattach(sb_info_t *si, uint devid, osl_t *osh, void *regs,
++      uint bustype, void *sdh, char **vars, uint *varsz);
++static void sb_scan(sb_info_t *si);
 +static uint sb_corereg(sb_info_t *si, uint coreidx, uint regoff, uint mask, uint val);
 +static uint _sb_coreidx(sb_info_t *si);
 +static uint sb_findcoreidx(sb_info_t *si, uint coreid, uint coreunit);
 +static uint sb_corereg(sb_info_t *si, uint coreidx, uint regoff, uint mask, uint val);
 +static uint _sb_coreidx(sb_info_t *si);
 +static uint sb_findcoreidx(sb_info_t *si, uint coreid, uint coreunit);
-+static uint BCMINIT(sb_pcidev2chip)(uint pcidev);
-+static uint BCMINIT(sb_chip2numcores)(uint chip);
++static uint sb_pcidev2chip(uint pcidev);
++static uint sb_chip2numcores(uint chip);
 +static bool sb_ispcie(sb_info_t *si);
 +static bool sb_find_pci_capability(sb_info_t *si, uint8 req_cap_id, uchar *buf, uint32 *buflen);
 +static int sb_pci_fixcfg(sb_info_t *si);
 +
 +/* routines to access mdio slave device registers */
 +static int sb_pcie_mdiowrite(sb_info_t *si,  uint physmedia, uint readdr, uint val);
 +static bool sb_ispcie(sb_info_t *si);
 +static bool sb_find_pci_capability(sb_info_t *si, uint8 req_cap_id, uchar *buf, uint32 *buflen);
 +static int sb_pci_fixcfg(sb_info_t *si);
 +
 +/* routines to access mdio slave device registers */
 +static int sb_pcie_mdiowrite(sb_info_t *si,  uint physmedia, uint readdr, uint val);
-+static void BCMINIT(sb_war30841)(sb_info_t *si);
++static void sb_war30841(sb_info_t *si);
 +
 +/* delay needed between the mdio control/ mdiodata register data access */
 +#define PR28829_DELAY() OSL_DELAY(10)
 +
 +
 +/* delay needed between the mdio control/ mdiodata register data access */
 +#define PR28829_DELAY() OSL_DELAY(10)
 +
++/* size that can take bitfielddump */
++#define BITFIELD_DUMP_SIZE  32
 +
 +
-+/* global variable to indicate reservation/release of gpio's*/
++/* global variable to indicate reservation/release of gpio's */
 +static uint32 sb_gpioreservation = 0;
 +
 +#define       SB_INFO(sbh)    (sb_info_t*)sbh
 +static uint32 sb_gpioreservation = 0;
 +
 +#define       SB_INFO(sbh)    (sb_info_t*)sbh
-+#define       SET_SBREG(sbh, r, mask, val)    W_SBREG((sbh), (r), ((R_SBREG((sbh), (r)) & ~(mask)) | (val)))
-+#define       GOODCOREADDR(x) (((x) >= SB_ENUM_BASE) && ((x) <= SB_ENUM_LIM) && ISALIGNED((x), SB_CORE_SIZE))
++#define       SET_SBREG(si, r, mask, val)     \
++              W_SBREG((si), (r), ((R_SBREG((si), (r)) & ~(mask)) | (val)))
++#define       GOODCOREADDR(x) (((x) >= SB_ENUM_BASE) && ((x) <= SB_ENUM_LIM) && \
++              ISALIGNED((x), SB_CORE_SIZE))
 +#define       GOODREGS(regs)  ((regs) && ISALIGNED((uintptr)(regs), SB_CORE_SIZE))
 +#define       REGS2SB(va)     (sbconfig_t*) ((int8*)(va) + SBCONFIGOFF)
 +#define       GOODIDX(idx)    (((uint)idx) < SB_MAXCORES)
 +#define       BADIDX          (SB_MAXCORES+1)
 +#define       GOODREGS(regs)  ((regs) && ISALIGNED((uintptr)(regs), SB_CORE_SIZE))
 +#define       REGS2SB(va)     (sbconfig_t*) ((int8*)(va) + SBCONFIGOFF)
 +#define       GOODIDX(idx)    (((uint)idx) < SB_MAXCORES)
 +#define       BADIDX          (SB_MAXCORES+1)
-+#define       NOREV           -1
++#define       NOREV           -1              /* Invalid rev */
 +
 +
-+#define PCI(si)               ((BUSTYPE(si->sb.bustype) == PCI_BUS) && (si->sb.buscoretype == SB_PCI)) 
-+#define PCIE(si)      ((BUSTYPE(si->sb.bustype) == PCI_BUS) && (si->sb.buscoretype == SB_PCIE)) 
++#define PCI(si)               ((BUSTYPE(si->sb.bustype) == PCI_BUS) && (si->sb.buscoretype == SB_PCI))
++#define PCIE(si)      ((BUSTYPE(si->sb.bustype) == PCI_BUS) && (si->sb.buscoretype == SB_PCIE))
 +
 +/* sonicsrev */
 +#define       SONICS_2_2      (SBIDL_RV_2_2 >> SBIDL_RV_SHIFT)
 +#define       SONICS_2_3      (SBIDL_RV_2_3 >> SBIDL_RV_SHIFT)
 +
 +
 +/* sonicsrev */
 +#define       SONICS_2_2      (SBIDL_RV_2_2 >> SBIDL_RV_SHIFT)
 +#define       SONICS_2_3      (SBIDL_RV_2_3 >> SBIDL_RV_SHIFT)
 +
-+#define       R_SBREG(sbh, sbr)       sb_read_sbreg((sbh), (sbr))
-+#define       W_SBREG(sbh, sbr, v)    sb_write_sbreg((sbh), (sbr), (v))
-+#define       AND_SBREG(sbh, sbr, v)  W_SBREG((sbh), (sbr), (R_SBREG((sbh), (sbr)) & (v)))
-+#define       OR_SBREG(sbh, sbr, v)   W_SBREG((sbh), (sbr), (R_SBREG((sbh), (sbr)) | (v)))
++#define       R_SBREG(si, sbr)        sb_read_sbreg((si), (sbr))
++#define       W_SBREG(si, sbr, v)     sb_write_sbreg((si), (sbr), (v))
++#define       AND_SBREG(si, sbr, v)   W_SBREG((si), (sbr), (R_SBREG((si), (sbr)) & (v)))
++#define       OR_SBREG(si, sbr, v)    W_SBREG((si), (sbr), (R_SBREG((si), (sbr)) | (v)))
 +
 +/*
 + * Macros to disable/restore function core(D11, ENET, ILINE20, etc) interrupts before/
 +
 +/*
 + * Macros to disable/restore function core(D11, ENET, ILINE20, etc) interrupts before/
@@ -15036,25 +12105,28 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              (*(si)->intrsrestore_fn)((si)->intr_arg, intr_val); }
 +
 +/* dynamic clock control defines */
 +              (*(si)->intrsrestore_fn)((si)->intr_arg, intr_val); }
 +
 +/* dynamic clock control defines */
-+#define       LPOMINFREQ      25000                   /* low power oscillator min */
-+#define       LPOMAXFREQ      43000                   /* low power oscillator max */
-+#define       XTALMINFREQ     19800000                /* 20 MHz - 1% */
-+#define       XTALMAXFREQ     20200000                /* 20 MHz + 1% */
-+#define       PCIMINFREQ      25000000                /* 25 MHz */
-+#define       PCIMAXFREQ      34000000                /* 33 MHz + fudge */
++#define       LPOMINFREQ              25000           /* low power oscillator min */
++#define       LPOMAXFREQ              43000           /* low power oscillator max */
++#define       XTALMINFREQ             19800000        /* 20 MHz - 1% */
++#define       XTALMAXFREQ             20200000        /* 20 MHz + 1% */
++#define       PCIMINFREQ              25000000        /* 25 MHz */
++#define       PCIMAXFREQ              34000000        /* 33 MHz + fudge */
 +
 +
-+#define       ILP_DIV_5MHZ    0                       /* ILP = 5 MHz */
-+#define       ILP_DIV_1MHZ    4                       /* ILP = 1 MHz */
++#define       ILP_DIV_5MHZ            0               /* ILP = 5 MHz */
++#define       ILP_DIV_1MHZ            4               /* ILP = 1 MHz */
 +
 +
-+#define MIN_DUMPBUFLEN  32    /* debug */
++/* different register spaces to access thr'u pcie indirect access */
++#define PCIE_CONFIGREGS       1               /* Access to config space */
++#define PCIE_PCIEREGS                 2               /* Access to pcie registers */
 +
 +
-+/* different register spaces to access thr'u pcie indirect access*/
-+#define PCIE_CONFIGREGS       1
-+#define PCIE_PCIEREGS                 2
++/* force HT war check */
++#define FORCEHT_WAR32414(si)   \
++   ((PCIE(si)) && (((si->sb.chip == BCM4311_CHIP_ID) && (si->sb.chiprev == 1)) ||  \
++   ((si->sb.chip == BCM4321_CHIP_ID) && (si->sb.chiprev <= 3))))
 +
 +/* GPIO Based LED powersave defines */
 +
 +/* GPIO Based LED powersave defines */
-+#define DEFAULT_GPIO_ONTIME   10
-+#define DEFAULT_GPIO_OFFTIME  90
++#define DEFAULT_GPIO_ONTIME   10              /* Default: 10% on */
++#define DEFAULT_GPIO_OFFTIME  90              /* Default: 10% on */
 +
 +#define DEFAULT_GPIOTIMERVAL  ((DEFAULT_GPIO_ONTIME << GPIO_ONTIME_SHIFT) | DEFAULT_GPIO_OFFTIME)
 +
 +
 +#define DEFAULT_GPIOTIMERVAL  ((DEFAULT_GPIO_ONTIME << GPIO_ONTIME_SHIFT) | DEFAULT_GPIO_OFFTIME)
 +
@@ -15071,16 +12143,16 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +       * so we program MEM_SEG with 12th bit when necessary(access sb regsiters).
 +       * For normal PCMCIA bus(CFTable_regwinsz > 2k), do nothing special
 +       */
 +       * so we program MEM_SEG with 12th bit when necessary(access sb regsiters).
 +       * For normal PCMCIA bus(CFTable_regwinsz > 2k), do nothing special
 +       */
-+      if(si->memseg) {
++      if (si->memseg) {
 +              INTR_OFF(si, intr_val);
 +              tmp = 1;
 +              OSL_PCMCIA_WRITE_ATTR(si->osh, MEM_SEG, &tmp, 1);
 +              INTR_OFF(si, intr_val);
 +              tmp = 1;
 +              OSL_PCMCIA_WRITE_ATTR(si->osh, MEM_SEG, &tmp, 1);
-+              sbr = (uint32) ((uintptr) sbr & ~(1 << 11));    /* mask out bit 11*/
++              sbr = (volatile uint32 *)((uintptr)sbr & ~(1 << 11)); /* mask out bit 11 */
 +      }
 +
 +      }
 +
-+      val = R_REG(sbr);
++      val = R_REG(si->osh, sbr);
 +
 +
-+      if(si->memseg) {
++      if (si->memseg) {
 +              tmp = 0;
 +              OSL_PCMCIA_WRITE_ATTR(si->osh, MEM_SEG, &tmp, 1);
 +              INTR_RESTORE(si, intr_val);
 +              tmp = 0;
 +              OSL_PCMCIA_WRITE_ATTR(si->osh, MEM_SEG, &tmp, 1);
 +              INTR_RESTORE(si, intr_val);
@@ -15103,29 +12175,29 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +       * so we program MEM_SEG with 12th bit when necessary(access sb regsiters).
 +       * For normal PCMCIA bus(CFTable_regwinsz > 2k), do nothing special
 +       */
 +       * so we program MEM_SEG with 12th bit when necessary(access sb regsiters).
 +       * For normal PCMCIA bus(CFTable_regwinsz > 2k), do nothing special
 +       */
-+      if(si->memseg) {
++      if (si->memseg) {
 +              INTR_OFF(si, intr_val);
 +              tmp = 1;
 +              OSL_PCMCIA_WRITE_ATTR(si->osh, MEM_SEG, &tmp, 1);
 +              INTR_OFF(si, intr_val);
 +              tmp = 1;
 +              OSL_PCMCIA_WRITE_ATTR(si->osh, MEM_SEG, &tmp, 1);
-+              sbr = (uint32) ((uintptr) sbr & ~(1 << 11));    /* mask out bit 11*/
++              sbr = (volatile uint32 *)((uintptr)sbr & ~(1 << 11)); /* mask out bit 11 */
 +      }
 +
 +      if (BUSTYPE(si->sb.bustype) == PCMCIA_BUS) {
 +#ifdef IL_BIGENDIAN
 +      }
 +
 +      if (BUSTYPE(si->sb.bustype) == PCMCIA_BUS) {
 +#ifdef IL_BIGENDIAN
-+              dummy = R_REG(sbr);
-+              W_REG(((volatile uint16 *)sbr + 1), (uint16)((v >> 16) & 0xffff));
-+              dummy = R_REG(sbr);
-+              W_REG((volatile uint16 *)sbr, (uint16)(v & 0xffff));
++              dummy = R_REG(si->osh, sbr);
++              W_REG(si->osh, ((volatile uint16 *)sbr + 1), (uint16)((v >> 16) & 0xffff));
++              dummy = R_REG(si->osh, sbr);
++              W_REG(si->osh, (volatile uint16 *)sbr, (uint16)(v & 0xffff));
 +#else
 +#else
-+              dummy = R_REG(sbr);
-+              W_REG((volatile uint16 *)sbr, (uint16)(v & 0xffff));
-+              dummy = R_REG(sbr);
-+              W_REG(((volatile uint16 *)sbr + 1), (uint16)((v >> 16) & 0xffff));
-+#endif
++              dummy = R_REG(si->osh, sbr);
++              W_REG(si->osh, (volatile uint16 *)sbr, (uint16)(v & 0xffff));
++              dummy = R_REG(si->osh, sbr);
++              W_REG(si->osh, ((volatile uint16 *)sbr + 1), (uint16)((v >> 16) & 0xffff));
++#endif        /* IL_BIGENDIAN */
 +      } else
 +      } else
-+              W_REG(sbr, v);
++              W_REG(si->osh, sbr, v);
 +
 +
-+      if(si->memseg) {
++      if (si->memseg) {
 +              tmp = 0;
 +              OSL_PCMCIA_WRITE_ATTR(si->osh, MEM_SEG, &tmp, 1);
 +              INTR_RESTORE(si, intr_val);
 +              tmp = 0;
 +              OSL_PCMCIA_WRITE_ATTR(si->osh, MEM_SEG, &tmp, 1);
 +              INTR_RESTORE(si, intr_val);
@@ -15141,9 +12213,9 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 + * vars - pointer to a pointer area for "environment" variables
 + * varsz - pointer to int to return the size of the vars
 + */
 + * vars - pointer to a pointer area for "environment" variables
 + * varsz - pointer to int to return the size of the vars
 + */
-+sb_t * 
++sb_t *
 +BCMINITFN(sb_attach)(uint devid, osl_t *osh, void *regs,
 +BCMINITFN(sb_attach)(uint devid, osl_t *osh, void *regs,
-+      uint bustype, void *sdh, char **vars, int *varsz)
++                     uint bustype, void *sdh, char **vars, uint *varsz)
 +{
 +      sb_info_t *si;
 +
 +{
 +      sb_info_t *si;
 +
@@ -15153,10 +12225,11 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              return (NULL);
 +      }
 +
 +              return (NULL);
 +      }
 +
-+      if (BCMINIT(sb_doattach)(si, devid, osh, regs, bustype, sdh, vars, varsz) == NULL) {
-+              MFREE(osh, si, sizeof (sb_info_t));
++      if (sb_doattach(si, devid, osh, regs, bustype, sdh, vars, (uint*)varsz) == NULL) {
++              MFREE(osh, si, sizeof(sb_info_t));
 +              return (NULL);
 +      }
 +              return (NULL);
 +      }
++
 +      return (sb_t *)si;
 +}
 +
 +      return (sb_t *)si;
 +}
 +
@@ -15166,43 +12239,64 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +/* global kernel resource */
 +static sb_info_t ksi;
 +
 +/* global kernel resource */
 +static sb_info_t ksi;
++static bool ksi_attached = FALSE;
 +
 +/* generic kernel variant of sb_attach() */
 +
 +/* generic kernel variant of sb_attach() */
-+sb_t * 
-+BCMINITFN(sb_kattach)()
++sb_t *
++BCMINITFN(sb_kattach)(void)
 +{
 +{
++      osl_t *osh = NULL;
 +      uint32 *regs;
 +
 +      uint32 *regs;
 +
-+      if (ksi.curmap == NULL) {
++      if (!ksi_attached) {
 +              uint32 cid;
 +
 +              regs = (uint32 *)REG_MAP(SB_ENUM_BASE, SB_CORE_SIZE);
 +              uint32 cid;
 +
 +              regs = (uint32 *)REG_MAP(SB_ENUM_BASE, SB_CORE_SIZE);
-+              cid = R_REG((uint32 *)regs);
-+              if (((cid & CID_ID_MASK) == BCM4712_DEVICE_ID) &&
++              cid = R_REG(osh, (uint32 *)regs);
++              if (((cid & CID_ID_MASK) == BCM4712_CHIP_ID) &&
 +                  ((cid & CID_PKG_MASK) != BCM4712LARGE_PKG_ID) &&
 +                  ((cid & CID_REV_MASK) <= (3 << CID_REV_SHIFT))) {
 +                      uint32 *scc, val;
 +
 +                      scc = (uint32 *)((uchar*)regs + OFFSETOF(chipcregs_t, slow_clk_ctl));
 +                  ((cid & CID_PKG_MASK) != BCM4712LARGE_PKG_ID) &&
 +                  ((cid & CID_REV_MASK) <= (3 << CID_REV_SHIFT))) {
 +                      uint32 *scc, val;
 +
 +                      scc = (uint32 *)((uchar*)regs + OFFSETOF(chipcregs_t, slow_clk_ctl));
-+                      val = R_REG(scc);
++                      val = R_REG(osh, scc);
 +                      SB_ERROR(("    initial scc = 0x%x\n", val));
 +                      val |= SCC_SS_XTAL;
 +                      SB_ERROR(("    initial scc = 0x%x\n", val));
 +                      val |= SCC_SS_XTAL;
-+                      W_REG(scc, val);
++                      W_REG(osh, scc, val);
 +              }
 +
 +              }
 +
-+              if (BCMINIT(sb_doattach)(&ksi, BCM4710_DEVICE_ID, NULL, (void*)regs,
++              if (sb_doattach(&ksi, BCM4710_DEVICE_ID, osh, (void*)regs,
 +                      SB_BUS, NULL, NULL, NULL) == NULL) {
 +                      return NULL;
 +              }
 +                      SB_BUS, NULL, NULL, NULL) == NULL) {
 +                      return NULL;
 +              }
++              else
++                      ksi_attached = TRUE;
 +      }
 +
 +      return (sb_t *)&ksi;
 +}
 +      }
 +
 +      return (sb_t *)&ksi;
 +}
-+#endif
++#endif        /* !BCMBUSTYPE || (BCMBUSTYPE == SB_BUS) */
++
++void
++BCMINITFN(sb_war32414_forceHT)(sb_t *sbh, bool forceHT)
++{
++   sb_info_t *si;
 +
 +
-+static sb_info_t  * 
++   si = SB_INFO(sbh);
++
++   
++   if (FORCEHT_WAR32414(si)) {
++       uint32 val = 0;
++       if (forceHT)
++           val = SYCC_HR;
++       sb_corereg((void*)si, SB_CC_IDX, OFFSETOF(chipcregs_t, system_clk_ctl),
++           SYCC_HR, val);
++   }
++}
++
++static sb_info_t  *
 +BCMINITFN(sb_doattach)(sb_info_t *si, uint devid, osl_t *osh, void *regs,
 +BCMINITFN(sb_doattach)(sb_info_t *si, uint devid, osl_t *osh, void *regs,
-+      uint bustype, void *sdh, char **vars, int *varsz)
++                       uint bustype, void *sdh, char **vars, uint *varsz)
 +{
 +      uint origidx;
 +      chipcregs_t *cc;
 +{
 +      uint origidx;
 +      chipcregs_t *cc;
@@ -15211,26 +12305,27 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +      ASSERT(GOODREGS(regs));
 +
 +
 +      ASSERT(GOODREGS(regs));
 +
-+      bzero((uchar*)si, sizeof (sb_info_t));
++      bzero((uchar*)si, sizeof(sb_info_t));
 +
 +      si->sb.buscoreidx = si->gpioidx = BADIDX;
 +
 +
 +      si->sb.buscoreidx = si->gpioidx = BADIDX;
 +
-+      si->osh = osh;
 +      si->curmap = regs;
 +      si->sdh = sdh;
 +      si->curmap = regs;
 +      si->sdh = sdh;
++      si->osh = osh;
 +
 +      /* check to see if we are a sb core mimic'ing a pci core */
 +      if (bustype == PCI_BUS) {
 +
 +      /* check to see if we are a sb core mimic'ing a pci core */
 +      if (bustype == PCI_BUS) {
-+              if (OSL_PCI_READ_CONFIG(osh, PCI_SPROM_CONTROL, sizeof (uint32)) == 0xffffffff)
++              if (OSL_PCI_READ_CONFIG(si->osh, PCI_SPROM_CONTROL, sizeof(uint32)) == 0xffffffff) {
++                      SB_ERROR(("%s: incoming bus is PCI but it's a lie, switching to SB "
++                                "devid:0x%x\n", __FUNCTION__, devid));
 +                      bustype = SB_BUS;
 +                      bustype = SB_BUS;
-+              else
-+                      bustype = PCI_BUS;
++              }
 +      }
 +
 +      si->sb.bustype = bustype;
 +      if (si->sb.bustype != BUSTYPE(si->sb.bustype)) {
 +              SB_ERROR(("sb_doattach: bus type %d does not match configured bus type %d\n",
 +      }
 +
 +      si->sb.bustype = bustype;
 +      if (si->sb.bustype != BUSTYPE(si->sb.bustype)) {
 +              SB_ERROR(("sb_doattach: bus type %d does not match configured bus type %d\n",
-+                        si->sb.bustype, BUSTYPE(si->sb.bustype)));
++                        si->sb.bustype, BUSTYPE(si->sb.bustype)));
 +              return NULL;
 +      }
 +
 +              return NULL;
 +      }
 +
@@ -15243,9 +12338,9 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              sb_clkctl_xtal(&si->sb, XTAL|PLL, ON);
 +
 +      if (BUSTYPE(si->sb.bustype) == PCI_BUS) {
 +              sb_clkctl_xtal(&si->sb, XTAL|PLL, ON);
 +
 +      if (BUSTYPE(si->sb.bustype) == PCI_BUS) {
-+              w = OSL_PCI_READ_CONFIG(osh, PCI_BAR0_WIN, sizeof (uint32));
++              w = OSL_PCI_READ_CONFIG(si->osh, PCI_BAR0_WIN, sizeof(uint32));
 +              if (!GOODCOREADDR(w))
 +              if (!GOODCOREADDR(w))
-+                      OSL_PCI_WRITE_CONFIG(si->osh, PCI_BAR0_WIN, sizeof (uint32), SB_ENUM_BASE);
++                      OSL_PCI_WRITE_CONFIG(si->osh, PCI_BAR0_WIN, sizeof(uint32), SB_ENUM_BASE);
 +      }
 +
 +      /* initialize current core index value */
 +      }
 +
 +      /* initialize current core index value */
@@ -15258,7 +12353,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +      /* get sonics backplane revision */
 +      sb = REGS2SB(si->curmap);
 +
 +      /* get sonics backplane revision */
 +      sb = REGS2SB(si->curmap);
-+      si->sb.sonicsrev = (R_SBREG(si, &(sb)->sbidlow) & SBIDL_RV_MASK) >> SBIDL_RV_SHIFT;
++      si->sb.sonicsrev = (R_SBREG(si, &sb->sbidlow) & SBIDL_RV_MASK) >> SBIDL_RV_SHIFT;
 +
 +      /* keep and reuse the initial register mapping */
 +      origidx = si->curidx;
 +
 +      /* keep and reuse the initial register mapping */
 +      origidx = si->curidx;
@@ -15274,16 +12369,12 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      /* determine chip id and rev */
 +      if (cc) {
 +              /* chip common core found! */
 +      /* determine chip id and rev */
 +      if (cc) {
 +              /* chip common core found! */
-+              si->sb.chip = R_REG(&cc->chipid) & CID_ID_MASK;
-+              si->sb.chiprev = (R_REG(&cc->chipid) & CID_REV_MASK) >> CID_REV_SHIFT;
-+              si->sb.chippkg = (R_REG(&cc->chipid) & CID_PKG_MASK) >> CID_PKG_SHIFT;
++              si->sb.chip = R_REG(si->osh, &cc->chipid) & CID_ID_MASK;
++              si->sb.chiprev = (R_REG(si->osh, &cc->chipid) & CID_REV_MASK) >> CID_REV_SHIFT;
++              si->sb.chippkg = (R_REG(si->osh, &cc->chipid) & CID_PKG_MASK) >> CID_PKG_SHIFT;
 +      } else {
 +      } else {
-+              /* The only pcmcia chip without a chipcommon core is a 4301 */
-+              if (BUSTYPE(si->sb.bustype) == PCMCIA_BUS)
-+                      devid = BCM4301_DEVICE_ID;
-+
 +              /* no chip common core -- must convert device id to chip id */
 +              /* no chip common core -- must convert device id to chip id */
-+              if ((si->sb.chip = BCMINIT(sb_pcidev2chip)(devid)) == 0) {
++              if ((si->sb.chip = sb_pcidev2chip(devid)) == 0) {
 +                      SB_ERROR(("sb_doattach: unrecognized device id 0x%04x\n", devid));
 +                      sb_setcoreidx(&si->sb, origidx);
 +                      return NULL;
 +                      SB_ERROR(("sb_doattach: unrecognized device id 0x%04x\n", devid));
 +                      sb_setcoreidx(&si->sb, origidx);
 +                      return NULL;
@@ -15295,9 +12386,9 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +      /* determine numcores */
 +      if (cc && ((si->sb.ccrev == 4) || (si->sb.ccrev >= 6)))
 +
 +      /* determine numcores */
 +      if (cc && ((si->sb.ccrev == 4) || (si->sb.ccrev >= 6)))
-+              si->numcores = (R_REG(&cc->chipid) & CID_CC_MASK) >> CID_CC_SHIFT;
++              si->numcores = (R_REG(si->osh, &cc->chipid) & CID_CC_MASK) >> CID_CC_SHIFT;
 +      else
 +      else
-+              si->numcores = BCMINIT(sb_chip2numcores)(si->sb.chip);
++              si->numcores = sb_chip2numcores(si->sb.chip);
 +
 +      /* return to original core */
 +      sb_setcoreidx(&si->sb, origidx);
 +
 +      /* return to original core */
 +      sb_setcoreidx(&si->sb, origidx);
@@ -15306,7 +12397,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      ASSERT(si->sb.chip);
 +
 +      /* scan for cores */
 +      ASSERT(si->sb.chip);
 +
 +      /* scan for cores */
-+      BCMINIT(sb_scan)(si);
++      sb_scan(si);
 +
 +      /* fixup necessary chip/core configurations */
 +      if (BUSTYPE(si->sb.bustype) == PCI_BUS) {
 +
 +      /* fixup necessary chip/core configurations */
 +      if (BUSTYPE(si->sb.bustype) == PCI_BUS) {
@@ -15315,13 +12406,13 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +                      return NULL;
 +              }
 +      }
 +                      return NULL;
 +              }
 +      }
-+      
++
 +      /* srom_var_init() depends on sb_scan() info */
 +      /* srom_var_init() depends on sb_scan() info */
-+      if (srom_var_init(si, si->sb.bustype, si->curmap, osh, vars, varsz)) {
++      if (srom_var_init(si, si->sb.bustype, si->curmap, si->osh, vars, varsz)) {
 +              SB_ERROR(("sb_doattach: srom_var_init failed: bad srom\n"));
 +              return (NULL);
 +      }
 +              SB_ERROR(("sb_doattach: srom_var_init failed: bad srom\n"));
 +              return (NULL);
 +      }
-+      
++
 +      if (cc == NULL) {
 +              /*
 +               * The chip revision number is hardwired into all
 +      if (cc == NULL) {
 +              /*
 +               * The chip revision number is hardwired into all
@@ -15334,7 +12425,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +                      ASSERT(vars);
 +                      si->sb.chiprev = getintvar(*vars, "chiprev");
 +              } else if (BUSTYPE(si->sb.bustype) == PCI_BUS) {
 +                      ASSERT(vars);
 +                      si->sb.chiprev = getintvar(*vars, "chiprev");
 +              } else if (BUSTYPE(si->sb.bustype) == PCI_BUS) {
-+                      w = OSL_PCI_READ_CONFIG(osh, PCI_CFG_REV, sizeof (uint32));
++                      w = OSL_PCI_READ_CONFIG(si->osh, PCI_CFG_REV, sizeof(uint32));
 +                      si->sb.chiprev = w & 0xff;
 +              } else
 +                      si->sb.chiprev = 0;
 +                      si->sb.chiprev = w & 0xff;
 +              } else
 +                      si->sb.chiprev = 0;
@@ -15355,7 +12446,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      switch (BUSTYPE(si->sb.bustype)) {
 +      case PCI_BUS:
 +              /* do a pci config read to get subsystem id and subvendor id */
 +      switch (BUSTYPE(si->sb.bustype)) {
 +      case PCI_BUS:
 +              /* do a pci config read to get subsystem id and subvendor id */
-+              w = OSL_PCI_READ_CONFIG(osh, PCI_CFG_SVID, sizeof (uint32));
++              w = OSL_PCI_READ_CONFIG(si->osh, PCI_CFG_SVID, sizeof(uint32));
 +              si->sb.boardvendor = w & 0xffff;
 +              si->sb.boardtype = (w >> 16) & 0xffff;
 +              break;
 +              si->sb.boardvendor = w & 0xffff;
 +              si->sb.boardtype = (w >> 16) & 0xffff;
 +              break;
@@ -15381,16 +12472,21 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +      /* setup the GPIO based LED powersave register */
 +      if (si->sb.ccrev >= 16) {
 +
 +      /* setup the GPIO based LED powersave register */
 +      if (si->sb.ccrev >= 16) {
-+              w = getintvar(*vars, "gpiotimerval");
-+              if (!w)
-+                      w = DEFAULT_GPIOTIMERVAL; 
++              if ((vars == NULL) || ((w = getintvar(*vars, "leddc")) == 0))
++                      w = DEFAULT_GPIOTIMERVAL;
 +              sb_corereg(si, 0, OFFSETOF(chipcregs_t, gpiotimerval), ~0, w);
 +      }
 +              sb_corereg(si, 0, OFFSETOF(chipcregs_t, gpiotimerval), ~0, w);
 +      }
++      if (FORCEHT_WAR32414(si)) {
++              /* set proper clk setup delays before forcing HT */
++              sb_clkctl_init((void *)si);
++              sb_war32414_forceHT((void *)si, 1);
++      }
 +
 +
 +      return (si);
 +}
 +
 +
 +
 +      return (si);
 +}
 +
++
 +uint
 +sb_coreid(sb_t *sbh)
 +{
 +uint
 +sb_coreid(sb_t *sbh)
 +{
@@ -15400,7 +12496,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      si = SB_INFO(sbh);
 +      sb = REGS2SB(si->curmap);
 +
 +      si = SB_INFO(sbh);
 +      sb = REGS2SB(si->curmap);
 +
-+      return ((R_SBREG(si, &(sb)->sbidhigh) & SBIDH_CC_MASK) >> SBIDH_CC_SHIFT);
++      return ((R_SBREG(si, &sb->sbidhigh) & SBIDH_CC_MASK) >> SBIDH_CC_SHIFT);
 +}
 +
 +uint
 +}
 +
 +uint
@@ -15428,7 +12524,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              break;
 +
 +      case PCI_BUS:
 +              break;
 +
 +      case PCI_BUS:
-+              sbaddr = OSL_PCI_READ_CONFIG(si->osh, PCI_BAR0_WIN, sizeof (uint32));
++              sbaddr = OSL_PCI_READ_CONFIG(si->osh, PCI_BAR0_WIN, sizeof(uint32));
 +              break;
 +
 +      case PCMCIA_BUS: {
 +              break;
 +
 +      case PCMCIA_BUS: {
@@ -15468,7 +12564,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      si = SB_INFO(sbh);
 +      sb = REGS2SB(si->curmap);
 +
 +      si = SB_INFO(sbh);
 +      sb = REGS2SB(si->curmap);
 +
-+      return ((R_SBREG(si, &(sb)->sbidhigh) & SBIDH_VC_MASK) >> SBIDH_VC_SHIFT);
++      return ((R_SBREG(si, &sb->sbidhigh) & SBIDH_VC_MASK) >> SBIDH_VC_SHIFT);
 +}
 +
 +uint
 +}
 +
 +uint
@@ -15480,7 +12576,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +      si = SB_INFO(sbh);
 +      sb = REGS2SB(si->curmap);
 +
 +      si = SB_INFO(sbh);
 +      sb = REGS2SB(si->curmap);
-+      sbidh = R_SBREG(si, &(sb)->sbidhigh);
++      sbidh = R_SBREG(si, &sb->sbidhigh);
 +
 +      return (SBCOREREV(sbidh));
 +}
 +
 +      return (SBCOREREV(sbidh));
 +}
@@ -15494,7 +12590,18 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      return si->osh;
 +}
 +
 +      return si->osh;
 +}
 +
-+#define       SBTML_ALLOW     (SBTML_PE | SBTML_FGC | SBTML_FL_MASK)
++void
++sb_setosh(sb_t *sbh, osl_t *osh)
++{
++      sb_info_t *si;
++
++      si = SB_INFO(sbh);
++      if (si->osh != NULL) {
++              SB_ERROR(("osh is already set....\n"));
++              ASSERT(!si->osh);
++      }
++      si->osh = osh;
++}
 +
 +/* set/clear sbtmstatelow core-specific flags */
 +uint32
 +
 +/* set/clear sbtmstatelow core-specific flags */
 +uint32
@@ -15508,7 +12615,6 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      sb = REGS2SB(si->curmap);
 +
 +      ASSERT((val & ~mask) == 0);
 +      sb = REGS2SB(si->curmap);
 +
 +      ASSERT((val & ~mask) == 0);
-+      ASSERT((mask & ~SBTML_ALLOW) == 0);
 +
 +      /* mask and set */
 +      if (mask || val) {
 +
 +      /* mask and set */
 +      if (mask || val) {
@@ -15517,7 +12623,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      }
 +
 +      /* return the new value */
 +      }
 +
 +      /* return the new value */
-+      return (R_SBREG(si, &sb->sbtmstatelow) & SBTML_ALLOW);
++      return (R_SBREG(si, &sb->sbtmstatelow));
 +}
 +
 +/* set/clear sbtmstatehigh core-specific flags */
 +}
 +
 +/* set/clear sbtmstatehigh core-specific flags */
@@ -15544,31 +12650,27 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      return (R_SBREG(si, &sb->sbtmstatehigh) & SBTMH_FL_MASK);
 +}
 +
 +      return (R_SBREG(si, &sb->sbtmstatehigh) & SBTMH_FL_MASK);
 +}
 +
-+/* caller needs to take care of core-specific bist hazards */
++/* Run bist on current core. Caller needs to take care of core-specific bist hazards */
 +int
 +int
-+sb_corebist(sb_t *sbh, uint coreid, uint coreunit)
++sb_corebist(sb_t *sbh)
 +{
 +      uint32 sblo;
 +{
 +      uint32 sblo;
-+      uint coreidx;
 +      sb_info_t *si;
 +      sb_info_t *si;
++      sbconfig_t *sb;
 +      int result = 0;
 +
 +      si = SB_INFO(sbh);
 +      int result = 0;
 +
 +      si = SB_INFO(sbh);
++      sb = REGS2SB(si->curmap);
++
++      sblo = R_SBREG(si, &sb->sbtmstatelow);
++      W_SBREG(si, &sb->sbtmstatelow, (sblo | SBTML_FGC | SBTML_BE));
 +
 +
-+      coreidx = sb_findcoreidx(si, coreid, coreunit);
-+      if (!GOODIDX(coreidx))
++      SPINWAIT(((R_SBREG(si, &sb->sbtmstatehigh) & SBTMH_BISTD) == 0), 100000);
++
++      if (R_SBREG(si, &sb->sbtmstatehigh) & SBTMH_BISTF)
 +              result = BCME_ERROR;
 +              result = BCME_ERROR;
-+      else {
-+              sblo = sb_corereg(si, coreidx, SBCONFIGOFF + OFFSETOF(sbconfig_t, sbtmstatelow), 0, 0);
-+              sb_corereg(si, coreidx, SBCONFIGOFF + OFFSETOF(sbconfig_t, sbtmstatelow), ~0, (sblo | SBTML_FGC | SBTML_BE));
-+              
-+              SPINWAIT(((sb_corereg(si, coreidx, SBCONFIGOFF + OFFSETOF(sbconfig_t, sbtmstatehigh), 0, 0) & SBTMH_BISTD) == 0), 100000);
-+      
-+              if (sb_corereg(si, coreidx, SBCONFIGOFF + OFFSETOF(sbconfig_t, sbtmstatehigh), 0, 0) & SBTMH_BISTF)
-+                      result = BCME_ERROR;
 +
 +
-+              sb_corereg(si, coreidx, SBCONFIGOFF + OFFSETOF(sbconfig_t, sbtmstatelow), ~0, sblo);
-+      }
++      W_SBREG(si, &sb->sbtmstatelow, sblo);
 +
 +      return result;
 +}
 +
 +      return result;
 +}
@@ -15582,32 +12684,75 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      si = SB_INFO(sbh);
 +      sb = REGS2SB(si->curmap);
 +
 +      si = SB_INFO(sbh);
 +      sb = REGS2SB(si->curmap);
 +
-+      return ((R_SBREG(si, &(sb)->sbtmstatelow) & (SBTML_RESET | SBTML_REJ_MASK | SBTML_CLK)) == SBTML_CLK);
++      return ((R_SBREG(si, &sb->sbtmstatelow) &
++               (SBTML_RESET | SBTML_REJ_MASK | SBTML_CLK)) == SBTML_CLK);
 +}
 +
 +/*
 + * Switch to 'coreidx', issue a single arbitrary 32bit register mask&set operation,
 + * switch back to the original core, and return the new value.
 +}
 +
 +/*
 + * Switch to 'coreidx', issue a single arbitrary 32bit register mask&set operation,
 + * switch back to the original core, and return the new value.
++ *
++ * When using the silicon backplane, no fidleing with interrupts or core switches are needed.
++ *
++ * Also, when using pci/pcie, we can optimize away the core switching for pci registers
++ * and (on newer pci cores) chipcommon registers.
 + */
 +static uint
 +sb_corereg(sb_info_t *si, uint coreidx, uint regoff, uint mask, uint val)
 +{
 + */
 +static uint
 +sb_corereg(sb_info_t *si, uint coreidx, uint regoff, uint mask, uint val)
 +{
-+      uint origidx;
-+      uint32 *r;
++      uint origidx = 0;
++      uint32 *r = NULL;
 +      uint w;
 +      uint intr_val = 0;
 +      uint w;
 +      uint intr_val = 0;
++      bool fast = FALSE;
 +
 +      ASSERT(GOODIDX(coreidx));
 +      ASSERT(regoff < SB_CORE_SIZE);
 +      ASSERT((val & ~mask) == 0);
 +
 +
 +      ASSERT(GOODIDX(coreidx));
 +      ASSERT(regoff < SB_CORE_SIZE);
 +      ASSERT((val & ~mask) == 0);
 +
-+      INTR_OFF(si, intr_val);
++#ifdef        notyet
++      if (si->sb.bustype == SB_BUS) {
++              /* If internal bus, we can always get at everything */
++              fast = TRUE;
++              r = (uint32 *)((uchar *)si->regs[coreidx] + regoff);
++      } else if (si->sb.bustype == PCI_BUS) {
++              /* If pci/pcie, we can get at pci/pcie regs and on newer cores to chipc */
++
++              if ((si->coreid[coreidx] == SB_CC) &&
++                  ((si->sb.buscoretype == SB_PCIE) ||
++                   (si->sb.buscorerev >= 13))) {
++                      /* Chipc registers are mapped at 12KB */
++
++                      fast = TRUE;
++                      r = (uint32 *)((char *)si->curmap + PCI_16KB0_CCREGS_OFFSET + regoff);
++              } else if (si->sb.buscoreidx == coreidx) {
++                      /* pci registers are at either in the last 2KB of an 8KB window
++                       * or, in pcie and pci rev 13 at 8KB
++                       */
++                      fast = TRUE;
++                      if ((si->sb.buscoretype == SB_PCIE) ||
++                          (si->sb.buscorerev >= 13))
++                              r = (uint32 *)((char *)si->curmap +
++                                             PCI_16KB0_PCIREGS_OFFSET + regoff);
++                      else
++                              r = (uint32 *)((char *)si->curmap +
++                                             ((regoff >= SBCONFIGOFF) ?
++                                              PCI_BAR0_PCISBR_OFFSET : PCI_BAR0_PCIREGS_OFFSET) +
++                                             regoff);
++              }
++      }
++#endif        /* notyet */
 +
 +
-+      /* save current core index */
-+      origidx = sb_coreidx(&si->sb);
++      if (!fast) {
++              INTR_OFF(si, intr_val);
 +
 +
-+      /* switch core */
-+      r = (uint32*) ((uchar*) sb_setcoreidx(&si->sb, coreidx) + regoff);
++              /* save current core index */
++              origidx = sb_coreidx(&si->sb);
++
++              /* switch core */
++              r = (uint32*) ((uchar*) sb_setcoreidx(&si->sb, coreidx) + regoff);
++      }
++      ASSERT(r);
 +
 +      /* mask and set */
 +      if (mask || val) {
 +
 +      /* mask and set */
 +      if (mask || val) {
@@ -15615,8 +12760,8 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +                      w = (R_SBREG(si, r) & ~mask) | val;
 +                      W_SBREG(si, r, w);
 +              } else {
 +                      w = (R_SBREG(si, r) & ~mask) | val;
 +                      W_SBREG(si, r, w);
 +              } else {
-+                      w = (R_REG(r) & ~mask) | val;
-+                      W_REG(r, w);
++                      w = (R_REG(si->osh, r) & ~mask) | val;
++                      W_REG(si->osh, r, w);
 +              }
 +      }
 +
 +              }
 +      }
 +
@@ -15624,13 +12769,16 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      if (regoff >= SBCONFIGOFF)
 +              w = R_SBREG(si, r);
 +      else
 +      if (regoff >= SBCONFIGOFF)
 +              w = R_SBREG(si, r);
 +      else
-+              w = R_REG(r);
++              w = R_REG(si->osh, r);
 +
 +
-+      /* restore core index */
-+      if (origidx != coreidx)
-+              sb_setcoreidx(&si->sb, origidx);
++      if (!fast) {
++              /* restore core index */
++              if (origidx != coreidx)
++                      sb_setcoreidx(&si->sb, origidx);
++
++              INTR_RESTORE(si, intr_val);
++      }
 +
 +
-+      INTR_RESTORE(si, intr_val);
 +      return (w);
 +}
 +
 +      return (w);
 +}
 +
@@ -15647,12 +12795,12 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +#define read_pci_cfg_byte(a) \
 +      (BYTE_VAL(OSL_PCI_READ_CONFIG(si->osh, DWORD_ALIGN(a), 4), a) & 0xff)
 +
 +#define read_pci_cfg_byte(a) \
 +      (BYTE_VAL(OSL_PCI_READ_CONFIG(si->osh, DWORD_ALIGN(a), 4), a) & 0xff)
 +
-+#define read_pci_cfg_write(a) \
++#define read_pci_cfg_word(a) \
 +      (WORD_VAL(OSL_PCI_READ_CONFIG(si->osh, DWORD_ALIGN(a), 4), a) & 0xffff)
 +
 +
 +/* return TRUE if requested capability exists in the PCI config space */
 +      (WORD_VAL(OSL_PCI_READ_CONFIG(si->osh, DWORD_ALIGN(a), 4), a) & 0xffff)
 +
 +
 +/* return TRUE if requested capability exists in the PCI config space */
-+static bool 
++static bool
 +sb_find_pci_capability(sb_info_t *si, uint8 req_cap_id, uchar *buf, uint32 *buflen)
 +{
 +      uint8 cap_id;
 +sb_find_pci_capability(sb_info_t *si, uint8 req_cap_id, uchar *buf, uint32 *buflen)
 +{
 +      uint8 cap_id;
@@ -15663,7 +12811,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      if (BUSTYPE(si->sb.bustype) != PCI_BUS)
 +              return FALSE;
 +
 +      if (BUSTYPE(si->sb.bustype) != PCI_BUS)
 +              return FALSE;
 +
-+      /* check for Header type 0*/
++      /* check for Header type 0 */
 +      byte_val = read_pci_cfg_byte(PCI_CFG_HDR);
 +      if ((byte_val & 0x7f) != PCI_HEADER_NORMAL)
 +              return FALSE;
 +      byte_val = read_pci_cfg_byte(PCI_CFG_HDR);
 +      if ((byte_val & 0x7f) != PCI_HEADER_NORMAL)
 +              return FALSE;
@@ -15692,7 +12840,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              return FALSE;
 +      }
 +      /* found the caller requested capability */
 +              return FALSE;
 +      }
 +      /* found the caller requested capability */
-+      if ((buf != NULL) &&  (buflen != NULL)) {
++      if ((buf != NULL) && (buflen != NULL)) {
 +              bufsize = *buflen;
 +              if (!bufsize) goto end;
 +              *buflen = 0;
 +              bufsize = *buflen;
 +              if (!bufsize) goto end;
 +              *buflen = 0;
@@ -15712,10 +12860,10 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +}
 +
 +/* return TRUE if PCIE capability exists the pci config space */
 +}
 +
 +/* return TRUE if PCIE capability exists the pci config space */
-+static bool
++static inline bool
 +sb_ispcie(sb_info_t *si)
 +{
 +sb_ispcie(sb_info_t *si)
 +{
-+      return(sb_find_pci_capability(si, PCI_CAP_PCIECAP_ID, NULL, NULL));
++      return (sb_find_pci_capability(si, PCI_CAP_PCIECAP_ID, NULL, NULL));
 +}
 +
 +/* scan the sb enumerated space to identify all cores */
 +}
 +
 +/* scan the sb enumerated space to identify all cores */
@@ -15732,7 +12880,6 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      uint pcierev;
 +
 +
 +      uint pcierev;
 +
 +
-+
 +      /* numcores should already be set */
 +      ASSERT((si->numcores > 0) && (si->numcores <= SB_MAXCORES));
 +
 +      /* numcores should already be set */
 +      ASSERT((si->numcores > 0) && (si->numcores <= SB_MAXCORES));
 +
@@ -15752,7 +12899,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              sb_setcoreidx(&si->sb, i);
 +              si->coreid[i] = sb_coreid(&si->sb);
 +
 +              sb_setcoreidx(&si->sb, i);
 +              si->coreid[i] = sb_coreid(&si->sb);
 +
-+              if (si->coreid[i] == SB_PCI) { 
++              if (si->coreid[i] == SB_PCI) {
 +                      pciidx = i;
 +                      pcirev = sb_corerev(&si->sb);
 +                      pci = TRUE;
 +                      pciidx = i;
 +                      pcirev = sb_corerev(&si->sb);
 +                      pci = TRUE;
@@ -15763,7 +12910,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              } else if (si->coreid[i] == SB_PCMCIA) {
 +                      si->sb.buscorerev = sb_corerev(&si->sb);
 +                      si->sb.buscoretype = si->coreid[i];
 +              } else if (si->coreid[i] == SB_PCMCIA) {
 +                      si->sb.buscorerev = sb_corerev(&si->sb);
 +                      si->sb.buscoretype = si->coreid[i];
-+                      si->sb.buscoreidx = i; 
++                      si->sb.buscoreidx = i;
 +              }
 +      }
 +      if (pci && pcie) {
 +              }
 +      }
 +      if (pci && pcie) {
@@ -15774,13 +12921,12 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      }
 +      if (pci) {
 +              si->sb.buscoretype = SB_PCI;
 +      }
 +      if (pci) {
 +              si->sb.buscoretype = SB_PCI;
-+              si->sb.buscorerev = pcirev; 
-+              si->sb.buscoreidx = pciidx; 
-+      }
-+      else if (pcie) {
++              si->sb.buscorerev = pcirev;
++              si->sb.buscoreidx = pciidx;
++      } else if (pcie) {
 +              si->sb.buscoretype = SB_PCIE;
 +              si->sb.buscoretype = SB_PCIE;
-+              si->sb.buscorerev = pcierev; 
-+              si->sb.buscoreidx = pcieidx; 
++              si->sb.buscorerev = pcierev;
++              si->sb.buscoreidx = pcieidx;
 +      }
 +
 +      /*
 +      }
 +
 +      /*
@@ -15824,9 +12970,11 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +                              REG_UNMAP(si->regs[idx]);
 +                              si->regs[idx] = NULL;
 +                      }
 +                              REG_UNMAP(si->regs[idx]);
 +                              si->regs[idx] = NULL;
 +                      }
-+
++#if !defined(BCMBUSTYPE) || (BCMBUSTYPE == SB_BUS)
 +      if (si != &ksi)
 +      if (si != &ksi)
-+              MFREE(si->osh, si, sizeof (sb_info_t));
++#endif        /* !BCMBUSTYPE || (BCMBUSTYPE == SB_BUS) */
++              MFREE(si->osh, si, sizeof(sb_info_t));
++
 +}
 +
 +/* use pci dev id to determine chip id for chips not having a chipcommon core */
 +}
 +
 +/* use pci dev id to determine chip id for chips not having a chipcommon core */
@@ -15834,15 +12982,11 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +BCMINITFN(sb_pcidev2chip)(uint pcidev)
 +{
 +      if ((pcidev >= BCM4710_DEVICE_ID) && (pcidev <= BCM47XX_USB_ID))
 +BCMINITFN(sb_pcidev2chip)(uint pcidev)
 +{
 +      if ((pcidev >= BCM4710_DEVICE_ID) && (pcidev <= BCM47XX_USB_ID))
-+              return (BCM4710_DEVICE_ID);
-+      if ((pcidev >= BCM4402_DEVICE_ID) && (pcidev <= BCM4402_V90_ID))
-+              return (BCM4402_DEVICE_ID);
++              return (BCM4710_CHIP_ID);
++      if ((pcidev >= BCM4402_ENET_ID) && (pcidev <= BCM4402_V90_ID))
++              return (BCM4402_CHIP_ID);
 +      if (pcidev == BCM4401_ENET_ID)
 +      if (pcidev == BCM4401_ENET_ID)
-+              return (BCM4402_DEVICE_ID);
-+      if ((pcidev >= BCM4307_V90_ID) && (pcidev <= BCM4307_D11B_ID))
-+              return (BCM4307_DEVICE_ID);
-+      if (pcidev == BCM4301_DEVICE_ID)
-+              return (BCM4301_DEVICE_ID);
++              return (BCM4402_CHIP_ID);
 +
 +      return (0);
 +}
 +
 +      return (0);
 +}
@@ -15851,17 +12995,15 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +static uint
 +BCMINITFN(sb_chip2numcores)(uint chip)
 +{
 +static uint
 +BCMINITFN(sb_chip2numcores)(uint chip)
 +{
-+      if (chip == BCM4710_DEVICE_ID)
++      if (chip == BCM4710_CHIP_ID)
 +              return (9);
 +              return (9);
-+      if (chip == BCM4402_DEVICE_ID)
++      if (chip == BCM4402_CHIP_ID)
 +              return (3);
 +              return (3);
-+      if ((chip == BCM4301_DEVICE_ID) || (chip == BCM4307_DEVICE_ID))
-+              return (5);
-+      if (chip == BCM4306_DEVICE_ID)  /* < 4306c0 */
++      if (chip == BCM4306_CHIP_ID)    /* < 4306c0 */
 +              return (6);
 +              return (6);
-+      if (chip == BCM4704_DEVICE_ID)
++      if (chip == BCM4704_CHIP_ID)
 +              return (9);
 +              return (9);
-+      if (chip == BCM5365_DEVICE_ID)
++      if (chip == BCM5365_CHIP_ID)
 +              return (7);
 +
 +      SB_ERROR(("sb_chip2numcores: unsupported chip 0x%x\n", chip));
 +              return (7);
 +
 +      SB_ERROR(("sb_chip2numcores: unsupported chip 0x%x\n", chip));
@@ -15871,7 +13013,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +/* return index of coreid or BADIDX if not found */
 +static uint
 +
 +/* return index of coreid or BADIDX if not found */
 +static uint
-+sb_findcoreidx( sb_info_t *si, uint coreid, uint coreunit)
++sb_findcoreidx(sb_info_t *si, uint coreid, uint coreunit)
 +{
 +      uint found;
 +      uint i;
 +{
 +      uint found;
 +      uint i;
@@ -15889,7 +13031,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +}
 +
 +/* 
 +}
 +
 +/* 
-+ * this function changes logical "focus" to the indiciated core, 
++ * this function changes logical "focus" to the indiciated core,
 + * must be called with interrupt off.
 + * Moreover, callers should keep interrupts off during switching out of and back to d11 core
 + */
 + * must be called with interrupt off.
 + * Moreover, callers should keep interrupts off during switching out of and back to d11 core
 + */
@@ -15904,7 +13046,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +      if (coreidx >= si->numcores)
 +              return (NULL);
 +
 +      if (coreidx >= si->numcores)
 +              return (NULL);
-+      
++
 +      /*
 +       * If the user has provided an interrupt mask enabled function,
 +       * then assert interrupts are disabled before switching the core.
 +      /*
 +       * If the user has provided an interrupt mask enabled function,
 +       * then assert interrupts are disabled before switching the core.
@@ -15954,7 +13096,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +}
 +
 +/* 
 +}
 +
 +/* 
-+ * this function changes logical "focus" to the indiciated core, 
++ * this function changes logical "focus" to the indiciated core,
 + * must be called with interrupt off.
 + * Moreover, callers should keep interrupts off during switching out of and back to d11 core
 + */
 + * must be called with interrupt off.
 + * Moreover, callers should keep interrupts off during switching out of and back to d11 core
 + */
@@ -15974,7 +13116,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +/* return chip number */
 +uint
 +
 +/* return chip number */
 +uint
-+BCMINITFN(sb_chip)(sb_t *sbh)
++sb_chip(sb_t *sbh)
 +{
 +      sb_info_t *si;
 +
 +{
 +      sb_info_t *si;
 +
@@ -15984,7 +13126,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +/* return chip revision number */
 +uint
 +
 +/* return chip revision number */
 +uint
-+BCMINITFN(sb_chiprev)(sb_t *sbh)
++sb_chiprev(sb_t *sbh)
 +{
 +      sb_info_t *si;
 +
 +{
 +      sb_info_t *si;
 +
@@ -15994,7 +13136,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +/* return chip common revision number */
 +uint
 +
 +/* return chip common revision number */
 +uint
-+BCMINITFN(sb_chipcrev)(sb_t *sbh)
++sb_chipcrev(sb_t *sbh)
 +{
 +      sb_info_t *si;
 +
 +{
 +      sb_info_t *si;
 +
@@ -16004,7 +13146,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +/* return chip package option */
 +uint
 +
 +/* return chip package option */
 +uint
-+BCMINITFN(sb_chippkg)(sb_t *sbh)
++sb_chippkg(sb_t *sbh)
 +{
 +      sb_info_t *si;
 +
 +{
 +      sb_info_t *si;
 +
@@ -16014,7 +13156,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +/* return PCI core rev. */
 +uint
 +
 +/* return PCI core rev. */
 +uint
-+BCMINITFN(sb_pcirev)(sb_t *sbh)
++sb_pcirev(sb_t *sbh)
 +{
 +      sb_info_t *si;
 +
 +{
 +      sb_info_t *si;
 +
@@ -16032,7 +13174,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      return (PCI(si) && (si->sb.buscorerev <= 10));
 +}
 +
 +      return (PCI(si) && (si->sb.buscorerev <= 10));
 +}
 +
-+static void 
++static void
 +BCMINITFN(sb_war30841)(sb_info_t *si)
 +{
 +      sb_pcie_mdiowrite(si, MDIODATA_DEV_RX, SERDES_RX_TIMER1, 0x8128);
 +BCMINITFN(sb_war30841)(sb_info_t *si)
 +{
 +      sb_pcie_mdiowrite(si, MDIODATA_DEV_RX, SERDES_RX_TIMER1, 0x8128);
@@ -16052,7 +13194,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +/* return board vendor id */
 +uint
 +
 +/* return board vendor id */
 +uint
-+BCMINITFN(sb_boardvendor)(sb_t *sbh)
++sb_boardvendor(sb_t *sbh)
 +{
 +      sb_info_t *si;
 +
 +{
 +      sb_info_t *si;
 +
@@ -16062,7 +13204,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +/* return boardtype */
 +uint
 +
 +/* return boardtype */
 +uint
-+BCMINITFN(sb_boardtype)(sb_t *sbh)
++sb_boardtype(sb_t *sbh)
 +{
 +      sb_info_t *si;
 +      char *var;
 +{
 +      sb_info_t *si;
 +      char *var;
@@ -16136,7 +13278,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +      si = SB_INFO(sbh);
 +
 +
 +      si = SB_INFO(sbh);
 +
-+      bcopy((uchar*)si->coreid, (uchar*)coreid, (si->numcores * sizeof (uint)));
++      bcopy((uchar*)si->coreid, (uchar*)coreid, (si->numcores * sizeof(uint)));
 +      return (si->numcores);
 +}
 +
 +      return (si->numcores);
 +}
 +
@@ -16173,14 +13315,14 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              chipcregs_t *ccregs = (chipcregs_t *)sb_setcore(sbh, SB_CC, 0);
 +
 +              /* do the buffer registers update */
 +              chipcregs_t *ccregs = (chipcregs_t *)sb_setcore(sbh, SB_CC, 0);
 +
 +              /* do the buffer registers update */
-+              W_REG(&ccregs->broadcastaddress, SB_COMMIT);
-+              W_REG(&ccregs->broadcastdata, 0x0);
++              W_REG(si->osh, &ccregs->broadcastaddress, SB_COMMIT);
++              W_REG(si->osh, &ccregs->broadcastdata, 0x0);
 +      } else if (PCI(si)) {
 +              sbpciregs_t *pciregs = (sbpciregs_t *)sb_setcore(sbh, SB_PCI, 0);
 +
 +              /* do the buffer registers update */
 +      } else if (PCI(si)) {
 +              sbpciregs_t *pciregs = (sbpciregs_t *)sb_setcore(sbh, SB_PCI, 0);
 +
 +              /* do the buffer registers update */
-+              W_REG(&pciregs->bcastaddr, SB_COMMIT);
-+              W_REG(&pciregs->bcastdata, 0x0);
++              W_REG(si->osh, &pciregs->bcastaddr, SB_COMMIT);
++              W_REG(si->osh, &pciregs->bcastdata, 0x0);
 +      } else
 +              ASSERT(0);
 +
 +      } else
 +              ASSERT(0);
 +
@@ -16189,9 +13331,13 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      INTR_RESTORE(si, intr_val);
 +}
 +
 +      INTR_RESTORE(si, intr_val);
 +}
 +
-+/* reset and re-enable a core */
++/* reset and re-enable a core
++ * inputs:
++ * bits - core specific bits that are set during and after reset sequence
++ * resetbits - core specific bits that are set only during reset sequence
++ */
 +void
 +void
-+sb_core_reset(sb_t *sbh, uint32 bits)
++sb_core_reset(sb_t *sbh, uint32 bits, uint32 resetbits)
 +{
 +      sb_info_t *si;
 +      sbconfig_t *sb;
 +{
 +      sb_info_t *si;
 +      sbconfig_t *sb;
@@ -16204,14 +13350,14 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      /*
 +       * Must do the disable sequence first to work for arbitrary current core state.
 +       */
 +      /*
 +       * Must do the disable sequence first to work for arbitrary current core state.
 +       */
-+      sb_core_disable(sbh, bits);
++      sb_core_disable(sbh, (bits | resetbits));
 +
 +      /*
 +       * Now do the initialization sequence.
 +       */
 +
 +      /* set reset while enabling the clock and forcing them on throughout the core */
 +
 +      /*
 +       * Now do the initialization sequence.
 +       */
 +
 +      /* set reset while enabling the clock and forcing them on throughout the core */
-+      W_SBREG(si, &sb->sbtmstatelow, (SBTML_FGC | SBTML_CLK | SBTML_RESET | bits));
++      W_SBREG(si, &sb->sbtmstatelow, (SBTML_FGC | SBTML_CLK | SBTML_RESET | bits | resetbits));
 +      dummy = R_SBREG(si, &sb->sbtmstatelow);
 +      OSL_DELAY(1);
 +
 +      dummy = R_SBREG(si, &sb->sbtmstatelow);
 +      OSL_DELAY(1);
 +
@@ -16241,7 +13387,8 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +      si = SB_INFO(sbh);
 +
 +
 +      si = SB_INFO(sbh);
 +
-+      if ( (BUSTYPE(si->sb.bustype) != PCI_BUS) || PCIE(si) || (PCI(si) && (si->sb.buscorerev >= 5)) )
++      if ((BUSTYPE(si->sb.bustype) != PCI_BUS) || PCIE(si) ||
++          (PCI(si) && (si->sb.buscorerev >= 5)))
 +              return;
 +
 +      ASSERT(GOODREGS(si->curmap));
 +              return;
 +
 +      ASSERT(GOODREGS(si->curmap));
@@ -16249,13 +13396,13 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +      if (BUSTYPE(si->sb.bustype) == SB_BUS) {
 +              SET_SBREG(si, &sb->sbimconfiglow,
 +
 +      if (BUSTYPE(si->sb.bustype) == SB_BUS) {
 +              SET_SBREG(si, &sb->sbimconfiglow,
-+                        SBIMCL_RTO_MASK | SBIMCL_STO_MASK,
-+                        (0x5 << SBIMCL_RTO_SHIFT) | 0x3);
++                        SBIMCL_RTO_MASK | SBIMCL_STO_MASK,
++                        (0x5 << SBIMCL_RTO_SHIFT) | 0x3);
 +      } else {
 +              if (sb_coreid(sbh) == SB_PCI) {
 +                      SET_SBREG(si, &sb->sbimconfiglow,
 +      } else {
 +              if (sb_coreid(sbh) == SB_PCI) {
 +                      SET_SBREG(si, &sb->sbimconfiglow,
-+                                SBIMCL_RTO_MASK | SBIMCL_STO_MASK,
-+                                (0x3 << SBIMCL_RTO_SHIFT) | 0x2);
++                                SBIMCL_RTO_MASK | SBIMCL_STO_MASK,
++                                (0x3 << SBIMCL_RTO_SHIFT) | 0x2);
 +              } else {
 +                      SET_SBREG(si, &sb->sbimconfiglow, (SBIMCL_RTO_MASK | SBIMCL_STO_MASK), 0);
 +              }
 +              } else {
 +                      SET_SBREG(si, &sb->sbimconfiglow, (SBIMCL_RTO_MASK | SBIMCL_STO_MASK), 0);
 +              }
@@ -16306,7 +13453,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      idx = BADIDX;
 +      switch (BUSTYPE(si->sb.bustype)) {
 +      case PCI_BUS:
 +      idx = BADIDX;
 +      switch (BUSTYPE(si->sb.bustype)) {
 +      case PCI_BUS:
-+              idx = si->sb.buscoreidx; 
++              idx = si->sb.buscoreidx;
 +              break;
 +      case JTAG_BUS:
 +              idx = SB_CC_IDX;
 +              break;
 +      case JTAG_BUS:
 +              idx = SB_CC_IDX;
@@ -16372,8 +13519,10 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      dummy = R_SBREG(si, &sb->sbtmstatelow);
 +      OSL_DELAY(1);
 +      SPINWAIT((R_SBREG(si, &sb->sbtmstatehigh) & SBTMH_BUSY), 100000);
 +      dummy = R_SBREG(si, &sb->sbtmstatelow);
 +      OSL_DELAY(1);
 +      SPINWAIT((R_SBREG(si, &sb->sbtmstatehigh) & SBTMH_BUSY), 100000);
++      if (R_SBREG(si, &sb->sbtmstatehigh) & SBTMH_BUSY)
++              SB_ERROR(("%s: target state still busy\n", __FUNCTION__));
 +
 +
-+      if (R_SBREG(si, &sb->sbidlow) & SBIDL_INIT) {
++      if (R_SBREG(si, &sb->sbidlow) & SBIDL_INIT) {
 +              OR_SBREG(si, &sb->sbimstate, SBIM_RJ);
 +              dummy = R_SBREG(si, &sb->sbimstate);
 +              OSL_DELAY(1);
 +              OR_SBREG(si, &sb->sbimstate, SBIM_RJ);
 +              dummy = R_SBREG(si, &sb->sbimstate);
 +              OSL_DELAY(1);
@@ -16401,10 +13550,28 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +{
 +      sb_info_t *si = SB_INFO(sbh);
 +
 +{
 +      sb_info_t *si = SB_INFO(sbh);
 +
++      /* make sure we come up in fast clock mode */
++      sb_clkctl_clk(sbh, CLK_FAST);
++
 +      /* instant NMI */
 +      switch (si->gpioid) {
 +      case SB_CC:
 +      /* instant NMI */
 +      switch (si->gpioid) {
 +      case SB_CC:
++#ifdef __mips__
++              if (sb_chip(sbh) == BCM4785_CHIP_ID && ticks <= 1)
++                      MTC0(C0_BROADCOM, 4, (1 << 22));
++#endif        /* __mips__ */
 +              sb_corereg(si, 0, OFFSETOF(chipcregs_t, watchdog), ~0, ticks);
 +              sb_corereg(si, 0, OFFSETOF(chipcregs_t, watchdog), ~0, ticks);
++#ifdef __mips__
++              if (sb_chip(sbh) == BCM4785_CHIP_ID && ticks <= 1) {
++                      __asm__ __volatile__ (
++                              ".set\tmips3\n\t"
++                              "sync\n\t"
++                              "wait\n\t"
++                              ".set\tmips0"
++                      );
++                      while (1);
++              }
++#endif        /* __mips__ */
 +              break;
 +      case SB_EXTIF:
 +              sb_corereg(si, si->gpioidx, OFFSETOF(extifregs_t, watchdog), ~0, ticks);
 +              break;
 +      case SB_EXTIF:
 +              sb_corereg(si, si->gpioidx, OFFSETOF(extifregs_t, watchdog), ~0, ticks);
@@ -16417,21 +13584,14 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +sb_pcmcia_init(sb_t *sbh)
 +{
 +      sb_info_t *si;
 +sb_pcmcia_init(sb_t *sbh)
 +{
 +      sb_info_t *si;
-+      uint8 cor;
++      uint8 cor = 0;
 +
 +      si = SB_INFO(sbh);
 +
 +      /* enable d11 mac interrupts */
 +
 +      si = SB_INFO(sbh);
 +
 +      /* enable d11 mac interrupts */
-+      if (si->sb.chip == BCM4301_DEVICE_ID) {
-+              /* Have to use FCR2 in 4301 */
-+              OSL_PCMCIA_READ_ATTR(si->osh, PCMCIA_FCR2 + PCMCIA_COR, &cor, 1);
-+              cor |= COR_IRQEN | COR_FUNEN;
-+              OSL_PCMCIA_WRITE_ATTR(si->osh, PCMCIA_FCR2 + PCMCIA_COR, &cor, 1);
-+      } else {
-+              OSL_PCMCIA_READ_ATTR(si->osh, PCMCIA_FCR0 + PCMCIA_COR, &cor, 1);
-+              cor |= COR_IRQEN | COR_FUNEN;
-+              OSL_PCMCIA_WRITE_ATTR(si->osh, PCMCIA_FCR0 + PCMCIA_COR, &cor, 1);
-+      }
++      OSL_PCMCIA_READ_ATTR(si->osh, PCMCIA_FCR0 + PCMCIA_COR, &cor, 1);
++      cor |= COR_IRQEN | COR_FUNEN;
++      OSL_PCMCIA_WRITE_ATTR(si->osh, PCMCIA_FCR0 + PCMCIA_COR, &cor, 1);
 +
 +}
 +
 +
 +}
 +
@@ -16441,7 +13601,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 + * coremask is the bitvec of cores by index to be enabled.
 + */
 +void
 + * coremask is the bitvec of cores by index to be enabled.
 + */
 +void
-+sb_pci_setup(sb_t *sbh, uint coremask)
++BCMINITFN(sb_pci_setup)(sb_t *sbh, uint coremask)
 +{
 +      sb_info_t *si;
 +      sbconfig_t *sb;
 +{
 +      sb_info_t *si;
 +      sbconfig_t *sb;
@@ -16487,9 +13647,9 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      }
 +
 +      if (PCI(si)) {
 +      }
 +
 +      if (PCI(si)) {
-+              OR_REG(&pciregs->sbtopci2, (SBTOPCI_PREF|SBTOPCI_BURST));
++              OR_REG(si->osh, &pciregs->sbtopci2, (SBTOPCI_PREF|SBTOPCI_BURST));
 +              if (si->sb.buscorerev >= 11)
 +              if (si->sb.buscorerev >= 11)
-+                      OR_REG(&pciregs->sbtopci2, SBTOPCI_RC_READMULTI);
++                      OR_REG(si->osh, &pciregs->sbtopci2, SBTOPCI_RC_READMULTI);
 +              if (si->sb.buscorerev < 5) {
 +                      SET_SBREG(si, &sb->sbimconfiglow, SBIMCL_RTO_MASK | SBIMCL_STO_MASK,
 +                              (0x3 << SBIMCL_RTO_SHIFT) | 0x2);
 +              if (si->sb.buscorerev < 5) {
 +                      SET_SBREG(si, &sb->sbimconfiglow, SBIMCL_RTO_MASK | SBIMCL_STO_MASK,
 +                              (0x3 << SBIMCL_RTO_SHIFT) | 0x2);
@@ -16497,17 +13657,28 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              }
 +      }
 +
 +              }
 +      }
 +
-+      if (PCIE(si) && (si->sb.buscorerev == 0)) {
-+              reg_val = sb_pcie_readreg((void *)sbh, (void *)PCIE_PCIEREGS, PCIE_TLP_WORKAROUNDSREG);
-+              reg_val |= 0x8; 
-+              sb_pcie_writereg((void *)sbh, (void *)PCIE_PCIEREGS, PCIE_TLP_WORKAROUNDSREG, reg_val);
++#ifdef PCIE_SUPPOER
++      /* PCIE workarounds */
++      if (PCIE(si)) {
++              if ((si->sb.buscorerev == 0) || (si->sb.buscorerev == 1)) {
++                      reg_val = sb_pcie_readreg((void *)sbh, (void *)PCIE_PCIEREGS,
++                              PCIE_TLP_WORKAROUNDSREG);
++                      reg_val |= 0x8;
++                      sb_pcie_writereg((void *)sbh, (void *)PCIE_PCIEREGS,
++                              PCIE_TLP_WORKAROUNDSREG, reg_val);
++              }
 +
 +
-+              reg_val = sb_pcie_readreg((void *)sbh, (void *)PCIE_PCIEREGS, PCIE_DLLP_LCREG);
-+              reg_val &= ~(0x40);
-+              sb_pcie_writereg(sbh, (void *)PCIE_PCIEREGS, PCIE_DLLP_LCREG, reg_val);
++              if (si->sb.buscorerev == 1) {
++                      reg_val = sb_pcie_readreg((void *)sbh, (void *)PCIE_PCIEREGS,
++                              PCIE_DLLP_LCREG);
++                      reg_val |= (0x40);
++                      sb_pcie_writereg(sbh, (void *)PCIE_PCIEREGS, PCIE_DLLP_LCREG, reg_val);
++              }
 +
 +
-+              BCMINIT(sb_war30841)(si);
++              if (si->sb.buscorerev == 0)
++                      sb_war30841(si);
 +      }
 +      }
++#endif
 +
 +      /* switch back to previous core */
 +      sb_setcoreidx(sbh, idx);
 +
 +      /* switch back to previous core */
 +      sb_setcoreidx(sbh, idx);
@@ -16616,9 +13787,9 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              else
 +                      return CC_T6_M0;
 +      } else if ((pll_type == PLL_TYPE1) ||
 +              else
 +                      return CC_T6_M0;
 +      } else if ((pll_type == PLL_TYPE1) ||
-+                 (pll_type == PLL_TYPE3) ||
-+                 (pll_type == PLL_TYPE4) ||
-+                 (pll_type == PLL_TYPE7)) {
++                 (pll_type == PLL_TYPE3) ||
++                 (pll_type == PLL_TYPE4) ||
++                 (pll_type == PLL_TYPE7)) {
 +              n1 = factor6(n1);
 +              n2 += CC_F5_BIAS;
 +      } else if (pll_type == PLL_TYPE2) {
 +              n1 = factor6(n1);
 +              n2 += CC_F5_BIAS;
 +      } else if (pll_type == PLL_TYPE2) {
@@ -16632,10 +13803,9 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              ASSERT(0);
 +      /* PLL types 3 and 7 use BASE2 (25Mhz) */
 +      if ((pll_type == PLL_TYPE3) ||
 +              ASSERT(0);
 +      /* PLL types 3 and 7 use BASE2 (25Mhz) */
 +      if ((pll_type == PLL_TYPE3) ||
-+          (pll_type == PLL_TYPE7)) { 
++          (pll_type == PLL_TYPE7)) {
 +              clock =  CC_CLOCK_BASE2 * n1 * n2;
 +              clock =  CC_CLOCK_BASE2 * n1 * n2;
-+      }
-+      else 
++      } else
 +              clock = CC_CLOCK_BASE1 * n1 * n2;
 +
 +      if (clock == 0)
 +              clock = CC_CLOCK_BASE1 * n1 * n2;
 +
 +      if (clock == 0)
@@ -16682,7 +13852,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              if ((mc & CC_T2MC_M3BYP) == 0)
 +                      clock /= m3;
 +
 +              if ((mc & CC_T2MC_M3BYP) == 0)
 +                      clock /= m3;
 +
-+              return(clock);
++              return (clock);
 +      }
 +}
 +
 +      }
 +}
 +
@@ -16706,37 +13876,32 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +      /* switch to extif or chipc core */
 +      if ((eir = (extifregs_t *) sb_setcore(sbh, SB_EXTIF, 0))) {
 +
 +      /* switch to extif or chipc core */
 +      if ((eir = (extifregs_t *) sb_setcore(sbh, SB_EXTIF, 0))) {
-+              n = R_REG(&eir->clockcontrol_n);
-+              m = R_REG(&eir->clockcontrol_sb);
++              n = R_REG(si->osh, &eir->clockcontrol_n);
++              m = R_REG(si->osh, &eir->clockcontrol_sb);
 +      } else if ((cc = (chipcregs_t *) sb_setcore(sbh, SB_CC, 0))) {
 +      } else if ((cc = (chipcregs_t *) sb_setcore(sbh, SB_CC, 0))) {
-+              pll_type = R_REG(&cc->capabilities) & CAP_PLL_MASK;
-+              n = R_REG(&cc->clockcontrol_n);
-+              if (pll_type == PLL_TYPE6)
-+                      m = R_REG(&cc->clockcontrol_mips);
-+              else if (pll_type == PLL_TYPE3)
-+              {
-+                      // Added by Chen-I for 5365 
-+                      if (BCMINIT(sb_chip)(sbh) == BCM5365_DEVICE_ID)         
-+                              m = R_REG(&cc->clockcontrol_sb);
-+                      else
-+                              m = R_REG(&cc->clockcontrol_m2);
++              pll_type = R_REG(si->osh, &cc->capabilities) & CAP_PLL_MASK;
++              if (pll_type == PLL_NONE) {
++                      INTR_RESTORE(si, intr_val);
++                      return 80000000;
 +              }
 +              }
++              n = R_REG(si->osh, &cc->clockcontrol_n);
++              if (pll_type == PLL_TYPE6)
++                      m = R_REG(si->osh, &cc->clockcontrol_m3);
++              else if ((pll_type == PLL_TYPE3) && !(BCMINIT(sb_chip)(sbh) == 0x5365))
++                      m = R_REG(si->osh, &cc->clockcontrol_m2);
 +              else
 +              else
-+                      m = R_REG(&cc->clockcontrol_sb);
++                      m = R_REG(si->osh, &cc->clockcontrol_sb);
 +      } else {
 +              INTR_RESTORE(si, intr_val);
 +              return 0;
 +      }
 +
 +      } else {
 +              INTR_RESTORE(si, intr_val);
 +              return 0;
 +      }
 +
-+      // Added by Chen-I for 5365 
-+      if (BCMINIT(sb_chip)(sbh) == BCM5365_DEVICE_ID)
-+      {
++      /* calculate rate */
++      if (BCMINIT(sb_chip)(sbh) == 0x5365)
 +              rate = 100000000;
 +              rate = 100000000;
-+      }
-+      else
-+      {       
-+              /* calculate rate */
++      else {
 +              rate = sb_clock_rate(pll_type, n, m);
 +              rate = sb_clock_rate(pll_type, n, m);
++
 +              if (pll_type == PLL_TYPE3)
 +                      rate = rate / 2;
 +      }
 +              if (pll_type == PLL_TYPE3)
 +                      rate = rate / 2;
 +      }
@@ -16877,8 +14042,10 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +      priority = GPIO_DRV_PRIORITY; /* compatibility hack */
 +
 +
 +      priority = GPIO_DRV_PRIORITY; /* compatibility hack */
 +
-+      /* only cores on SB_BUS share GPIO's and only applcation users need to reserve/release GPIO */
-+      if ( (BUSTYPE(si->sb.bustype) != SB_BUS) || (!priority))  {
++      /* only cores on SB_BUS share GPIO's and only applcation users need to
++       * reserve/release GPIO
++       */
++      if ((BUSTYPE(si->sb.bustype) != SB_BUS) || (!priority))  {
 +              ASSERT((BUSTYPE(si->sb.bustype) == SB_BUS) && (priority));
 +              return -1;
 +      }
 +              ASSERT((BUSTYPE(si->sb.bustype) == SB_BUS) && (priority));
 +              return -1;
 +      }
@@ -16899,7 +14066,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +/* release one gpio */
 +/* 
 +
 +/* release one gpio */
 +/* 
-+ * releasing the gpio doesn't change the current value on the GPIO last write value 
++ * releasing the gpio doesn't change the current value on the GPIO last write value
 + * persists till some one overwrites it
 +*/
 +
 + * persists till some one overwrites it
 +*/
 +
@@ -16912,8 +14079,10 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +      priority = GPIO_DRV_PRIORITY; /* compatibility hack */
 +
 +
 +      priority = GPIO_DRV_PRIORITY; /* compatibility hack */
 +
-+      /* only cores on SB_BUS share GPIO's and only applcation users need to reserve/release GPIO */
-+      if ( (BUSTYPE(si->sb.bustype) != SB_BUS) || (!priority))  {
++      /* only cores on SB_BUS share GPIO's and only applcation users need to
++       * reserve/release GPIO
++       */
++      if ((BUSTYPE(si->sb.bustype) != SB_BUS) || (!priority))  {
 +              ASSERT((BUSTYPE(si->sb.bustype) == SB_BUS) && (priority));
 +              return -1;
 +      }
 +              ASSERT((BUSTYPE(si->sb.bustype) == SB_BUS) && (priority));
 +              return -1;
 +      }
@@ -16922,7 +14091,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              ASSERT((gpio_bitmask) && !((gpio_bitmask) & (gpio_bitmask - 1)));
 +              return -1;
 +      }
 +              ASSERT((gpio_bitmask) && !((gpio_bitmask) & (gpio_bitmask - 1)));
 +              return -1;
 +      }
-+      
++
 +      /* already released */
 +      if (!(sb_gpioreservation & gpio_bitmask))
 +              return -1;
 +      /* already released */
 +      if (!(sb_gpioreservation & gpio_bitmask))
 +              return -1;
@@ -17045,11 +14214,11 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              return -1;
 +
 +      /* gpio led powersave reg */
 +              return -1;
 +
 +      /* gpio led powersave reg */
-+      return(sb_corereg(si, 0, OFFSETOF(chipcregs_t, gpiotimeroutmask), mask, val));
++      return (sb_corereg(si, 0, OFFSETOF(chipcregs_t, gpiotimeroutmask), mask, val));
 +}
 +
 +}
 +
-+/* mask&set gpio timer val */
-+uint32 
++/* mask & set gpio timer val */
++uint32
 +sb_gpiotimerval(sb_t *sbh, uint32 mask, uint32 gpiotimerval)
 +{
 +      sb_info_t *si;
 +sb_gpiotimerval(sb_t *sbh, uint32 mask, uint32 gpiotimerval)
 +{
 +      sb_info_t *si;
@@ -17058,7 +14227,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      if (si->sb.ccrev < 16)
 +              return -1;
 +
 +      if (si->sb.ccrev < 16)
 +              return -1;
 +
-+      return(sb_corereg(si, 0, OFFSETOF(chipcregs_t, gpiotimerval), mask, gpiotimerval));
++      return (sb_corereg(si, 0, OFFSETOF(chipcregs_t, gpiotimerval), mask, gpiotimerval));
 +}
 +
 +
 +}
 +
 +
@@ -17072,14 +14241,15 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      ASSERT(sb_coreid(&si->sb) == SB_CC);
 +
 +      if (si->sb.ccrev < 6) {
 +      ASSERT(sb_coreid(&si->sb) == SB_CC);
 +
 +      if (si->sb.ccrev < 6) {
-+              if ((BUSTYPE(si->sb.bustype) == PCI_BUS)
-+                      && (OSL_PCI_READ_CONFIG(si->osh, PCI_GPIO_OUT, sizeof (uint32)) & PCI_CFG_GPIO_SCS))
++              if ((BUSTYPE(si->sb.bustype) == PCI_BUS) &&
++                  (OSL_PCI_READ_CONFIG(si->osh, PCI_GPIO_OUT, sizeof(uint32)) &
++                   PCI_CFG_GPIO_SCS))
 +                      return (SCC_SS_PCI);
 +              else
 +                      return (SCC_SS_XTAL);
 +      } else if (si->sb.ccrev < 10) {
 +              cc = (chipcregs_t*) sb_setcoreidx(&si->sb, si->curidx);
 +                      return (SCC_SS_PCI);
 +              else
 +                      return (SCC_SS_XTAL);
 +      } else if (si->sb.ccrev < 10) {
 +              cc = (chipcregs_t*) sb_setcoreidx(&si->sb, si->curidx);
-+              return (R_REG(&cc->slow_clk_ctl) & SCC_SS_MASK);
++              return (R_REG(si->osh, &cc->slow_clk_ctl) & SCC_SS_MASK);
 +      } else  /* Insta-clock */
 +              return (SCC_SS_XTAL);
 +}
 +      } else  /* Insta-clock */
 +              return (SCC_SS_XTAL);
 +}
@@ -17098,7 +14268,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      cc = (chipcregs_t*) sb_setcoreidx(&si->sb, si->curidx);
 +
 +      /* shouldn't be here unless we've established the chip has dynamic clk control */
 +      cc = (chipcregs_t*) sb_setcoreidx(&si->sb, si->curidx);
 +
 +      /* shouldn't be here unless we've established the chip has dynamic clk control */
-+      ASSERT(R_REG(&cc->capabilities) & CAP_PWR_CTL);
++      ASSERT(R_REG(si->osh, &cc->capabilities) & CAP_PWR_CTL);
 +
 +      slowclk = sb_slowclk_src(si);
 +      if (si->sb.ccrev < 6) {
 +
 +      slowclk = sb_slowclk_src(si);
 +      if (si->sb.ccrev < 6) {
@@ -17107,7 +14277,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              else
 +                      return (max? (XTALMAXFREQ/32) : (XTALMINFREQ/32));
 +      } else if (si->sb.ccrev < 10) {
 +              else
 +                      return (max? (XTALMAXFREQ/32) : (XTALMINFREQ/32));
 +      } else if (si->sb.ccrev < 10) {
-+              div = 4 * (((R_REG(&cc->slow_clk_ctl) & SCC_CD_MASK) >> SCC_CD_SHIFT) + 1);
++              div = 4 * (((R_REG(si->osh, &cc->slow_clk_ctl) & SCC_CD_MASK) >> SCC_CD_SHIFT) + 1);
 +              if (slowclk == SCC_SS_LPO)
 +                      return (max? LPOMAXFREQ : LPOMINFREQ);
 +              else if (slowclk == SCC_SS_XTAL)
 +              if (slowclk == SCC_SS_LPO)
 +                      return (max? LPOMAXFREQ : LPOMINFREQ);
 +              else if (slowclk == SCC_SS_XTAL)
@@ -17118,7 +14288,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +                      ASSERT(0);
 +      } else {
 +              /* Chipc rev 10 is InstaClock */
 +                      ASSERT(0);
 +      } else {
 +              /* Chipc rev 10 is InstaClock */
-+              div = R_REG(&cc->system_clk_ctl) >> SYCC_CD_SHIFT;
++              div = R_REG(si->osh, &cc->system_clk_ctl) >> SYCC_CD_SHIFT;
 +              div = 4 * (div + 1);
 +              return (max ? XTALMAXFREQ : (XTALMINFREQ/div));
 +      }
 +              div = 4 * (div + 1);
 +              return (max ? XTALMAXFREQ : (XTALMINFREQ/div));
 +      }
@@ -17126,7 +14296,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +}
 +
 +static void
 +}
 +
 +static void
-+sb_clkctl_setdelay(sb_info_t *si, void *chipcregs)
++BCMINITFN(sb_clkctl_setdelay)(sb_info_t *si, void *chipcregs)
 +{
 +      chipcregs_t * cc;
 +      uint slowmaxfreq, pll_delay, slowclk;
 +{
 +      chipcregs_t * cc;
 +      uint slowmaxfreq, pll_delay, slowclk;
@@ -17137,67 +14307,25 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      /* If the slow clock is not sourced by the xtal then add the xtal_on_delay
 +       * since the xtal will also be powered down by dynamic clk control logic.
 +       */
 +      /* If the slow clock is not sourced by the xtal then add the xtal_on_delay
 +       * since the xtal will also be powered down by dynamic clk control logic.
 +       */
-+      slowclk = sb_slowclk_src(si);
-+      if (slowclk != SCC_SS_XTAL)
-+              pll_delay += XTAL_ON_DELAY;
-+
-+      /* Starting with 4318 it is ILP that is used for the delays */
-+      slowmaxfreq = sb_slowclk_freq(si, (si->sb.ccrev >= 10) ? FALSE : TRUE);
-+
-+      pll_on_delay = ((slowmaxfreq * pll_delay) + 999999) / 1000000;
-+      fref_sel_delay = ((slowmaxfreq * FREF_DELAY) + 999999) / 1000000;
-+
-+      cc = (chipcregs_t *)chipcregs;
-+      W_REG(&cc->pll_on_delay, pll_on_delay);
-+      W_REG(&cc->fref_sel_delay, fref_sel_delay);
-+}
-+
-+int
-+sb_pwrctl_slowclk(void *sbh, bool set, uint *div)
-+{
-+      sb_info_t *si;
-+      uint origidx;
-+      chipcregs_t *cc;
-+      uint intr_val = 0;
-+      uint err = 0;
-+      
-+      si = SB_INFO(sbh);
-+
-+      /* chipcommon cores prior to rev6 don't support slowclkcontrol */
-+      if (si->sb.ccrev < 6)
-+              return 1;
-+
-+      /* chipcommon cores rev10 are a whole new ball game */
-+      if (si->sb.ccrev >= 10)
-+              return 1;
-+
-+      if (set && ((*div % 4) || (*div < 4)))
-+              return 2;
-+      
-+      INTR_OFF(si, intr_val);
-+      origidx = si->curidx;
-+      cc = (chipcregs_t*) sb_setcore(sbh, SB_CC, 0);
-+      ASSERT(cc != NULL);
-+      
-+      if (!(R_REG(&cc->capabilities) & CAP_PWR_CTL)) {
-+              err = 3;
-+              goto done;
-+      }
 +
 +
-+      if (set) {
-+              SET_REG(&cc->slow_clk_ctl, SCC_CD_MASK, ((*div / 4 - 1) << SCC_CD_SHIFT));
-+              sb_clkctl_setdelay(sbh, (void *)cc);
-+      } else
-+              *div = 4 * (((R_REG(&cc->slow_clk_ctl) & SCC_CD_MASK) >> SCC_CD_SHIFT) + 1);
++      slowclk = sb_slowclk_src(si);
++      if (slowclk != SCC_SS_XTAL)
++              pll_delay += XTAL_ON_DELAY;
 +
 +
-+done:
-+      sb_setcoreidx(sbh, origidx);
-+      INTR_RESTORE(si, intr_val);
-+      return err;
++      /* Starting with 4318 it is ILP that is used for the delays */
++      slowmaxfreq = sb_slowclk_freq(si, (si->sb.ccrev >= 10) ? FALSE : TRUE);
++
++      pll_on_delay = ((slowmaxfreq * pll_delay) + 999999) / 1000000;
++      fref_sel_delay = ((slowmaxfreq * FREF_DELAY) + 999999) / 1000000;
++
++      cc = (chipcregs_t *)chipcregs;
++      W_REG(si->osh, &cc->pll_on_delay, pll_on_delay);
++      W_REG(si->osh, &cc->fref_sel_delay, fref_sel_delay);
 +}
 +
 +/* initialize power control delay registers */
 +}
 +
 +/* initialize power control delay registers */
-+void sb_clkctl_init(sb_t *sbh)
++void
++BCMINITFN(sb_clkctl_init)(sb_t *sbh)
 +{
 +      sb_info_t *si;
 +      uint origidx;
 +{
 +      sb_info_t *si;
 +      uint origidx;
@@ -17210,26 +14338,24 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      if ((cc = (chipcregs_t*) sb_setcore(sbh, SB_CC, 0)) == NULL)
 +              return;
 +
 +      if ((cc = (chipcregs_t*) sb_setcore(sbh, SB_CC, 0)) == NULL)
 +              return;
 +
-+      if (!(R_REG(&cc->capabilities) & CAP_PWR_CTL))
-+              goto done;
++      if ((si->sb.chip == BCM4321_CHIP_ID) && (si->sb.chiprev < 2))
++              W_REG(si->osh, &cc->chipcontrol,
++                    (si->sb.chiprev == 0) ? CHIPCTRL_4321A0_DEFAULT : CHIPCTRL_4321A1_DEFAULT);
 +
 +
-+      /* 4317pc does not work with SlowClock less than 5 MHz */
-+      if ((BUSTYPE(si->sb.bustype) == PCMCIA_BUS) && (si->sb.ccrev >= 6) && (si->sb.ccrev < 10))
-+              SET_REG(&cc->slow_clk_ctl, SCC_CD_MASK, (ILP_DIV_5MHZ << SCC_CD_SHIFT));
++      if (!(R_REG(si->osh, &cc->capabilities) & CAP_PWR_CTL))
++              goto done;
 +
 +      /* set all Instaclk chip ILP to 1 MHz */
 +      else if (si->sb.ccrev >= 10)
 +
 +      /* set all Instaclk chip ILP to 1 MHz */
 +      else if (si->sb.ccrev >= 10)
-+              SET_REG(&cc->system_clk_ctl, SYCC_CD_MASK, (ILP_DIV_1MHZ << SYCC_CD_SHIFT));
-+      
++              SET_REG(si->osh, &cc->system_clk_ctl, SYCC_CD_MASK,
++                      (ILP_DIV_1MHZ << SYCC_CD_SHIFT));
++
 +      sb_clkctl_setdelay(si, (void *)cc);
 +
 +done:
 +      sb_setcoreidx(sbh, origidx);
 +}
 +      sb_clkctl_setdelay(si, (void *)cc);
 +
 +done:
 +      sb_setcoreidx(sbh, origidx);
 +}
-+void sb_pwrctl_init(sb_t *sbh)
-+{
-+sb_clkctl_init(sbh);
-+}
++
 +/* return the value suitable for writing to the dot11 core FAST_PWRUP_DELAY register */
 +uint16
 +sb_clkctl_fast_pwrup_delay(sb_t *sbh)
 +/* return the value suitable for writing to the dot11 core FAST_PWRUP_DELAY register */
 +uint16
 +sb_clkctl_fast_pwrup_delay(sb_t *sbh)
@@ -17250,21 +14376,19 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      if ((cc = (chipcregs_t*) sb_setcore(sbh, SB_CC, 0)) == NULL)
 +              goto done;
 +
 +      if ((cc = (chipcregs_t*) sb_setcore(sbh, SB_CC, 0)) == NULL)
 +              goto done;
 +
-+      if (!(R_REG(&cc->capabilities) & CAP_PWR_CTL))
++      if (!(R_REG(si->osh, &cc->capabilities) & CAP_PWR_CTL))
 +              goto done;
 +
 +      slowminfreq = sb_slowclk_freq(si, FALSE);
 +              goto done;
 +
 +      slowminfreq = sb_slowclk_freq(si, FALSE);
-+      fpdelay = (((R_REG(&cc->pll_on_delay) + 2) * 1000000) + (slowminfreq - 1)) / slowminfreq;
++      fpdelay = (((R_REG(si->osh, &cc->pll_on_delay) + 2) * 1000000) +
++                 (slowminfreq - 1)) / slowminfreq;
 +
 +done:
 +      sb_setcoreidx(sbh, origidx);
 +      INTR_RESTORE(si, intr_val);
 +      return (fpdelay);
 +}
 +
 +done:
 +      sb_setcoreidx(sbh, origidx);
 +      INTR_RESTORE(si, intr_val);
 +      return (fpdelay);
 +}
-+uint16 sb_pwrctl_fast_pwrup_delay(sb_t *sbh)
-+{
-+return sb_clkctl_fast_pwrup_delay(sbh);
-+}
++
 +/* turn primary xtal and/or pll off/on */
 +int
 +sb_clkctl_xtal(sb_t *sbh, uint what, bool on)
 +/* turn primary xtal and/or pll off/on */
 +int
 +sb_clkctl_xtal(sb_t *sbh, uint what, bool on)
@@ -17287,9 +14411,9 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +                      if (PCIE(si))
 +                              return -1;
 +
 +                      if (PCIE(si))
 +                              return -1;
 +
-+                      in = OSL_PCI_READ_CONFIG(si->osh, PCI_GPIO_IN, sizeof (uint32));
-+                      out = OSL_PCI_READ_CONFIG(si->osh, PCI_GPIO_OUT, sizeof (uint32));
-+                      outen = OSL_PCI_READ_CONFIG(si->osh, PCI_GPIO_OUTEN, sizeof (uint32));
++                      in = OSL_PCI_READ_CONFIG(si->osh, PCI_GPIO_IN, sizeof(uint32));
++                      out = OSL_PCI_READ_CONFIG(si->osh, PCI_GPIO_OUT, sizeof(uint32));
++                      outen = OSL_PCI_READ_CONFIG(si->osh, PCI_GPIO_OUTEN, sizeof(uint32));
 +
 +                      /*
 +                       * Avoid glitching the clock if GPRS is already using it.
 +
 +                      /*
 +                       * Avoid glitching the clock if GPRS is already using it.
@@ -17310,15 +14434,18 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +                                      out |= PCI_CFG_GPIO_XTAL;
 +                                      if (what & PLL)
 +                                              out |= PCI_CFG_GPIO_PLL;
 +                                      out |= PCI_CFG_GPIO_XTAL;
 +                                      if (what & PLL)
 +                                              out |= PCI_CFG_GPIO_PLL;
-+                                      OSL_PCI_WRITE_CONFIG(si->osh, PCI_GPIO_OUT, sizeof (uint32), out);
-+                                      OSL_PCI_WRITE_CONFIG(si->osh, PCI_GPIO_OUTEN, sizeof (uint32), outen);
++                                      OSL_PCI_WRITE_CONFIG(si->osh, PCI_GPIO_OUT,
++                                                           sizeof(uint32), out);
++                                      OSL_PCI_WRITE_CONFIG(si->osh, PCI_GPIO_OUTEN,
++                                                           sizeof(uint32), outen);
 +                                      OSL_DELAY(XTAL_ON_DELAY);
 +                              }
 +
 +                              /* turn pll on */
 +                              if (what & PLL) {
 +                                      out &= ~PCI_CFG_GPIO_PLL;
 +                                      OSL_DELAY(XTAL_ON_DELAY);
 +                              }
 +
 +                              /* turn pll on */
 +                              if (what & PLL) {
 +                                      out &= ~PCI_CFG_GPIO_PLL;
-+                                      OSL_PCI_WRITE_CONFIG(si->osh, PCI_GPIO_OUT, sizeof (uint32), out);
++                                      OSL_PCI_WRITE_CONFIG(si->osh, PCI_GPIO_OUT,
++                                                           sizeof(uint32), out);
 +                                      OSL_DELAY(2000);
 +                              }
 +                      } else {
 +                                      OSL_DELAY(2000);
 +                              }
 +                      } else {
@@ -17326,8 +14453,9 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +                                      out &= ~PCI_CFG_GPIO_XTAL;
 +                              if (what & PLL)
 +                                      out |= PCI_CFG_GPIO_PLL;
 +                                      out &= ~PCI_CFG_GPIO_XTAL;
 +                              if (what & PLL)
 +                                      out |= PCI_CFG_GPIO_PLL;
-+                              OSL_PCI_WRITE_CONFIG(si->osh, PCI_GPIO_OUT, sizeof (uint32), out);
-+                              OSL_PCI_WRITE_CONFIG(si->osh, PCI_GPIO_OUTEN, sizeof (uint32), outen);
++                              OSL_PCI_WRITE_CONFIG(si->osh, PCI_GPIO_OUT, sizeof(uint32), out);
++                              OSL_PCI_WRITE_CONFIG(si->osh, PCI_GPIO_OUTEN, sizeof(uint32),
++                                                   outen);
 +                      }
 +
 +              default:
 +                      }
 +
 +              default:
@@ -17337,13 +14465,8 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      return (0);
 +}
 +
 +      return (0);
 +}
 +
-+int sb_pwrctl_xtal(sb_t *sbh, uint what, bool on)
-+{
-+return sb_clkctl_xtal(sbh,what,on);
-+}
-+
 +/* set dynamic clk control mode (forceslow, forcefast, dynamic) */
 +/* set dynamic clk control mode (forceslow, forcefast, dynamic) */
-+/*   returns true if ignore pll off is set and false if it is not */
++/*   returns true if we are forcing fast clock */
 +bool
 +sb_clkctl_clk(sb_t *sbh, uint mode)
 +{
 +bool
 +sb_clkctl_clk(sb_t *sbh, uint mode)
 +{
@@ -17351,7 +14474,6 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      uint origidx;
 +      chipcregs_t *cc;
 +      uint32 scc;
 +      uint origidx;
 +      chipcregs_t *cc;
 +      uint32 scc;
-+      bool forcefastclk=FALSE;
 +      uint intr_val = 0;
 +
 +      si = SB_INFO(sbh);
 +      uint intr_val = 0;
 +
 +      si = SB_INFO(sbh);
@@ -17360,60 +14482,73 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      if (si->sb.ccrev < 6)
 +              return (FALSE);
 +
 +      if (si->sb.ccrev < 6)
 +              return (FALSE);
 +
-+      /* chipcommon cores rev10 are a whole new ball game */
-+      if (si->sb.ccrev >= 10)
-+              return (FALSE);
++
++      /* Chips with ccrev 10 are EOL and they don't have SYCC_HR which we use below */
++      ASSERT(si->sb.ccrev != 10);
 +
 +      INTR_OFF(si, intr_val);
 +
 +      origidx = si->curidx;
 +
 +
 +      INTR_OFF(si, intr_val);
 +
 +      origidx = si->curidx;
 +
++      if (sb_setcore(sbh, SB_MIPS33, 0) && (sb_corerev(&si->sb) <= 7) &&
++          (BUSTYPE(si->sb.bustype) == SB_BUS) && (si->sb.ccrev >= 10))
++              goto done;
++
++      /* PR32414WAR  "Force HT clock on" all the time, no dynamic clk ctl */
++      if ((si->sb.chip == BCM4311_CHIP_ID) && (si->sb.chiprev <= 1))
++              goto done;
++
 +      cc = (chipcregs_t*) sb_setcore(sbh, SB_CC, 0);
 +      ASSERT(cc != NULL);
 +
 +      cc = (chipcregs_t*) sb_setcore(sbh, SB_CC, 0);
 +      ASSERT(cc != NULL);
 +
-+      if (!(R_REG(&cc->capabilities) & CAP_PWR_CTL))
++      if (!(R_REG(si->osh, &cc->capabilities) & CAP_PWR_CTL))
 +              goto done;
 +
 +      switch (mode) {
 +      case CLK_FAST:  /* force fast (pll) clock */
 +              goto done;
 +
 +      switch (mode) {
 +      case CLK_FAST:  /* force fast (pll) clock */
-+              /* don't forget to force xtal back on before we clear SCC_DYN_XTAL.. */
-+              sb_clkctl_xtal(&si->sb, XTAL, ON);
++              if (si->sb.ccrev < 10) {
++                      /* don't forget to force xtal back on before we clear SCC_DYN_XTAL.. */
++                      sb_clkctl_xtal(&si->sb, XTAL, ON);
 +
 +
-+              SET_REG(&cc->slow_clk_ctl, (SCC_XC | SCC_FS | SCC_IP), SCC_IP);
++                      SET_REG(si->osh, &cc->slow_clk_ctl, (SCC_XC | SCC_FS | SCC_IP), SCC_IP);
++              } else
++                      OR_REG(si->osh, &cc->system_clk_ctl, SYCC_HR);
++              /* wait for the PLL */
++              OSL_DELAY(PLL_DELAY);
 +              break;
 +
 +      case CLK_DYNAMIC:       /* enable dynamic clock control */
 +              break;
 +
 +      case CLK_DYNAMIC:       /* enable dynamic clock control */
-+              scc = R_REG(&cc->slow_clk_ctl);
-+              scc &= ~(SCC_FS | SCC_IP | SCC_XC);
-+              if ((scc & SCC_SS_MASK) != SCC_SS_XTAL)
-+                      scc |= SCC_XC;
-+              W_REG(&cc->slow_clk_ctl, scc);
-+
-+              /* for dynamic control, we have to release our xtal_pu "force on" */
-+              if (scc & SCC_XC)
-+                      sb_clkctl_xtal(&si->sb, XTAL, OFF);
++
++              if (si->sb.ccrev < 10) {
++                      scc = R_REG(si->osh, &cc->slow_clk_ctl);
++                      scc &= ~(SCC_FS | SCC_IP | SCC_XC);
++                      if ((scc & SCC_SS_MASK) != SCC_SS_XTAL)
++                              scc |= SCC_XC;
++                      W_REG(si->osh, &cc->slow_clk_ctl, scc);
++
++                      /* for dynamic control, we have to release our xtal_pu "force on" */
++                      if (scc & SCC_XC)
++                              sb_clkctl_xtal(&si->sb, XTAL, OFF);
++              } else {
++                      /* Instaclock */
++                      AND_REG(si->osh, &cc->system_clk_ctl, ~SYCC_HR);
++              }
 +              break;
 +
 +      default:
 +              ASSERT(0);
 +      }
 +
 +              break;
 +
 +      default:
 +              ASSERT(0);
 +      }
 +
-+      /* Is the h/w forcing the use of the fast clk */
-+      forcefastclk = (bool)((R_REG(&cc->slow_clk_ctl) & SCC_IP) == SCC_IP);
-+
 +done:
 +      sb_setcoreidx(sbh, origidx);
 +      INTR_RESTORE(si, intr_val);
 +done:
 +      sb_setcoreidx(sbh, origidx);
 +      INTR_RESTORE(si, intr_val);
-+      return (forcefastclk);
++      return (mode == CLK_FAST);
 +}
 +
 +}
 +
-+bool sb_pwrctl_clk(sb_t *sbh, uint mode)
-+{
-+return sb_clkctl_clk(sbh, mode);
-+}
 +/* register driver interrupt disabling and restoring callback functions */
 +void
 +/* register driver interrupt disabling and restoring callback functions */
 +void
-+sb_register_intr_callback(sb_t *sbh, void *intrsoff_fn, void *intrsrestore_fn, void *intrsenabled_fn, void *intr_arg)
++sb_register_intr_callback(sb_t *sbh, void *intrsoff_fn, void *intrsrestore_fn,
++                          void *intrsenabled_fn, void *intr_arg)
 +{
 +      sb_info_t *si;
 +
 +{
 +      sb_info_t *si;
 +
@@ -17429,29 +14564,41 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +}
 +
 +
 +}
 +
 +
-+void
-+sb_corepciid(sb_t *sbh, uint16 *pcivendor, uint16 *pcidevice, 
-+      uint8 *pciclass, uint8 *pcisubclass, uint8 *pciprogif)
++int
++sb_corepciid(sb_t *sbh, uint func, uint16 *pcivendor, uint16 *pcidevice,
++             uint8 *pciclass, uint8 *pcisubclass, uint8 *pciprogif,
++             uint8 *pciheader)
 +{
 +{
-+      uint vendor, core, unit;
++      uint16 vendor = 0xffff, device = 0xffff;
++      uint core, unit;
 +      uint chip, chippkg;
 +      uint chip, chippkg;
-+      char varname[8];
++      uint nfunc;
++      char varname[SB_DEVPATH_BUFSZ + 8];
 +      uint8 class, subclass, progif;
 +      uint8 class, subclass, progif;
-+      
-+      vendor = sb_corevendor(sbh);
++      char devpath[SB_DEVPATH_BUFSZ];
++      uint8 header;
++
 +      core = sb_coreid(sbh);
 +      unit = sb_coreunit(sbh);
 +
 +      core = sb_coreid(sbh);
 +      unit = sb_coreunit(sbh);
 +
-+      chip = BCMINIT(sb_chip)(sbh);
-+      chippkg = BCMINIT(sb_chippkg)(sbh);
++      chip = sb_chip(sbh);
++      chippkg = sb_chippkg(sbh);
 +
 +      progif = 0;
 +
 +      progif = 0;
-+      
++      header = PCI_HEADER_NORMAL;
++
++      /* Verify whether the function exists for the core */
++      nfunc = (core == SB_USB20H) ? 2 : 1;
++      if (func >= nfunc)
++              return BCME_ERROR;
++
 +      /* Known vendor translations */
 +      /* Known vendor translations */
-+      switch (vendor) {
++      switch (sb_corevendor(sbh)) {
 +      case SB_VEND_BCM:
 +              vendor = VENDOR_BROADCOM;
 +              break;
 +      case SB_VEND_BCM:
 +              vendor = VENDOR_BROADCOM;
 +              break;
++      default:
++              return BCME_ERROR;
 +      }
 +
 +      /* Determine class based on known core codes */
 +      }
 +
 +      /* Determine class based on known core codes */
@@ -17459,97 +14606,144 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      case SB_ILINE20:
 +              class = PCI_CLASS_NET;
 +              subclass = PCI_NET_ETHER;
 +      case SB_ILINE20:
 +              class = PCI_CLASS_NET;
 +              subclass = PCI_NET_ETHER;
-+              core = BCM47XX_ILINE_ID;
++              device = BCM47XX_ILINE_ID;
 +              break;
 +      case SB_ENET:
 +              class = PCI_CLASS_NET;
 +              subclass = PCI_NET_ETHER;
 +              break;
 +      case SB_ENET:
 +              class = PCI_CLASS_NET;
 +              subclass = PCI_NET_ETHER;
-+              core = BCM47XX_ENET_ID;
++              device = BCM47XX_ENET_ID;
++              break;
++      case SB_GIGETH:
++              class = PCI_CLASS_NET;
++              subclass = PCI_NET_ETHER;
++              device = BCM47XX_GIGETH_ID;
 +              break;
 +      case SB_SDRAM:
 +      case SB_MEMC:
 +              class = PCI_CLASS_MEMORY;
 +              subclass = PCI_MEMORY_RAM;
 +              break;
 +      case SB_SDRAM:
 +      case SB_MEMC:
 +              class = PCI_CLASS_MEMORY;
 +              subclass = PCI_MEMORY_RAM;
++              device = (uint16)core;
 +              break;
 +      case SB_PCI:
 +      case SB_PCIE:
 +              class = PCI_CLASS_BRIDGE;
 +              subclass = PCI_BRIDGE_PCI;
 +              break;
 +      case SB_PCI:
 +      case SB_PCIE:
 +              class = PCI_CLASS_BRIDGE;
 +              subclass = PCI_BRIDGE_PCI;
++              device = (uint16)core;
++              header = PCI_HEADER_BRIDGE;
 +              break;
 +      case SB_MIPS:
 +      case SB_MIPS33:
 +              class = PCI_CLASS_CPU;
 +              subclass = PCI_CPU_MIPS;
 +              break;
 +      case SB_MIPS:
 +      case SB_MIPS33:
 +              class = PCI_CLASS_CPU;
 +              subclass = PCI_CPU_MIPS;
++              device = (uint16)core;
 +              break;
 +      case SB_CODEC:
 +              class = PCI_CLASS_COMM;
 +              subclass = PCI_COMM_MODEM;
 +              break;
 +      case SB_CODEC:
 +              class = PCI_CLASS_COMM;
 +              subclass = PCI_COMM_MODEM;
-+              core = BCM47XX_V90_ID;
++              device = BCM47XX_V90_ID;
 +              break;
 +      case SB_USB:
 +              class = PCI_CLASS_SERIAL;
 +              subclass = PCI_SERIAL_USB;
 +              progif = 0x10; /* OHCI */
 +              break;
 +      case SB_USB:
 +              class = PCI_CLASS_SERIAL;
 +              subclass = PCI_SERIAL_USB;
 +              progif = 0x10; /* OHCI */
-+              core = BCM47XX_USB_ID;
++              device = BCM47XX_USB_ID;
 +              break;
 +      case SB_USB11H:
 +              class = PCI_CLASS_SERIAL;
 +              subclass = PCI_SERIAL_USB;
 +              progif = 0x10; /* OHCI */
 +              break;
 +      case SB_USB11H:
 +              class = PCI_CLASS_SERIAL;
 +              subclass = PCI_SERIAL_USB;
 +              progif = 0x10; /* OHCI */
-+              core = BCM47XX_USBH_ID;
++              device = BCM47XX_USBH_ID;
++              break;
++      case SB_USB20H:
++              class = PCI_CLASS_SERIAL;
++              subclass = PCI_SERIAL_USB;
++              progif = func == 0 ? 0x10 : 0x20; /* OHCI/EHCI */
++              device = BCM47XX_USB20H_ID;
++              header = 0x80; /* multifunction */
 +              break;
 +      case SB_USB11D:
 +              class = PCI_CLASS_SERIAL;
 +              subclass = PCI_SERIAL_USB;
 +              break;
 +      case SB_USB11D:
 +              class = PCI_CLASS_SERIAL;
 +              subclass = PCI_SERIAL_USB;
-+              core = BCM47XX_USBD_ID;
++              device = BCM47XX_USBD_ID;
++              break;
++      case SB_USB20D:
++              class = PCI_CLASS_SERIAL;
++              subclass = PCI_SERIAL_USB;
++              device = BCM47XX_USB20D_ID;
 +              break;
 +      case SB_IPSEC:
 +              class = PCI_CLASS_CRYPT;
 +              subclass = PCI_CRYPT_NETWORK;
 +              break;
 +      case SB_IPSEC:
 +              class = PCI_CLASS_CRYPT;
 +              subclass = PCI_CRYPT_NETWORK;
-+              core = BCM47XX_IPSEC_ID;
++              device = BCM47XX_IPSEC_ID;
 +              break;
 +      case SB_ROBO:
 +              class = PCI_CLASS_NET;
 +              subclass = PCI_NET_OTHER;
 +              break;
 +      case SB_ROBO:
 +              class = PCI_CLASS_NET;
 +              subclass = PCI_NET_OTHER;
-+              core = BCM47XX_ROBO_ID;
++              device = BCM47XX_ROBO_ID;
 +              break;
 +      case SB_EXTIF:
 +      case SB_CC:
 +              class = PCI_CLASS_MEMORY;
 +              subclass = PCI_MEMORY_FLASH;
 +              break;
 +      case SB_EXTIF:
 +      case SB_CC:
 +              class = PCI_CLASS_MEMORY;
 +              subclass = PCI_MEMORY_FLASH;
++              device = (uint16)core;
 +              break;
 +      case SB_D11:
 +              class = PCI_CLASS_NET;
 +              subclass = PCI_NET_OTHER;
 +              break;
 +      case SB_D11:
 +              class = PCI_CLASS_NET;
 +              subclass = PCI_NET_OTHER;
-+              /* Let an nvram variable override this */
++              /* Let nvram variable override core ID */
++              sb_devpath(sbh, devpath, sizeof(devpath));
++              sprintf(varname, "%sdevid", devpath);
++              if ((device = (uint16)getintvar(NULL, varname)))
++                      break;
++              /*
++              * no longer support wl%did, but keep the code
++              * here for backward compatibility.
++              */
 +              sprintf(varname, "wl%did", unit);
 +              sprintf(varname, "wl%did", unit);
-+              if ((core = getintvar(NULL, varname)) == 0) {
-+                      if (chip == BCM4712_DEVICE_ID) {
-+                              if (chippkg == BCM4712SMALL_PKG_ID)
-+                                      core = BCM4306_D11G_ID;
-+                              else
-+                                      core = BCM4306_D11DUAL_ID;
-+                      }
++              if ((device = (uint16)getintvar(NULL, varname)))
++                      break;
++              /* Chip specific conversion */
++              if (chip == BCM4712_CHIP_ID) {
++                      if (chippkg == BCM4712SMALL_PKG_ID)
++                              device = BCM4306_D11G_ID;
++                      else
++                              device = BCM4306_D11DUAL_ID;
++                      break;
 +              }
 +              }
++              /* ignore it */
++              device = 0xffff;
++              break;
++      case SB_SATAXOR:
++              class = PCI_CLASS_XOR;
++              subclass = PCI_XOR_QDMA;
++              device = BCM47XX_SATAXOR_ID;
++              break;
++      case SB_ATA100:
++              class = PCI_CLASS_DASDI;
++              subclass = PCI_DASDI_IDE;
++              device = BCM47XX_ATA100_ID;
 +              break;
 +
 +      default:
 +              class = subclass = progif = 0xff;
 +              break;
 +
 +      default:
 +              class = subclass = progif = 0xff;
++              device = (uint16)core;
 +              break;
 +      }
 +
 +              break;
 +      }
 +
-+      *pcivendor = (uint16)vendor;
-+      *pcidevice = (uint16)core;
++      *pcivendor = vendor;
++      *pcidevice = device;
 +      *pciclass = class;
 +      *pcisubclass = subclass;
 +      *pciprogif = progif;
 +      *pciclass = class;
 +      *pcisubclass = subclass;
 +      *pciprogif = progif;
-+}
++      *pciheader = header;
 +
 +
++      return 0;
++}
 +
 +
 +
 +/* use the mdio interface to write to mdio slaves */
 +
 +
 +
 +/* use the mdio interface to write to mdio slaves */
-+static int 
++static int
 +sb_pcie_mdiowrite(sb_info_t *si,  uint physmedia, uint regaddr, uint val)
 +{
 +      uint mdiodata;
 +sb_pcie_mdiowrite(sb_info_t *si,  uint physmedia, uint regaddr, uint val)
 +{
 +      uint mdiodata;
@@ -17557,24 +14751,24 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      sbpcieregs_t *pcieregs;
 +
 +      pcieregs = (sbpcieregs_t*) sb_setcoreidx(&si->sb, si->sb.buscoreidx);
 +      sbpcieregs_t *pcieregs;
 +
 +      pcieregs = (sbpcieregs_t*) sb_setcoreidx(&si->sb, si->sb.buscoreidx);
-+      ASSERT (pcieregs);
++      ASSERT(pcieregs);
 +
 +
-+      /* enable mdio access to SERDES */              
-+      W_REG((&pcieregs->mdiocontrol), MDIOCTL_PREAM_EN | MDIOCTL_DIVISOR_VAL);
++      /* enable mdio access to SERDES */
++      W_REG(si->osh, (&pcieregs->mdiocontrol), MDIOCTL_PREAM_EN | MDIOCTL_DIVISOR_VAL);
 +
 +
-+      mdiodata = MDIODATA_START | MDIODATA_WRITE | 
++      mdiodata = MDIODATA_START | MDIODATA_WRITE |
 +              (physmedia << MDIODATA_DEVADDR_SHF) |
 +              (regaddr << MDIODATA_REGADDR_SHF) | MDIODATA_TA | val;
 +
 +              (physmedia << MDIODATA_DEVADDR_SHF) |
 +              (regaddr << MDIODATA_REGADDR_SHF) | MDIODATA_TA | val;
 +
-+      W_REG((&pcieregs->mdiodata), mdiodata);
++      W_REG(si->osh, (&pcieregs->mdiodata), mdiodata);
 +
 +      PR28829_DELAY();
 +
 +      /* retry till the transaction is complete */
 +
 +      PR28829_DELAY();
 +
 +      /* retry till the transaction is complete */
-+      while ( i < 10 ) {
-+              if (R_REG(&(pcieregs->mdiocontrol)) & MDIOCTL_ACCESS_DONE) {
-+                      /* Disable mdio access to SERDES */             
-+                      W_REG((&pcieregs->mdiocontrol), 0);
++      while (i < 10) {
++              if (R_REG(si->osh, &(pcieregs->mdiocontrol)) & MDIOCTL_ACCESS_DONE) {
++                      /* Disable mdio access to SERDES */
++                      W_REG(si->osh, (&pcieregs->mdiocontrol), 0);
 +                      return 0;
 +              }
 +              OSL_DELAY(1000);
 +                      return 0;
 +              }
 +              OSL_DELAY(1000);
@@ -17582,87 +14776,86 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      }
 +
 +      SB_ERROR(("sb_pcie_mdiowrite: timed out\n"));
 +      }
 +
 +      SB_ERROR(("sb_pcie_mdiowrite: timed out\n"));
-+      /* Disable mdio access to SERDES */             
-+      W_REG((&pcieregs->mdiocontrol), 0);
++      /* Disable mdio access to SERDES */
++      W_REG(si->osh, (&pcieregs->mdiocontrol), 0);
 +      ASSERT(0);
 +      ASSERT(0);
-+      return 1; 
++      return 1;
 +
 +}
 +
 +
 +}
 +
-+/* indirect way to read pcie config regs*/
-+uint 
++/* indirect way to read pcie config regs */
++uint
 +sb_pcie_readreg(void *sb, void* arg1, uint offset)
 +{
 +      sb_info_t *si;
 +      sb_t   *sbh;
 +      uint retval = 0xFFFFFFFF;
 +sb_pcie_readreg(void *sb, void* arg1, uint offset)
 +{
 +      sb_info_t *si;
 +      sb_t   *sbh;
 +      uint retval = 0xFFFFFFFF;
-+      sbpcieregs_t *pcieregs; 
++      sbpcieregs_t *pcieregs;
 +      uint addrtype;
 +
 +      sbh = (sb_t *)sb;
 +      si = SB_INFO(sbh);
 +      uint addrtype;
 +
 +      sbh = (sb_t *)sb;
 +      si = SB_INFO(sbh);
-+      ASSERT (PCIE(si)); 
++      ASSERT(PCIE(si));
 +
 +      pcieregs = (sbpcieregs_t *)sb_setcore(sbh, SB_PCIE, 0);
 +
 +      pcieregs = (sbpcieregs_t *)sb_setcore(sbh, SB_PCIE, 0);
-+      ASSERT (pcieregs);
++      ASSERT(pcieregs);
 +
 +      addrtype = (uint)((uintptr)arg1);
 +
 +      addrtype = (uint)((uintptr)arg1);
-+      switch(addrtype) {
++      switch (addrtype) {
 +              case PCIE_CONFIGREGS:
 +              case PCIE_CONFIGREGS:
-+                      W_REG((&pcieregs->configaddr),offset);
-+                      retval = R_REG(&(pcieregs->configdata));
++                      W_REG(si->osh, (&pcieregs->configaddr), offset);
++                      retval = R_REG(si->osh, &(pcieregs->configdata));
 +                      break;
 +              case PCIE_PCIEREGS:
 +                      break;
 +              case PCIE_PCIEREGS:
-+                      W_REG(&(pcieregs->pcieaddr),offset);
-+                      retval = R_REG(&(pcieregs->pciedata));
++                      W_REG(si->osh, &(pcieregs->pcieaddr), offset);
++                      retval = R_REG(si->osh, &(pcieregs->pciedata));
 +                      break;
 +              default:
 +                      break;
 +              default:
-+                      ASSERT(0); 
++                      ASSERT(0);
 +                      break;
 +      }
 +      return retval;
 +}
 +
 +                      break;
 +      }
 +      return retval;
 +}
 +
-+/* indirect way to write pcie config/mdio/pciecore regs*/
-+uint 
++/* indirect way to write pcie config/mdio/pciecore regs */
++uint
 +sb_pcie_writereg(sb_t *sbh, void *arg1,  uint offset, uint val)
 +{
 +      sb_info_t *si;
 +sb_pcie_writereg(sb_t *sbh, void *arg1,  uint offset, uint val)
 +{
 +      sb_info_t *si;
-+      sbpcieregs_t *pcieregs; 
++      sbpcieregs_t *pcieregs;
 +      uint addrtype;
 +
 +      si = SB_INFO(sbh);
 +      uint addrtype;
 +
 +      si = SB_INFO(sbh);
-+      ASSERT (PCIE(si)); 
++      ASSERT(PCIE(si));
 +
 +      pcieregs = (sbpcieregs_t *)sb_setcore(sbh, SB_PCIE, 0);
 +
 +      pcieregs = (sbpcieregs_t *)sb_setcore(sbh, SB_PCIE, 0);
-+      ASSERT (pcieregs);
++      ASSERT(pcieregs);
 +
 +      addrtype = (uint)((uintptr)arg1);
 +
 +
 +      addrtype = (uint)((uintptr)arg1);
 +
-+      switch(addrtype) {
++      switch (addrtype) {
 +              case PCIE_CONFIGREGS:
 +              case PCIE_CONFIGREGS:
-+                      W_REG((&pcieregs->configaddr),offset);
-+                      W_REG((&pcieregs->configdata),val);
++                      W_REG(si->osh, (&pcieregs->configaddr), offset);
++                      W_REG(si->osh, (&pcieregs->configdata), val);
 +                      break;
 +              case PCIE_PCIEREGS:
 +                      break;
 +              case PCIE_PCIEREGS:
-+                      W_REG((&pcieregs->pcieaddr),offset);
-+                      W_REG((&pcieregs->pciedata),val);
++                      W_REG(si->osh, (&pcieregs->pcieaddr), offset);
++                      W_REG(si->osh, (&pcieregs->pciedata), val);
 +                      break;
 +              default:
 +                      break;
 +              default:
-+                      ASSERT(0); 
++                      ASSERT(0);
 +                      break;
 +      }
 +      return 0;
 +}
 +
 +                      break;
 +      }
 +      return 0;
 +}
 +
-+
 +/* Build device path. Support SB, PCI, and JTAG for now. */
 +int
 +sb_devpath(sb_t *sbh, char *path, int size)
 +{
 +      ASSERT(path);
 +      ASSERT(size >= SB_DEVPATH_BUFSZ);
 +/* Build device path. Support SB, PCI, and JTAG for now. */
 +int
 +sb_devpath(sb_t *sbh, char *path, int size)
 +{
 +      ASSERT(path);
 +      ASSERT(size >= SB_DEVPATH_BUFSZ);
-+      
++
 +      switch (BUSTYPE((SB_INFO(sbh))->sb.bustype)) {
 +      case SB_BUS:
 +      case JTAG_BUS:
 +      switch (BUSTYPE((SB_INFO(sbh))->sb.bustype)) {
 +      case SB_BUS:
 +      case JTAG_BUS:
@@ -17690,7 +14883,10 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      return 0;
 +}
 +
 +      return 0;
 +}
 +
-+/* Fix chip's configuration. The current core may be changed upon return */
++/*
++ * Fixup SROMless PCI device's configuration.
++ * The current core may be changed upon return.
++ */
 +static int
 +sb_pci_fixcfg(sb_info_t *si)
 +{
 +static int
 +sb_pci_fixcfg(sb_info_t *si)
 +{
@@ -17703,7 +14899,7 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +
 +      ASSERT(BUSTYPE(si->sb.bustype) == PCI_BUS);
 +
 +
 +      ASSERT(BUSTYPE(si->sb.bustype) == PCI_BUS);
 +
-+      /* Fix PCI(e) SROM shadow area */
++      /* Fixup PI in SROM shadow area to enable the correct PCI core access */
 +      /* save the current index */
 +      origidx = sb_coreidx(&si->sb);
 +
 +      /* save the current index */
 +      origidx = sb_coreidx(&si->sb);
 +
@@ -17712,28 +14908,29 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +              pcieregs = (sbpcieregs_t *)sb_setcore(&si->sb, SB_PCIE, 0);
 +              ASSERT(pcieregs);
 +              reg16 = &pcieregs->sprom[SRSH_PI_OFFSET];
 +              pcieregs = (sbpcieregs_t *)sb_setcore(&si->sb, SB_PCIE, 0);
 +              ASSERT(pcieregs);
 +              reg16 = &pcieregs->sprom[SRSH_PI_OFFSET];
-+      }
-+      else if (si->sb.buscoretype == SB_PCI) {
++      } else if (si->sb.buscoretype == SB_PCI) {
 +              pciregs = (sbpciregs_t *)sb_setcore(&si->sb, SB_PCI, 0);
 +              ASSERT(pciregs);
 +              reg16 = &pciregs->sprom[SRSH_PI_OFFSET];
 +              pciregs = (sbpciregs_t *)sb_setcore(&si->sb, SB_PCI, 0);
 +              ASSERT(pciregs);
 +              reg16 = &pciregs->sprom[SRSH_PI_OFFSET];
-+      }
-+      else {
++      } else {
 +              ASSERT(0);
 +              return -1;
 +      }
 +      pciidx = sb_coreidx(&si->sb);
 +              ASSERT(0);
 +              return -1;
 +      }
 +      pciidx = sb_coreidx(&si->sb);
-+      val16 = R_REG(reg16);
++      val16 = R_REG(si->osh, reg16);
 +      if (((val16 & SRSH_PI_MASK) >> SRSH_PI_SHIFT) != (uint16)pciidx) {
 +              val16 = (uint16)(pciidx << SRSH_PI_SHIFT) | (val16 & ~SRSH_PI_MASK);
 +      if (((val16 & SRSH_PI_MASK) >> SRSH_PI_SHIFT) != (uint16)pciidx) {
 +              val16 = (uint16)(pciidx << SRSH_PI_SHIFT) | (val16 & ~SRSH_PI_MASK);
-+              W_REG(reg16, val16);
++              W_REG(si->osh, reg16, val16);
 +      }
 +
 +      /* restore the original index */
 +      sb_setcoreidx(&si->sb, origidx);
 +      }
 +
 +      /* restore the original index */
 +      sb_setcoreidx(&si->sb, origidx);
-+      
-+      /* Fix bar0window */
-+      /* !do it last, it changes the current core! */
++
++      /*
++       * Fixup bar0window in PCI config space to make the core indicated
++       * by the nvram variable the current core.
++       * !Do it last, it may change the current core!
++       */
 +      if (sb_devpath(&si->sb, devpath, sizeof(devpath)))
 +              return -1;
 +      sprintf(name, "%sb0w", devpath);
 +      if (sb_devpath(&si->sb, devpath, sizeof(devpath)))
 +              return -1;
 +      sprintf(name, "%sb0w", devpath);
@@ -17751,487 +14948,389 @@ diff -Nur linux-2.4.32/drivers/net/hnd/sbutils.c linux-2.4.32-brcm/drivers/net/h
 +      return 0;
 +}
 +
 +      return 0;
 +}
 +
-diff -Nur linux-2.4.32/drivers/net/hnd/shared_ksyms.sh linux-2.4.32-brcm/drivers/net/hnd/shared_ksyms.sh
---- linux-2.4.32/drivers/net/hnd/shared_ksyms.sh       1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/net/hnd/shared_ksyms.sh  2005-12-16 23:39:11.316860000 +0100
-@@ -0,0 +1,21 @@
-+#!/bin/sh
-+#
-+# Copyright 2004, Broadcom Corporation      
-+# All Rights Reserved.      
-+#       
-+# THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY      
-+# KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM      
-+# SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS      
-+# FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.      
-+#
-+# $Id: shared_ksyms.sh,v 1.1 2005/03/16 13:50:00 wbx Exp $
-+#
-+
-+cat <<EOF
-+#include <linux/config.h>
-+#include <linux/module.h>
-+EOF
-+
-+for file in $* ; do
-+    ${NM} $file | sed -ne 's/[0-9A-Fa-f]* [DT] \([^ ]*\)/extern void \1; EXPORT_SYMBOL(\1);/p'
-+done
-diff -Nur linux-2.4.32/drivers/net/Makefile linux-2.4.32-brcm/drivers/net/Makefile
---- linux-2.4.32/drivers/net/Makefile  2005-01-19 15:09:56.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/net/Makefile     2005-12-16 23:39:11.284858000 +0100
-@@ -3,6 +3,8 @@
- # Makefile for the Linux network (ethercard) device drivers.
- #
- 
-+EXTRA_CFLAGS := -I$(TOPDIR)/arch/mips/bcm947xx/include
-+
- obj-y           :=
- obj-m           :=
- obj-n           :=
-@@ -39,6 +41,8 @@
-   obj-$(CONFIG_ISDN) += slhc.o
- endif
- 
-+subdir-$(CONFIG_HND) += hnd
-+subdir-$(CONFIG_WL) += wl
- subdir-$(CONFIG_NET_PCMCIA) += pcmcia
- subdir-$(CONFIG_NET_WIRELESS) += wireless
- subdir-$(CONFIG_TULIP) += tulip
-@@ -69,6 +74,13 @@
- obj-$(CONFIG_MYRI_SBUS) += myri_sbus.o
- obj-$(CONFIG_SUNGEM) += sungem.o
- 
-+ifeq ($(CONFIG_HND),y)
-+  obj-y += hnd/hnd.o
-+endif
-+ifeq ($(CONFIG_WL),y)
-+  obj-y += wl/wl.o
-+endif
-+
- obj-$(CONFIG_MACE) += mace.o
- obj-$(CONFIG_BMAC) += bmac.o
- obj-$(CONFIG_GMAC) += gmac.o
-diff -Nur linux-2.4.32/drivers/net/wireless/Config.in linux-2.4.32-brcm/drivers/net/wireless/Config.in
---- linux-2.4.32/drivers/net/wireless/Config.in        2004-11-17 12:54:21.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/net/wireless/Config.in   2005-12-16 23:39:11.364863000 +0100
-@@ -13,6 +13,7 @@
- fi
- 
- if [ "$CONFIG_PCI" = "y" ]; then
-+   dep_tristate '    Proprietary Broadcom BCM43xx 802.11 Wireless support' CONFIG_WL
-    dep_tristate '    Hermes in PLX9052 based PCI adaptor support (Netgear MA301 etc.) (EXPERIMENTAL)' CONFIG_PLX_HERMES $CONFIG_HERMES $CONFIG_EXPERIMENTAL
-    dep_tristate '    Hermes in TMD7160/NCP130 based PCI adaptor support (Pheecom WL-PCI etc.) (EXPERIMENTAL)' CONFIG_TMD_HERMES $CONFIG_HERMES $CONFIG_EXPERIMENTAL
-    dep_tristate '    Prism 2.5 PCI 802.11b adaptor support (EXPERIMENTAL)' CONFIG_PCI_HERMES $CONFIG_HERMES $CONFIG_EXPERIMENTAL
-diff -Nur linux-2.4.32/drivers/net/wl/Makefile linux-2.4.32-brcm/drivers/net/wl/Makefile
---- linux-2.4.32/drivers/net/wl/Makefile       1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/net/wl/Makefile  2005-12-16 23:39:11.364863000 +0100
-@@ -0,0 +1,26 @@
-+#
-+# Makefile for the Broadcom wl driver
-+#
-+# Copyright 2004, Broadcom Corporation
-+# All Rights Reserved.
-+# 
-+# THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+# KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+# SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+# FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+#
-+# $Id: Makefile,v 1.2 2005/03/29 03:32:18 mbm Exp $
-+
-+EXTRA_CFLAGS += -I$(TOPDIR)/arch/mips/bcm947xx/include
-+
-+O_TARGET      := wl.o
-+
-+obj-y         := apsta_aeskeywrap.o apsta_aes.o apsta_bcmwpa.o apsta_d11ucode.o
-+obj-y         += apsta_hmac.o apsta_md5.o apsta_passhash.o apsta_prf.o apsta_rc4.o
-+obj-y         += apsta_rijndael-alg-fst.o apsta_sha1.o apsta_tkhash.o apsta_wlc_led.o
-+obj-y         += apsta_wlc_phy.o apsta_wlc_rate.o apsta_wlc_security.o 
-+obj-y         += apsta_wlc_sup.o apsta_wlc_wet.o apsta_wl_linux.o apsta_wlc.o
-+
-+obj-m         := $(O_TARGET)
-+
-+include $(TOPDIR)/Rules.make
-diff -Nur linux-2.4.32/drivers/parport/Config.in linux-2.4.32-brcm/drivers/parport/Config.in
---- linux-2.4.32/drivers/parport/Config.in     2004-02-18 14:36:31.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/parport/Config.in        2005-12-16 23:39:11.364863000 +0100
-@@ -11,6 +11,7 @@
- tristate 'Parallel port support' CONFIG_PARPORT
- if [ "$CONFIG_PARPORT" != "n" ]; then
-    dep_tristate '  PC-style hardware' CONFIG_PARPORT_PC $CONFIG_PARPORT
-+   dep_tristate '  Asus WL500g parallel port' CONFIG_PARPORT_SPLINK $CONFIG_PARPORT
-    if [ "$CONFIG_PARPORT_PC" != "n" -a "$CONFIG_SERIAL" != "n" ]; then
-       if [ "$CONFIG_SERIAL" = "m" ]; then
-          define_tristate CONFIG_PARPORT_PC_CML1 m
-diff -Nur linux-2.4.32/drivers/parport/Makefile linux-2.4.32-brcm/drivers/parport/Makefile
---- linux-2.4.32/drivers/parport/Makefile      2004-08-08 01:26:05.000000000 +0200
-+++ linux-2.4.32-brcm/drivers/parport/Makefile 2005-12-16 23:39:11.364863000 +0100
-@@ -22,6 +22,7 @@
- 
- obj-$(CONFIG_PARPORT)         += parport.o
- obj-$(CONFIG_PARPORT_PC)      += parport_pc.o
-+obj-$(CONFIG_PARPORT_SPLINK)  += parport_splink.o
- obj-$(CONFIG_PARPORT_PC_PCMCIA)       += parport_cs.o
- obj-$(CONFIG_PARPORT_AMIGA)   += parport_amiga.o
- obj-$(CONFIG_PARPORT_MFC3)    += parport_mfc3.o
-diff -Nur linux-2.4.32/drivers/parport/parport_splink.c linux-2.4.32-brcm/drivers/parport/parport_splink.c
---- linux-2.4.32/drivers/parport/parport_splink.c      1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/parport/parport_splink.c 2005-12-16 23:39:11.364863000 +0100
-@@ -0,0 +1,345 @@
-+/* Low-level parallel port routines for the ASUS WL-500g built-in port
-+ *
-+ * Author: Nuno Grilo <nuno.grilo@netcabo.pt>
-+ * Based on parport_pc source
-+ */
-+  
-+#include <linux/config.h>
-+#include <linux/module.h>
-+#include <linux/init.h>
-+#include <linux/ioport.h>
-+#include <linux/kernel.h>
-+#include <linux/slab.h>
-+#include <linux/parport.h>
-+#include <linux/parport_pc.h>
-+
-+#define SPLINK_ADDRESS 0xBF800010
-+
-+#undef DEBUG
-+
-+#ifdef DEBUG
-+#define DPRINTK  printk
-+#else
-+#define DPRINTK(stuff...)
-+#endif
-+
-+
-+/* __parport_splink_frob_control differs from parport_splink_frob_control in that
-+ * it doesn't do any extra masking. */
-+static __inline__ unsigned char __parport_splink_frob_control (struct parport *p,
-+                                                         unsigned char mask,
-+                                                         unsigned char val)
++static uint
++sb_chipc_capability(sb_t *sbh)
 +{
 +{
-+      struct parport_pc_private *priv = p->physport->private_data;
-+      unsigned char *io = (unsigned char *) p->base;
-+      unsigned char ctr = priv->ctr;
-+#ifdef DEBUG_PARPORT
-+      printk (KERN_DEBUG
-+              "__parport_splink_frob_control(%02x,%02x): %02x -> %02x\n",
-+              mask, val, ctr, ((ctr & ~mask) ^ val) & priv->ctr_writable);
-+#endif
-+      ctr = (ctr & ~mask) ^ val;
-+      ctr &= priv->ctr_writable; /* only write writable bits. */
-+      *(io+2) = ctr;
-+      priv->ctr = ctr;        /* Update soft copy */
-+      return ctr;
-+}
-+
++      sb_info_t *si;
 +
 +
++      si = SB_INFO(sbh);
 +
 +
-+static void parport_splink_data_forward (struct parport *p)
-+{
-+      DPRINTK(KERN_DEBUG "parport_splink: parport_data_forward called\n");
-+      __parport_splink_frob_control (p, 0x20, 0);
++      /* Make sure that there is ChipCommon core present */
++      if (si->coreid[SB_CC_IDX] == SB_CC)
++              return (sb_corereg(si, SB_CC_IDX, OFFSETOF(chipcregs_t, capabilities),
++                                 0, 0));
++      return 0;
 +}
 +
 +}
 +
-+static void parport_splink_data_reverse (struct parport *p)
++/* Return ADDR64 capability of the backplane */
++bool
++sb_backplane64(sb_t *sbh)
 +{
 +{
-+      DPRINTK(KERN_DEBUG "parport_splink: parport_data_forward called\n");
-+      __parport_splink_frob_control (p, 0x20, 0x20);
++      return ((sb_chipc_capability(sbh) & CAP_BKPLN64) != 0);
 +}
 +
 +}
 +
-+/*
-+static void parport_splink_interrupt(int irq, void *dev_id, struct pt_regs *regs)
++void
++sb_btcgpiowar(sb_t *sbh)
 +{
 +{
-+      DPRINTK(KERN_DEBUG "parport_splink: IRQ handler called\n");
-+        parport_generic_irq(irq, (struct parport *) dev_id, regs);
-+}
-+*/
++      sb_info_t *si;
++      uint origidx;
++      uint intr_val = 0;
++      chipcregs_t *cc;
++      si = SB_INFO(sbh);
 +
 +
-+static void parport_splink_enable_irq(struct parport *p)
-+{
-+      DPRINTK(KERN_DEBUG "parport_splink: parport_splink_enable_irq called\n");
-+      __parport_splink_frob_control (p, 0x10, 0x10);
-+}
++      /* Make sure that there is ChipCommon core present &&
++       * UART_TX is strapped to 1
++       */
++      if (!(sb_chipc_capability(sbh) & CAP_UARTGPIO))
++              return;
 +
 +
-+static void parport_splink_disable_irq(struct parport *p)
-+{
-+      DPRINTK(KERN_DEBUG "parport_splink: parport_splink_disable_irq called\n");
-+      __parport_splink_frob_control (p, 0x10, 0);
-+}
++      /* sb_corereg cannot be used as we have to guarantee 8-bit read/writes */
++      INTR_OFF(si, intr_val);
 +
 +
-+static void parport_splink_init_state(struct pardevice *dev, struct parport_state *s)
-+{
-+      DPRINTK(KERN_DEBUG "parport_splink: parport_splink_init_state called\n");
-+      s->u.pc.ctr = 0xc | (dev->irq_func ? 0x10 : 0x0);
-+      if (dev->irq_func &&
-+            dev->port->irq != PARPORT_IRQ_NONE)
-+                /* Set ackIntEn */
-+                s->u.pc.ctr |= 0x10;
-+}
++      origidx = sb_coreidx(sbh);
 +
 +
-+static void parport_splink_save_state(struct parport *p, struct parport_state *s)
-+{
-+      const struct parport_pc_private *priv = p->physport->private_data;
-+      DPRINTK(KERN_DEBUG "parport_splink: parport_splink_save_state called\n");
-+      s->u.pc.ctr = priv->ctr;
++      cc = (chipcregs_t *)sb_setcore(sbh, SB_CC, 0);
++      if (cc == NULL)
++              goto end;
++
++      W_REG(si->osh, &cc->uart0mcr, R_REG(si->osh, &cc->uart0mcr) | 0x04);
++
++end:
++      /* restore the original index */
++      sb_setcoreidx(sbh, origidx);
++
++      INTR_RESTORE(si, intr_val);
 +}
 +
 +}
 +
-+static void parport_splink_restore_state(struct parport *p, struct parport_state *s)
++/* check if the device is removed */
++bool
++sb_deviceremoved(sb_t *sbh)
 +{
 +{
-+      struct parport_pc_private *priv = p->physport->private_data;
-+      unsigned char *io = (unsigned char *) p->base;
-+      unsigned char ctr = s->u.pc.ctr;
++      uint32 w;
++      sb_info_t *si;
 +
 +
-+      DPRINTK(KERN_DEBUG "parport_splink: parport_splink_restore_state called\n");
-+        *(io+2) = ctr;
-+      priv->ctr = ctr;
-+}
++      si = SB_INFO(sbh);
 +
 +
-+static void parport_splink_setup_interrupt(void) {
-+        return;
++      switch (BUSTYPE(si->sb.bustype)) {
++      case PCI_BUS:
++              ASSERT(si->osh);
++              w = OSL_PCI_READ_CONFIG(si->osh, PCI_CFG_VID, sizeof(uint32));
++              if ((w & 0xFFFF) != VENDOR_BROADCOM)
++                      return TRUE;
++              else
++                      return FALSE;
++      default:
++              return FALSE;
++      }
++      return FALSE;
 +}
 +
 +}
 +
-+static void parport_splink_write_data(struct parport *p, unsigned char d) {
-+      DPRINTK(KERN_DEBUG "parport_splink: write data called\n");
-+        unsigned char *io = (unsigned char *) p->base;
-+        *io = d;
-+}
++/* Return the RAM size of the SOCRAM core */
++uint32
++sb_socram_size(sb_t *sbh)
++{
++      sb_info_t *si;
++      uint origidx;
++      uint intr_val = 0;
 +
 +
-+static unsigned char parport_splink_read_data(struct parport *p) {
-+      DPRINTK(KERN_DEBUG "parport_splink: read data called\n");
-+        unsigned char *io = (unsigned char *) p->base;
-+        return *io;
-+}
++      sbsocramregs_t *regs;
++      bool wasup;
++      uint corerev;
++      uint32 coreinfo;
++      uint memsize = 0;
 +
 +
-+static void parport_splink_write_control(struct parport *p, unsigned char d)
-+{
-+      const unsigned char wm = (PARPORT_CONTROL_STROBE |
-+                                PARPORT_CONTROL_AUTOFD |
-+                                PARPORT_CONTROL_INIT |
-+                                PARPORT_CONTROL_SELECT);
++      si = SB_INFO(sbh);
++      ASSERT(si);
 +
 +
-+      DPRINTK(KERN_DEBUG "parport_splink: write control called\n");
-+      /* Take this out when drivers have adapted to the newer interface. */
-+      if (d & 0x20) {
-+              printk (KERN_DEBUG "%s (%s): use data_reverse for this!\n",
-+                      p->name, p->cad->name);
-+              parport_splink_data_reverse (p);
++      /* Block ints and save current core */
++      INTR_OFF(si, intr_val);
++      origidx = sb_coreidx(sbh);
++
++      /* Switch to SOCRAM core */
++      if (!(regs = sb_setcore(sbh, SB_SOCRAM, 0)))
++              goto done;
++
++      /* Get info for determining size */
++      if (!(wasup = sb_iscoreup(sbh)))
++              sb_core_reset(sbh, 0, 0);
++      corerev = sb_corerev(sbh);
++      coreinfo = R_REG(si->osh, &regs->coreinfo);
++
++      /* Calculate size from coreinfo based on rev */
++      switch (corerev) {
++      case 0:
++              memsize = 1 << (16 + (coreinfo & SRCI_MS0_MASK));
++              break;
++      default: /* rev >= 1 */
++              memsize = 1 << (SR_BSZ_BASE + (coreinfo & SRCI_SRBSZ_MASK));
++              memsize *= (coreinfo & SRCI_SRNB_MASK) >> SRCI_SRNB_SHIFT;
++              break;
 +      }
 +
 +      }
 +
-+      __parport_splink_frob_control (p, wm, d & wm);
-+}
++      /* Return to previous state and core */
++      if (!wasup)
++              sb_core_disable(sbh, 0);
++      sb_setcoreidx(sbh, origidx);
 +
 +
-+static unsigned char parport_splink_read_control(struct parport *p)
-+{
-+      const unsigned char wm = (PARPORT_CONTROL_STROBE |
-+                                PARPORT_CONTROL_AUTOFD |
-+                                PARPORT_CONTROL_INIT |
-+                                PARPORT_CONTROL_SELECT);
-+      DPRINTK(KERN_DEBUG "parport_splink: read control called\n");
-+      const struct parport_pc_private *priv = p->physport->private_data;
-+      return priv->ctr & wm; /* Use soft copy */
++done:
++      INTR_RESTORE(si, intr_val);
++      return memsize;
 +}
 +
 +}
 +
-+static unsigned char parport_splink_frob_control (struct parport *p, unsigned char mask,
-+                                     unsigned char val)
-+{
-+      const unsigned char wm = (PARPORT_CONTROL_STROBE |
-+                                PARPORT_CONTROL_AUTOFD |
-+                                PARPORT_CONTROL_INIT |
-+                                PARPORT_CONTROL_SELECT);
 +
 +
-+      DPRINTK(KERN_DEBUG "parport_splink: frob control called\n");
-+      /* Take this out when drivers have adapted to the newer interface. */
-+      if (mask & 0x20) {
-+              printk (KERN_DEBUG "%s (%s): use data_%s for this!\n",
-+                      p->name, p->cad->name,
-+                      (val & 0x20) ? "reverse" : "forward");
-+              if (val & 0x20)
-+                      parport_splink_data_reverse (p);
-+              else
-+                      parport_splink_data_forward (p);
-+      }
+diff -urN linux.old/arch/mips/bcm947xx/setup.c linux.dev/arch/mips/bcm947xx/setup.c
+--- linux.old/arch/mips/bcm947xx/setup.c       1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/setup.c       2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,241 @@
++/*
++ *  Generic setup routines for Broadcom MIPS boards
++ *
++ *  Copyright (C) 2005 Felix Fietkau <nbd@openwrt.org>
++ *
++ *  This program is free software; you can redistribute  it and/or modify it
++ *  under  the terms of  the GNU General  Public License as published by the
++ *  Free Software Foundation;  either version 2 of the  License, or (at your
++ *  option) any later version.
++ *
++ *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
++ *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
++ *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
++ *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
++ *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
++ *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
++ *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
++ *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
++ *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
++ *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
++ *
++ *  You should have received a copy of the  GNU General Public License along
++ *  with this program; if not, write  to the Free Software Foundation, Inc.,
++ *  675 Mass Ave, Cambridge, MA 02139, USA.
++ *
++ *
++ * Copyright 2005, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
++ *
++ */
 +
 +
-+      /* Restrict mask and val to control lines. */
-+      mask &= wm;
-+      val &= wm;
++#include <linux/config.h>
++#include <linux/init.h>
++#include <linux/kernel.h>
++#include <linux/module.h>
++#include <linux/serialP.h>
++#include <linux/ide.h>
++#include <asm/bootinfo.h>
++#include <asm/cpu.h>
++#include <asm/time.h>
++#include <asm/reboot.h>
 +
 +
-+      return __parport_splink_frob_control (p, mask, val);
-+}
++#include <typedefs.h>
++#include <osl.h>
++#include <sbutils.h>
++#include <bcmutils.h>
++#include <bcmnvram.h>
++#include <sbhndmips.h>
++#include <hndmips.h>
++#include <trxhdr.h>
 +
 +
-+static unsigned char parport_splink_read_status(struct parport *p)
-+{
-+      DPRINTK(KERN_DEBUG "parport_splink: read status called\n");
-+        unsigned char *io = (unsigned char *) p->base;
-+        return *(io+1);
-+}
++/* Virtual IRQ base, after last hw IRQ */
++#define SBMIPS_VIRTIRQ_BASE 6
 +
 +
-+static void parport_splink_inc_use_count(void)
-+{
-+#ifdef MODULE
-+      MOD_INC_USE_COUNT;
++/* # IRQs, hw and sw IRQs */
++#define SBMIPS_NUMIRQS  8
++
++/* Global SB handle */
++sb_t *bcm947xx_sbh = NULL;
++spinlock_t bcm947xx_sbh_lock = SPIN_LOCK_UNLOCKED;
++
++/* Convenience */
++#define sbh bcm947xx_sbh
++#define sbh_lock bcm947xx_sbh_lock
++
++extern void bcm947xx_time_init(void);
++extern void bcm947xx_timer_setup(struct irqaction *irq);
++
++#ifdef CONFIG_REMOTE_DEBUG
++extern void set_debug_traps(void);
++extern void rs_kgdb_hook(struct serial_state *);
++extern void breakpoint(void);
 +#endif
 +#endif
-+}
 +
 +
-+static void parport_splink_dec_use_count(void)
-+{
-+#ifdef MODULE
-+      MOD_DEC_USE_COUNT;
++#if defined(CONFIG_BLK_DEV_IDE) || defined(CONFIG_BLK_DEV_IDE_MODULE)
++extern struct ide_ops std_ide_ops;
 +#endif
 +#endif
++
++/* Kernel command line */
++char arcs_cmdline[CL_SIZE] __initdata = CONFIG_CMDLINE;
++extern void sb_serial_init(sb_t *sbh, void (*add)(void *regs, uint irq, uint baud_base, uint reg_shift));
++
++void
++bcm947xx_machine_restart(char *command)
++{
++      printk("Please stand by while rebooting the system...\n");
++
++      /* Set the watchdog timer to reset immediately */
++      __cli();
++      sb_watchdog(sbh, 1);
++      while (1);
 +}
 +
 +}
 +
-+static struct parport_operations parport_splink_ops = 
++void
++bcm947xx_machine_halt(void)
 +{
 +{
-+      parport_splink_write_data,
-+      parport_splink_read_data,
++      printk("System halted\n");
 +
 +
-+      parport_splink_write_control,
-+      parport_splink_read_control,
-+      parport_splink_frob_control,
++      /* Disable interrupts and watchdog and spin forever */
++      __cli();
++      sb_watchdog(sbh, 0);
++      while (1);
++}
 +
 +
-+      parport_splink_read_status,
++#ifdef CONFIG_SERIAL
 +
 +
-+      parport_splink_enable_irq,
-+      parport_splink_disable_irq,
++static int ser_line = 0;
 +
 +
-+      parport_splink_data_forward,
-+      parport_splink_data_reverse,
++typedef struct {
++        void *regs;
++        uint irq;
++        uint baud_base;
++        uint reg_shift;
++} serial_port;
 +
 +
-+      parport_splink_init_state,
-+      parport_splink_save_state,
-+      parport_splink_restore_state,
++static serial_port ports[4];
++static int num_ports = 0;
 +
 +
-+      parport_splink_inc_use_count,
-+      parport_splink_dec_use_count,
++static void
++serial_add(void *regs, uint irq, uint baud_base, uint reg_shift)
++{
++        ports[num_ports].regs = regs;
++        ports[num_ports].irq = irq;
++        ports[num_ports].baud_base = baud_base;
++        ports[num_ports].reg_shift = reg_shift;
++        num_ports++;
++}
 +
 +
-+      parport_ieee1284_epp_write_data,
-+      parport_ieee1284_epp_read_data,
-+      parport_ieee1284_epp_write_addr,
-+      parport_ieee1284_epp_read_addr,
++static void
++do_serial_add(serial_port *port)
++{
++        void *regs;
++        uint irq;
++        uint baud_base;
++        uint reg_shift;
++        struct serial_struct s;
++        
++        regs = port->regs;
++        irq = port->irq;
++        baud_base = port->baud_base;
++        reg_shift = port->reg_shift;
++
++        memset(&s, 0, sizeof(s));
 +
 +
-+      parport_ieee1284_ecp_write_data,
-+      parport_ieee1284_ecp_read_data,
-+      parport_ieee1284_ecp_write_addr,
++        s.line = ser_line++;
++        s.iomem_base = regs;
++        s.irq = irq + 2;
++        s.baud_base = baud_base / 16;
++        s.flags = ASYNC_BOOT_AUTOCONF;
++        s.io_type = SERIAL_IO_MEM;
++        s.iomem_reg_shift = reg_shift;
 +
 +
-+      parport_ieee1284_write_compat,
-+      parport_ieee1284_read_nibble,
-+      parport_ieee1284_read_byte,
-+};
++        if (early_serial_setup(&s) != 0) {
++                printk(KERN_ERR "Serial setup failed!\n");
++        }
++}
 +
 +
-+/* --- Initialisation code -------------------------------- */
++#endif /* CONFIG_SERIAL */
 +
 +
-+static struct parport *parport_splink_probe_port (unsigned long int base)
++void __init
++brcm_setup(void)
 +{
 +{
-+      struct parport_pc_private *priv;
-+      struct parport_operations *ops;
-+      struct parport *p;
++      char *s;
++      int i;
++      char *value;
 +
 +
-+      if (check_mem_region(base, 3)) {
-+              printk (KERN_DEBUG "parport (0x%lx): iomem region not available\n", base);
-+              return NULL;
-+      }
-+      priv = kmalloc (sizeof (struct parport_pc_private), GFP_KERNEL);
-+      if (!priv) {
-+              printk (KERN_DEBUG "parport (0x%lx): no memory!\n", base);
-+              return NULL;
-+      }
-+      ops = kmalloc (sizeof (struct parport_operations), GFP_KERNEL);
-+      if (!ops) {
-+              printk (KERN_DEBUG "parport (0x%lx): no memory for ops!\n",
-+                      base);
-+              kfree (priv);
-+              return NULL;
-+      }
-+      memcpy (ops, &parport_splink_ops, sizeof (struct parport_operations));
-+      priv->ctr = 0xc;
-+      priv->ctr_writable = 0xff;
++      /* Get global SB handle */
++      sbh = sb_kattach();
 +
 +
-+      if (!(p = parport_register_port(base, PARPORT_IRQ_NONE,
-+                                      PARPORT_DMA_NONE, ops))) {
-+              printk (KERN_DEBUG "parport (0x%lx): registration failed!\n",
-+                      base);
-+              kfree (priv);
-+              kfree (ops);
-+              return NULL;
++      /* Initialize clocks and interrupts */
++      sb_mips_init(sbh, SBMIPS_VIRTIRQ_BASE);
++
++      if (BCM330X(current_cpu_data.processor_id) &&
++              (read_c0_diag() & BRCM_PFC_AVAIL)) {
++              /* 
++               * Now that the sbh is inited set the  proper PFC value 
++               */     
++              printk("Setting the PFC to its default value\n");
++              enable_pfc(PFC_AUTO);
 +      }
 +
 +      }
 +
-+      p->modes = PARPORT_MODE_PCSPP | PARPORT_MODE_SAFEININT;
-+      p->size = (p->modes & PARPORT_MODE_EPP)?8:3;
-+      p->private_data = priv;
 +
 +
-+      parport_proc_register(p);
-+      request_mem_region (p->base, 3, p->name);
++#ifdef CONFIG_SERIAL
++      sb_serial_init(sbh, serial_add);
 +
 +
-+      /* Done probing.  Now put the port into a sensible start-up state. */
-+      parport_splink_write_data(p, 0);
-+      parport_splink_data_forward (p);
++      /* reverse serial ports if nvram variable starts with console=ttyS1 */
++      /* Initialize UARTs */
++      s = nvram_get("kernel_args");
++      if (!s) s = "";
++      if (!strncmp(s, "console=ttyS1", 13)) {
++              for (i = num_ports; i; i--)
++                      do_serial_add(&ports[i - 1]);
++      } else {
++              for (i = 0; i < num_ports; i++)
++                      do_serial_add(&ports[i]);
++      }
++#endif
 +
 +
-+      /* Now that we've told the sharing engine about the port, and
-+         found out its characteristics, let the high-level drivers
-+         know about it. */
-+      parport_announce_port (p);
++#if defined(CONFIG_BLK_DEV_IDE) || defined(CONFIG_BLK_DEV_IDE_MODULE)
++      ide_ops = &std_ide_ops;
++#endif
 +
 +
-+      DPRINTK(KERN_DEBUG "parport (0x%lx): init ok!\n",
-+              base);
-+      return p;
-+}
++      /* Override default command line arguments */
++      value = nvram_get("kernel_cmdline");
++      if (value && strlen(value) && strncmp(value, "empty", 5))
++              strncpy(arcs_cmdline, value, sizeof(arcs_cmdline));
 +
 +
-+static void parport_splink_unregister_port(struct parport *p) {
-+      struct parport_pc_private *priv = p->private_data;
-+      struct parport_operations *ops = p->ops;
 +
 +
-+        if (p->irq != PARPORT_IRQ_NONE)
-+              free_irq(p->irq, p);
-+      release_mem_region(p->base, 3);
-+        parport_proc_unregister(p);
-+        kfree (priv);
-+        parport_unregister_port(p);
-+        kfree (ops);
++      /* Generic setup */
++      _machine_restart = bcm947xx_machine_restart;
++      _machine_halt = bcm947xx_machine_halt;
++      _machine_power_off = bcm947xx_machine_halt;
++
++      board_time_init = bcm947xx_time_init;
++      board_timer_setup = bcm947xx_timer_setup;
 +}
 +
 +}
 +
++const char *
++get_system_type(void)
++{
++      static char s[32];
 +
 +
-+int parport_splink_init(void)
-+{     
-+        int ret;
-+        
-+      DPRINTK(KERN_DEBUG "parport_splink init called\n");
-+        parport_splink_setup_interrupt();
-+        ret = !parport_splink_probe_port(SPLINK_ADDRESS);
-+        
-+        return ret;
++      if (bcm947xx_sbh) {
++              sprintf(s, "Broadcom BCM%X chip rev %d", sb_chip(bcm947xx_sbh),
++                      sb_chiprev(bcm947xx_sbh));
++              return s;
++      }
++      else
++              return "Broadcom BCM947XX";
 +}
 +
 +}
 +
-+void parport_splink_cleanup(void) {
-+        struct parport *p = parport_enumerate(), *tmp;
-+      DPRINTK(KERN_DEBUG "parport_splink cleanup called\n");
-+        if (p->size) {
-+                if (p->modes & PARPORT_MODE_PCSPP) {
-+                        while(p) {
-+                                tmp = p->next;
-+                                parport_splink_unregister_port(p);
-+                                p = tmp;
-+                        }
-+                }
-+        }
++void __init
++bus_error_init(void)
++{
 +}
 +
 +}
 +
-+MODULE_AUTHOR("Nuno Grilo <nuno.grilo@netcabo.pt>");
-+MODULE_DESCRIPTION("Parport Driver for ASUS WL-500g router builtin Port");
-+MODULE_SUPPORTED_DEVICE("ASUS WL-500g builtin Parallel Port");
-+MODULE_LICENSE("GPL");
-+
-+module_init(parport_splink_init)
-+module_exit(parport_splink_cleanup)
-+
-diff -Nur linux-2.4.32/drivers/pcmcia/bcm4710_generic.c linux-2.4.32-brcm/drivers/pcmcia/bcm4710_generic.c
---- linux-2.4.32/drivers/pcmcia/bcm4710_generic.c      1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/pcmcia/bcm4710_generic.c 2005-12-16 23:39:11.368863250 +0100
-@@ -0,0 +1,912 @@
+diff -urN linux.old/arch/mips/bcm947xx/sflash.c linux.dev/arch/mips/bcm947xx/sflash.c
+--- linux.old/arch/mips/bcm947xx/sflash.c      1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/sflash.c      2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,422 @@
 +/*
 +/*
++ * Broadcom SiliconBackplane chipcommon serial flash interface
 + *
 + *
-+ * bcm47xx pcmcia driver
-+ *
-+ * Copyright 2004, Broadcom Corporation
++ * Copyright 2006, Broadcom Corporation
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
 + * All Rights Reserved.
 + * 
 + * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
@@ -18239,1324 +15338,1350 @@ diff -Nur linux-2.4.32/drivers/pcmcia/bcm4710_generic.c linux-2.4.32-brcm/driver
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + *
 + * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
 + * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + *
-+ * Based on sa1100_generic.c from www.handhelds.org,
-+ *    and au1000_generic.c from oss.sgi.com.
-+ *
-+ * $Id: bcm4710_generic.c,v 1.1 2005/03/16 13:50:00 wbx Exp $
++ * $Id: sflash.c,v 1.1.1.13 2006/02/27 03:43:16 honor Exp $
 + */
 + */
-+#include <linux/module.h>
-+#include <linux/init.h>
-+#include <linux/config.h>
-+#include <linux/delay.h>
-+#include <linux/ioport.h>
-+#include <linux/kernel.h>
-+#include <linux/tqueue.h>
-+#include <linux/timer.h>
-+#include <linux/mm.h>
-+#include <linux/proc_fs.h>
-+#include <linux/version.h>
-+#include <linux/types.h>
-+#include <linux/vmalloc.h>
-+
-+#include <pcmcia/version.h>
-+#include <pcmcia/cs_types.h>
-+#include <pcmcia/cs.h>
-+#include <pcmcia/ss.h>
-+#include <pcmcia/bulkmem.h>
-+#include <pcmcia/cistpl.h>
-+#include <pcmcia/bus_ops.h>
-+#include "cs_internal.h"
-+
-+#include <asm/io.h>
-+#include <asm/irq.h>
-+#include <asm/system.h>
 +
 +
++#include <osl.h>
 +#include <typedefs.h>
 +#include <typedefs.h>
-+#include <bcm4710.h>
-+#include <sbextif.h>
-+
-+#include "bcm4710pcmcia.h"
-+
-+#ifdef PCMCIA_DEBUG
-+static int pc_debug = PCMCIA_DEBUG;
-+#endif
-+
-+MODULE_DESCRIPTION("Linux PCMCIA Card Services: bcm47xx Socket Controller");
-+
-+/* This structure maintains housekeeping state for each socket, such
-+ * as the last known values of the card detect pins, or the Card Services
-+ * callback value associated with the socket:
-+ */
-+static struct bcm47xx_pcmcia_socket *pcmcia_socket;
-+static int socket_count;
-+
-+
-+/* Returned by the low-level PCMCIA interface: */
-+static struct pcmcia_low_level *pcmcia_low_level;
-+
-+/* Event poll timer structure */
-+static struct timer_list poll_timer;
-+
++#include <sbconfig.h>
++#include <sbchipc.h>
++#include <mipsinc.h>
++#include <bcmutils.h>
++#include <bcmdevs.h>
++#include <sflash.h>
 +
 +
-+/* Prototypes for routines which are used internally: */
++/* Private global state */
++static struct sflash sflash;
 +
 +
-+static int  bcm47xx_pcmcia_driver_init(void);
-+static void bcm47xx_pcmcia_driver_shutdown(void);
-+static void bcm47xx_pcmcia_task_handler(void *data);
-+static void bcm47xx_pcmcia_poll_event(unsigned long data);
-+static void bcm47xx_pcmcia_interrupt(int irq, void *dev, struct pt_regs *regs);
-+static struct tq_struct bcm47xx_pcmcia_task;
++/* Issue a serial flash command */
++static INLINE void
++sflash_cmd(chipcregs_t *cc, uint opcode)
++{
++      W_REG(NULL, &cc->flashcontrol, SFLASH_START | opcode);
++      while (R_REG(NULL, &cc->flashcontrol) & SFLASH_BUSY);
++}
 +
 +
-+#ifdef CONFIG_PROC_FS
-+static int bcm47xx_pcmcia_proc_status(char *buf, char **start, 
-+              off_t pos, int count, int *eof, void *data);
-+#endif
++/* Initialize serial flash access */
++struct sflash *
++sflash_init(chipcregs_t *cc)
++{
++      uint32 id, id2;
 +
 +
++      bzero(&sflash, sizeof(sflash));
 +
 +
-+/* Prototypes for operations which are exported to the
-+ * in-kernel PCMCIA core:
-+ */
++      sflash.type = R_REG(NULL, &cc->capabilities) & CAP_FLASH_MASK;
 +
 +
-+static int bcm47xx_pcmcia_init(unsigned int sock);
-+static int bcm47xx_pcmcia_suspend(unsigned int sock);
-+static int bcm47xx_pcmcia_register_callback(unsigned int sock, 
-+              void (*handler)(void *, unsigned int), void *info);
-+static int bcm47xx_pcmcia_inquire_socket(unsigned int sock, socket_cap_t *cap);
-+static int bcm47xx_pcmcia_get_status(unsigned int sock, u_int *value);
-+static int bcm47xx_pcmcia_get_socket(unsigned int sock, socket_state_t *state);
-+static int bcm47xx_pcmcia_set_socket(unsigned int sock, socket_state_t *state);
-+static int bcm47xx_pcmcia_get_io_map(unsigned int sock, struct pccard_io_map *io);
-+static int bcm47xx_pcmcia_set_io_map(unsigned int sock, struct pccard_io_map *io);
-+static int bcm47xx_pcmcia_get_mem_map(unsigned int sock, struct pccard_mem_map *mem);
-+static int bcm47xx_pcmcia_set_mem_map(unsigned int sock, struct pccard_mem_map *mem);
-+#ifdef CONFIG_PROC_FS
-+static void bcm47xx_pcmcia_proc_setup(unsigned int sock, struct proc_dir_entry *base);
-+#endif
++      switch (sflash.type) {
++      case SFLASH_ST:
++              /* Probe for ST chips */
++              sflash_cmd(cc, SFLASH_ST_DP);
++              sflash_cmd(cc, SFLASH_ST_RES);
++              id = R_REG(NULL, &cc->flashdata);
++              switch (id) {
++              case 0x11:
++                      /* ST M25P20 2 Mbit Serial Flash */
++                      sflash.blocksize = 64 * 1024;
++                      sflash.numblocks = 4;
++                      break;
++              case 0x12:
++                      /* ST M25P40 4 Mbit Serial Flash */
++                      sflash.blocksize = 64 * 1024;
++                      sflash.numblocks = 8;
++                      break;
++              case 0x13:
++                      /* ST M25P80 8 Mbit Serial Flash */
++                      sflash.blocksize = 64 * 1024;
++                      sflash.numblocks = 16;
++                      break;
++              case 0x14:
++                      /* ST M25P16 16 Mbit Serial Flash */
++                      sflash.blocksize = 64 * 1024;
++                      sflash.numblocks = 32;
++                      break;
++              case 0x15:
++                      /* ST M25P32 32 Mbit Serial Flash */
++                      sflash.blocksize = 64 * 1024;
++                      sflash.numblocks = 64;
++                      break;
++              case 0x16:
++                      /* ST M25P64 64 Mbit Serial Flash */
++                      sflash.blocksize = 64 * 1024;
++                      sflash.numblocks = 128;
++                      break;
++              case 0xbf:
++                      W_REG(NULL, &cc->flashaddress, 1);
++                      sflash_cmd(cc, SFLASH_ST_RES);
++                      id2 = R_REG(NULL, &cc->flashdata);
++                      if (id2 == 0x44) {
++                              /* SST M25VF80 4 Mbit Serial Flash */
++                              sflash.blocksize = 64 * 1024;
++                              sflash.numblocks = 8;
++                      }
++                      break;
++              }
++              break;
 +
 +
-+static struct pccard_operations bcm47xx_pcmcia_operations = {
-+      bcm47xx_pcmcia_init,
-+      bcm47xx_pcmcia_suspend,
-+      bcm47xx_pcmcia_register_callback,
-+      bcm47xx_pcmcia_inquire_socket,
-+      bcm47xx_pcmcia_get_status,
-+      bcm47xx_pcmcia_get_socket,
-+      bcm47xx_pcmcia_set_socket,
-+      bcm47xx_pcmcia_get_io_map,
-+      bcm47xx_pcmcia_set_io_map,
-+      bcm47xx_pcmcia_get_mem_map,
-+      bcm47xx_pcmcia_set_mem_map,
-+#ifdef CONFIG_PROC_FS
-+      bcm47xx_pcmcia_proc_setup
-+#endif
-+};
++      case SFLASH_AT:
++              /* Probe for Atmel chips */
++              sflash_cmd(cc, SFLASH_AT_STATUS);
++              id = R_REG(NULL, &cc->flashdata) & 0x3c;
++              switch (id) {
++              case 0xc:
++                      /* Atmel AT45DB011 1Mbit Serial Flash */
++                      sflash.blocksize = 256;
++                      sflash.numblocks = 512;
++                      break;
++              case 0x14:
++                      /* Atmel AT45DB021 2Mbit Serial Flash */
++                      sflash.blocksize = 256;
++                      sflash.numblocks = 1024;
++                      break;
++              case 0x1c:
++                      /* Atmel AT45DB041 4Mbit Serial Flash */
++                      sflash.blocksize = 256;
++                      sflash.numblocks = 2048;
++                      break;
++              case 0x24:
++                      /* Atmel AT45DB081 8Mbit Serial Flash */
++                      sflash.blocksize = 256;
++                      sflash.numblocks = 4096;
++                      break;
++              case 0x2c:
++                      /* Atmel AT45DB161 16Mbit Serial Flash */
++                      sflash.blocksize = 512;
++                      sflash.numblocks = 4096;
++                      break;
++              case 0x34:
++                      /* Atmel AT45DB321 32Mbit Serial Flash */
++                      sflash.blocksize = 512;
++                      sflash.numblocks = 8192;
++                      break;
++              case 0x3c:
++                      /* Atmel AT45DB642 64Mbit Serial Flash */
++                      sflash.blocksize = 1024;
++                      sflash.numblocks = 8192;
++                      break;
++              }
++              break;
++      }
 +
 +
++      sflash.size = sflash.blocksize * sflash.numblocks;
++      return sflash.size ? &sflash : NULL;
++}
 +
 +
-+/*
-+ * bcm47xx_pcmcia_driver_init()
-+ *
-+ * This routine performs a basic sanity check to ensure that this
-+ * kernel has been built with the appropriate board-specific low-level
-+ * PCMCIA support, performs low-level PCMCIA initialization, registers
-+ * this socket driver with Card Services, and then spawns the daemon
-+ * thread which is the real workhorse of the socket driver.
-+ *
-+ * Please see linux/Documentation/arm/SA1100/PCMCIA for more information
-+ * on the low-level kernel interface.
-+ *
-+ * Returns: 0 on success, -1 on error
-+ */
-+static int __init bcm47xx_pcmcia_driver_init(void)
++/* Read len bytes starting at offset into buf. Returns number of bytes read. */
++int
++sflash_read(chipcregs_t *cc, uint offset, uint len, uchar *buf)
 +{
 +{
-+      servinfo_t info;
-+      struct pcmcia_init pcmcia_init;
-+      struct pcmcia_state state;
-+      unsigned int i;
-+      unsigned long tmp;
-+
-+
-+      printk("\nBCM47XX PCMCIA (CS release %s)\n", CS_RELEASE);
-+
-+      CardServices(GetCardServicesInfo, &info);
++      int cnt;
++      uint32 *from, *to;
 +
 +
-+      if (info.Revision != CS_RELEASE_CODE) {
-+              printk(KERN_ERR "Card Services release codes do not match\n");
-+              return -1;
-+      }
++      if (!len)
++              return 0;
 +
 +
-+#ifdef CONFIG_BCM4710
-+      pcmcia_low_level=&bcm4710_pcmcia_ops;
-+#else
-+#error Unsupported Broadcom BCM47XX board.
-+#endif
++      if ((offset + len) > sflash.size)
++              return -22;
 +
 +
-+      pcmcia_init.handler=bcm47xx_pcmcia_interrupt;
++      if ((len >= 4) && (offset & 3))
++              cnt = 4 - (offset & 3);
++      else if ((len >= 4) && ((uint32)buf & 3))
++              cnt = 4 - ((uint32)buf & 3);
++      else
++              cnt = len;
 +
 +
-+      if ((socket_count = pcmcia_low_level->init(&pcmcia_init)) < 0) {
-+              printk(KERN_ERR "Unable to initialize PCMCIA service.\n");
-+              return -EIO;
-+      } else {
-+              printk("\t%d PCMCIA sockets initialized.\n", socket_count);
-+      }
++      from = (uint32 *)KSEG1ADDR(SB_FLASH2 + offset);
++      to = (uint32 *)buf;
 +
 +
-+      pcmcia_socket = 
-+              kmalloc(sizeof(struct bcm47xx_pcmcia_socket) * socket_count, 
-+                              GFP_KERNEL);
-+      memset(pcmcia_socket, 0, 
-+                      sizeof(struct bcm47xx_pcmcia_socket) * socket_count);
-+      if (!pcmcia_socket) {
-+              printk(KERN_ERR "Card Services can't get memory \n");
-+              return -1;
-+      }
-+                      
-+      for (i = 0; i < socket_count; i++) {
-+              if (pcmcia_low_level->socket_state(i, &state) < 0) {
-+                      printk(KERN_ERR "Unable to get PCMCIA status\n");
-+                      return -EIO;
-+              }
-+              pcmcia_socket[i].k_state = state;
-+              pcmcia_socket[i].cs_state.csc_mask = SS_DETECT;
-+              
-+              if (i == 0) {
-+                      pcmcia_socket[i].virt_io =
-+                              (unsigned long)ioremap_nocache(EXTIF_PCMCIA_IOBASE(BCM4710_EXTIF), 0x1000);
-+                      /* Substract ioport base which gets added by in/out */
-+                      pcmcia_socket[i].virt_io -= mips_io_port_base;
-+                      pcmcia_socket[i].phys_attr =
-+                              (unsigned long)EXTIF_PCMCIA_CFGBASE(BCM4710_EXTIF);
-+                      pcmcia_socket[i].phys_mem =
-+                              (unsigned long)EXTIF_PCMCIA_MEMBASE(BCM4710_EXTIF);
-+              } else  {
-+                      printk(KERN_ERR "bcm4710: socket 1 not supported\n");
-+                      return 1;
-+              }
++      if (cnt < 4) {
++              bcopy(from, to, cnt);
++              return cnt;
 +      }
 +
 +      }
 +
-+      /* Only advertise as many sockets as we can detect: */
-+      if (register_ss_entry(socket_count, &bcm47xx_pcmcia_operations) < 0) {
-+              printk(KERN_ERR "Unable to register socket service routine\n");
-+              return -ENXIO;
++      while (cnt >= 4) {
++              *to++ = *from++;
++              cnt -= 4;
 +      }
 +
 +      }
 +
-+      /* Start the event poll timer.  
-+       * It will reschedule by itself afterwards. 
-+       */
-+      bcm47xx_pcmcia_poll_event(0);
-+
-+      DEBUG(1, "bcm4710: initialization complete\n");
-+      return 0;
-+
++      return (len - cnt);
 +}
 +
 +}
 +
-+module_init(bcm47xx_pcmcia_driver_init);
-+
-+
-+/*
-+ * bcm47xx_pcmcia_driver_shutdown()
-+ *
-+ * Invokes the low-level kernel service to free IRQs associated with this
-+ * socket controller and reset GPIO edge detection.
-+ */
-+static void __exit bcm47xx_pcmcia_driver_shutdown(void)
++/* Poll for command completion. Returns zero when complete. */
++int
++sflash_poll(chipcregs_t *cc, uint offset)
 +{
 +{
-+      int i;
++      if (offset >= sflash.size)
++              return -22;
 +
 +
-+      del_timer_sync(&poll_timer);
-+      unregister_ss_entry(&bcm47xx_pcmcia_operations);
-+      pcmcia_low_level->shutdown();
-+      flush_scheduled_tasks();
-+      for (i = 0; i < socket_count; i++) {
-+              if (pcmcia_socket[i].virt_io) 
-+                      iounmap((void *)pcmcia_socket[i].virt_io);
-+              if (pcmcia_socket[i].phys_attr) 
-+                      iounmap((void *)pcmcia_socket[i].phys_attr);
-+              if (pcmcia_socket[i].phys_mem) 
-+                      iounmap((void *)pcmcia_socket[i].phys_mem);
++      switch (sflash.type) {
++      case SFLASH_ST:
++              /* Check for ST Write In Progress bit */
++              sflash_cmd(cc, SFLASH_ST_RDSR);
++              return R_REG(NULL, &cc->flashdata) & SFLASH_ST_WIP;
++      case SFLASH_AT:
++              /* Check for Atmel Ready bit */
++              sflash_cmd(cc, SFLASH_AT_STATUS);
++              return !(R_REG(NULL, &cc->flashdata) & SFLASH_AT_READY);
 +      }
 +      }
-+      DEBUG(1, "bcm4710: shutdown complete\n");
-+}
-+
-+module_exit(bcm47xx_pcmcia_driver_shutdown);
-+
-+/*
-+ * bcm47xx_pcmcia_init()
-+ * We perform all of the interesting initialization tasks in 
-+ * bcm47xx_pcmcia_driver_init().
-+ *
-+ * Returns: 0
-+ */
-+static int bcm47xx_pcmcia_init(unsigned int sock)
-+{
-+      DEBUG(1, "%s(): initializing socket %u\n", __FUNCTION__, sock);
-+
-+      return 0;
-+}
-+
-+/*
-+ * bcm47xx_pcmcia_suspend()
-+ *
-+ * We don't currently perform any actions on a suspend.
-+ *
-+ * Returns: 0
-+ */
-+static int bcm47xx_pcmcia_suspend(unsigned int sock)
-+{
-+      DEBUG(1, "%s(): suspending socket %u\n", __FUNCTION__, sock);
 +
 +      return 0;
 +}
 +
 +
 +      return 0;
 +}
 +
-+
-+/*
-+ * bcm47xx_pcmcia_events()
-+ *
-+ * Helper routine to generate a Card Services event mask based on
-+ * state information obtained from the kernel low-level PCMCIA layer
-+ * in a recent (and previous) sampling. Updates `prev_state'.
-+ *
-+ * Returns: an event mask for the given socket state.
++/* Write len bytes starting at offset into buf. Returns number of bytes
++ * written. Caller should poll for completion.
 + */
 + */
-+static inline unsigned 
-+bcm47xx_pcmcia_events(struct pcmcia_state *state, 
-+              struct pcmcia_state *prev_state, 
-+              unsigned int mask, unsigned int flags)
++int
++sflash_write(chipcregs_t *cc, uint offset, uint len, const uchar *buf)
 +{
 +{
-+      unsigned int events=0;
-+
-+      if (state->bvd1 != prev_state->bvd1) {
-+
-+              DEBUG(3, "%s(): card BVD1 value %u\n", __FUNCTION__, state->bvd1);
-+
-+              events |= mask & (flags & SS_IOCARD) ? SS_STSCHG : SS_BATDEAD;
-+      }
-+
-+      if (state->bvd2 != prev_state->bvd2) {
-+
-+              DEBUG(3, "%s(): card BVD2 value %u\n", __FUNCTION__, state->bvd2);
-+
-+              events |= mask & (flags & SS_IOCARD) ? 0 : SS_BATWARN;
-+      }
-+
-+      if (state->detect != prev_state->detect) {
-+
-+              DEBUG(3, "%s(): card detect value %u\n", __FUNCTION__, state->detect);
-+
-+              events |= mask & SS_DETECT;
-+      }
-+
-+
-+      if (state->ready != prev_state->ready) {
++      struct sflash *sfl;
++      int ret = 0;
++      bool is4712b0;
++      uint32 page, byte, mask;
 +
 +
-+              DEBUG(3, "%s(): card ready value %u\n", __FUNCTION__, state->ready);
++      if (!len)
++              return 0;
 +
 +
-+              events |= mask & ((flags & SS_IOCARD) ? 0 : SS_READY);
-+      }
++      if ((offset + len) > sflash.size)
++              return -22;
 +
 +
-+      if (events != 0) {
-+              DEBUG(2, "events: %s%s%s%s%s\n",
-+                    (events & SS_DETECT) ? "DETECT " : "",
-+                    (events & SS_READY) ? "READY " : "",
-+                    (events & SS_BATDEAD) ? "BATDEAD " : "",
-+                    (events & SS_BATWARN) ? "BATWARN " : "",
-+                    (events & SS_STSCHG) ? "STSCHG " : "");
++      sfl = &sflash;
++      switch (sfl->type) {
++      case SFLASH_ST:
++              mask = R_REG(NULL, &cc->chipid);
++              is4712b0 = (((mask & CID_ID_MASK) == BCM4712_CHIP_ID) &&
++                          ((mask & CID_REV_MASK) == (3 << CID_REV_SHIFT)));
++              /* Enable writes */
++              sflash_cmd(cc, SFLASH_ST_WREN);
++              if (is4712b0) {
++                      mask = 1 << 14;
++                      W_REG(NULL, &cc->flashaddress, offset);
++                      W_REG(NULL, &cc->flashdata, *buf++);
++                      /* Set chip select */
++                      OR_REG(NULL, &cc->gpioout, mask);
++                      /* Issue a page program with the first byte */
++                      sflash_cmd(cc, SFLASH_ST_PP);
++                      ret = 1;
++                      offset++;
++                      len--;
++                      while (len > 0) {
++                              if ((offset & 255) == 0) {
++                                      /* Page boundary, drop cs and return */
++                                      AND_REG(NULL, &cc->gpioout, ~mask);
++                                      if (!sflash_poll(cc, offset)) {
++                                              /* Flash rejected command */
++                                              return -11;
++                                      }
++                                      return ret;
++                              } else {
++                                      /* Write single byte */
++                                      sflash_cmd(cc, *buf++);
++                              }
++                              ret++;
++                              offset++;
++                              len--;
++                      }
++                      /* All done, drop cs if needed */
++                      if ((offset & 255) != 1) {
++                              /* Drop cs */
++                              AND_REG(NULL, &cc->gpioout, ~mask);
++                              if (!sflash_poll(cc, offset)) {
++                                      /* Flash rejected command */
++                                      return -12;
++                              }
++                      }
++              } else {
++                      ret = 1;
++                      W_REG(NULL, &cc->flashaddress, offset);
++                      W_REG(NULL, &cc->flashdata, *buf);
++                      /* Page program */
++                      sflash_cmd(cc, SFLASH_ST_PP);
++              }
++              break;
++      case SFLASH_AT:
++              mask = sfl->blocksize - 1;
++              page = (offset & ~mask) << 1;
++              byte = offset & mask;
++              /* Read main memory page into buffer 1 */
++              if (byte || (len < sfl->blocksize)) {
++                      W_REG(NULL, &cc->flashaddress, page);
++                      sflash_cmd(cc, SFLASH_AT_BUF1_LOAD);
++                      /* 250 us for AT45DB321B */
++                      SPINWAIT(sflash_poll(cc, offset), 1000);
++                      ASSERT(!sflash_poll(cc, offset));
++              }
++              /* Write into buffer 1 */
++              for (ret = 0; (ret < (int)len) && (byte < sfl->blocksize); ret++) {
++                      W_REG(NULL, &cc->flashaddress, byte++);
++                      W_REG(NULL, &cc->flashdata, *buf++);
++                      sflash_cmd(cc, SFLASH_AT_BUF1_WRITE);
++              }
++              /* Write buffer 1 into main memory page */
++              W_REG(NULL, &cc->flashaddress, page);
++              sflash_cmd(cc, SFLASH_AT_BUF1_PROGRAM);
++              break;
 +      }
 +
 +      }
 +
-+      *prev_state=*state;
-+      return events;
++      return ret;
 +}
 +
 +}
 +
-+
-+/* 
-+ * bcm47xx_pcmcia_task_handler()
-+ *
-+ * Processes serviceable socket events using the "eventd" thread context.
-+ *
-+ * Event processing (specifically, the invocation of the Card Services event
-+ * callback) occurs in this thread rather than in the actual interrupt
-+ * handler due to the use of scheduling operations in the PCMCIA core.
++/* Erase a region. Returns number of bytes scheduled for erasure.
++ * Caller should poll for completion.
 + */
 + */
-+static void bcm47xx_pcmcia_task_handler(void *data) 
++int
++sflash_erase(chipcregs_t *cc, uint offset)
 +{
 +{
-+      struct pcmcia_state state;
-+      int i, events, irq_status;
-+
-+      DEBUG(4, "%s(): entering PCMCIA monitoring thread\n", __FUNCTION__);
-+
-+      for (i = 0; i < socket_count; i++)  {
-+              if ((irq_status = pcmcia_low_level->socket_state(i, &state)) < 0)
-+                      printk(KERN_ERR "Error in kernel low-level PCMCIA service.\n");
-+
-+              events = bcm47xx_pcmcia_events(&state, 
-+                                             &pcmcia_socket[i].k_state, 
-+                                             pcmcia_socket[i].cs_state.csc_mask, 
-+                                             pcmcia_socket[i].cs_state.flags);
++      struct sflash *sfl;
 +
 +
-+              if (pcmcia_socket[i].handler != NULL) {
-+                      pcmcia_socket[i].handler(pcmcia_socket[i].handler_info,
-+                                               events);
-+              }
-+      }
-+}
++      if (offset >= sflash.size)
++              return -22;
 +
 +
-+static struct tq_struct bcm47xx_pcmcia_task = {
-+      routine: bcm47xx_pcmcia_task_handler
-+};
++      sfl = &sflash;
++      switch (sfl->type) {
++      case SFLASH_ST:
++              sflash_cmd(cc, SFLASH_ST_WREN);
++              W_REG(NULL, &cc->flashaddress, offset);
++              sflash_cmd(cc, SFLASH_ST_SE);
++              return sfl->blocksize;
++      case SFLASH_AT:
++              W_REG(NULL, &cc->flashaddress, offset << 1);
++              sflash_cmd(cc, SFLASH_AT_PAGE_ERASE);
++              return sfl->blocksize;
++      }
 +
 +
++      return 0;
++}
 +
 +/*
 +
 +/*
-+ * bcm47xx_pcmcia_poll_event()
-+ *
-+ * Let's poll for events in addition to IRQs since IRQ only is unreliable...
++ * writes the appropriate range of flash, a NULL buf simply erases
++ * the region of flash
 + */
 + */
-+static void bcm47xx_pcmcia_poll_event(unsigned long dummy)
++int
++sflash_commit(chipcregs_t *cc, uint offset, uint len, const uchar *buf)
 +{
 +{
-+      DEBUG(4, "%s(): polling for events\n", __FUNCTION__);
-+
-+      poll_timer.function = bcm47xx_pcmcia_poll_event;
-+      poll_timer.expires = jiffies + BCM47XX_PCMCIA_POLL_PERIOD;
-+      add_timer(&poll_timer);
-+      schedule_task(&bcm47xx_pcmcia_task);
-+}
++      struct sflash *sfl;
++      uchar *block = NULL, *cur_ptr, *blk_ptr;
++      uint blocksize = 0, mask, cur_offset, cur_length, cur_retlen, remainder;
++      uint blk_offset, blk_len, copied;
++      int bytes, ret = 0;
 +
 +
++      /* Check address range */
++      if (len <= 0)
++              return 0;
 +
 +
-+/* 
-+ * bcm47xx_pcmcia_interrupt()
-+ *
-+ * Service routine for socket driver interrupts (requested by the
-+ * low-level PCMCIA init() operation via bcm47xx_pcmcia_thread()).
-+ *
-+ * The actual interrupt-servicing work is performed by
-+ * bcm47xx_pcmcia_task(), largely because the Card Services event-
-+ * handling code performs scheduling operations which cannot be
-+ * executed from within an interrupt context.
-+ */
-+static void 
-+bcm47xx_pcmcia_interrupt(int irq, void *dev, struct pt_regs *regs)
-+{
-+      DEBUG(3, "%s(): servicing IRQ %d\n", __FUNCTION__, irq);
-+      schedule_task(&bcm47xx_pcmcia_task);
-+}
++      sfl = &sflash;
++      if ((offset + len) > sfl->size)
++              return -1;
 +
 +
++      blocksize = sfl->blocksize;
++      mask = blocksize - 1;
 +
 +
-+/*
-+ * bcm47xx_pcmcia_register_callback()
-+ *
-+ * Implements the register_callback() operation for the in-kernel
-+ * PCMCIA service (formerly SS_RegisterCallback in Card Services). If 
-+ * the function pointer `handler' is not NULL, remember the callback 
-+ * location in the state for `sock', and increment the usage counter 
-+ * for the driver module. (The callback is invoked from the interrupt
-+ * service routine, bcm47xx_pcmcia_interrupt(), to notify Card Services
-+ * of interesting events.) Otherwise, clear the callback pointer in the
-+ * socket state and decrement the module usage count.
-+ *
-+ * Returns: 0
-+ */
-+static int 
-+bcm47xx_pcmcia_register_callback(unsigned int sock, 
-+              void (*handler)(void *, unsigned int), void *info)
-+{
-+      if (handler == NULL) {
-+              pcmcia_socket[sock].handler = NULL;
-+              MOD_DEC_USE_COUNT;
-+      } else {
-+              MOD_INC_USE_COUNT;
-+              pcmcia_socket[sock].handler = handler;
-+              pcmcia_socket[sock].handler_info = info;
-+      }
-+      return 0;
-+}
++      /* Allocate a block of mem */
++      if (!(block = MALLOC(NULL, blocksize)))
++              return -1;
 +
 +
++      while (len) {
++              /* Align offset */
++              cur_offset = offset & ~mask;
++              cur_length = blocksize;
++              cur_ptr = block;
 +
 +
-+/*
-+ * bcm47xx_pcmcia_inquire_socket()
-+ *
-+ * Implements the inquire_socket() operation for the in-kernel PCMCIA
-+ * service (formerly SS_InquireSocket in Card Services). Of note is
-+ * the setting of the SS_CAP_PAGE_REGS bit in the `features' field of
-+ * `cap' to "trick" Card Services into tolerating large "I/O memory" 
-+ * addresses. Also set is SS_CAP_STATIC_MAP, which disables the memory
-+ * resource database check. (Mapped memory is set up within the socket
-+ * driver itself.)
-+ *
-+ * In conjunction with the STATIC_MAP capability is a new field,
-+ * `io_offset', recommended by David Hinds. Rather than go through
-+ * the SetIOMap interface (which is not quite suited for communicating
-+ * window locations up from the socket driver), we just pass up
-+ * an offset which is applied to client-requested base I/O addresses
-+ * in alloc_io_space().
-+ *
-+ * Returns: 0 on success, -1 if no pin has been configured for `sock'
-+ */
-+static int
-+bcm47xx_pcmcia_inquire_socket(unsigned int sock, socket_cap_t *cap)
-+{
-+      struct pcmcia_irq_info irq_info;
++              remainder = blocksize - (offset & mask);
++              if (len < remainder)
++                      cur_retlen = len;
++              else
++                      cur_retlen = remainder;
 +
 +
-+      if (sock >= socket_count) {
-+              printk(KERN_ERR "bcm47xx: socket %u not configured\n", sock);
-+              return -1;
-+      }
++              /* buf == NULL means erase only */
++              if (buf) {
++                      /* Copy existing data into holding block if necessary */
++                      if ((offset & mask) || (len < blocksize)) {
++                              blk_offset = cur_offset;
++                              blk_len = cur_length;
++                              blk_ptr = cur_ptr;
 +
 +
-+      /* SS_CAP_PAGE_REGS: used by setup_cis_mem() in cistpl.c to set the
-+       *   force_low argument to validate_mem() in rsrc_mgr.c -- since in
-+       *   general, the mapped * addresses of the PCMCIA memory regions
-+       *   will not be within 0xffff, setting force_low would be
-+       *   undesirable.
-+       *
-+       * SS_CAP_STATIC_MAP: don't bother with the (user-configured) memory
-+       *   resource database; we instead pass up physical address ranges
-+       *   and allow other parts of Card Services to deal with remapping.
-+       *
-+       * SS_CAP_PCCARD: we can deal with 16-bit PCMCIA & CF cards, but
-+       *   not 32-bit CardBus devices.
-+       */
-+      cap->features = (SS_CAP_PAGE_REGS  | SS_CAP_STATIC_MAP | SS_CAP_PCCARD);
++                              /* Copy entire block */
++                              while (blk_len) {
++                                      copied = sflash_read(cc, blk_offset, blk_len, blk_ptr);
++                                      blk_offset += copied;
++                                      blk_len -= copied;
++                                      blk_ptr += copied;
++                              }
++                      }
 +
 +
-+      irq_info.sock = sock;
-+      irq_info.irq = -1;
++                      /* Copy input data into holding block */
++                      memcpy(cur_ptr + (offset & mask), buf, cur_retlen);
++              }
 +
 +
-+      if (pcmcia_low_level->get_irq_info(&irq_info) < 0) {
-+              printk(KERN_ERR "Error obtaining IRQ info socket %u\n", sock);
-+              return -1;
-+      }
++              /* Erase block */
++              if ((ret = sflash_erase(cc, (uint) cur_offset)) < 0)
++                      goto done;
++              while (sflash_poll(cc, (uint) cur_offset));
 +
 +
-+      cap->irq_mask = 0;
-+      cap->map_size = PAGE_SIZE;
-+      cap->pci_irq = irq_info.irq;
-+      cap->io_offset = pcmcia_socket[sock].virt_io;
++              /* buf == NULL means erase only */
++              if (!buf) {
++                      offset += cur_retlen;
++                      len -= cur_retlen;
++                      continue;
++              }
 +
 +
-+      return 0;
-+}
++              /* Write holding block */
++              while (cur_length > 0) {
++                      if ((bytes = sflash_write(cc,
++                                                (uint) cur_offset,
++                                                (uint) cur_length,
++                                                (uchar *) cur_ptr)) < 0) {
++                              ret = bytes;
++                              goto done;
++                      }
++                      while (sflash_poll(cc, (uint) cur_offset));
++                      cur_offset += bytes;
++                      cur_length -= bytes;
++                      cur_ptr += bytes;
++              }
 +
 +
++              offset += cur_retlen;
++              len -= cur_retlen;
++              buf += cur_retlen;
++      }
 +
 +
++      ret = len;
++done:
++      if (block)
++              MFREE(NULL, block, blocksize);
++      return ret;
++}
+diff -urN linux.old/arch/mips/bcm947xx/time.c linux.dev/arch/mips/bcm947xx/time.c
+--- linux.old/arch/mips/bcm947xx/time.c        1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/arch/mips/bcm947xx/time.c        2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,104 @@
 +/*
 +/*
-+ * bcm47xx_pcmcia_get_status()
-+ *
-+ * Implements the get_status() operation for the in-kernel PCMCIA
-+ * service (formerly SS_GetStatus in Card Services). Essentially just
-+ * fills in bits in `status' according to internal driver state or
-+ * the value of the voltage detect chipselect register.
-+ *
-+ * As a debugging note, during card startup, the PCMCIA core issues
-+ * three set_socket() commands in a row the first with RESET deasserted,
-+ * the second with RESET asserted, and the last with RESET deasserted
-+ * again. Following the third set_socket(), a get_status() command will
-+ * be issued. The kernel is looking for the SS_READY flag (see
-+ * setup_socket(), reset_socket(), and unreset_socket() in cs.c).
++ * Copyright 2006, Broadcom Corporation
++ * All Rights Reserved.
++ * 
++ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
++ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
++ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
++ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
 + *
 + *
-+ * Returns: 0
++ * $Id: time.c,v 1.1.1.10 2006/02/27 03:42:55 honor Exp $
 + */
 + */
-+static int 
-+bcm47xx_pcmcia_get_status(unsigned int sock, unsigned int *status)
-+{
-+      struct pcmcia_state state;
++#include <linux/config.h>
++#include <linux/init.h>
++#include <linux/kernel.h>
++#include <linux/sched.h>
++#include <linux/serial_reg.h>
++#include <linux/interrupt.h>
++#include <asm/addrspace.h>
++#include <asm/io.h>
++#include <asm/time.h>
 +
 +
++#include <typedefs.h>
++#include <osl.h>
++#include <bcmnvram.h>
++#include <sbconfig.h>
++#include <sbextif.h>
++#include <sbutils.h>
++#include <hndmips.h>
++#include <mipsinc.h>
++#include <hndcpu.h>
 +
 +
-+      if ((pcmcia_low_level->socket_state(sock, &state)) < 0) {
-+              printk(KERN_ERR "Unable to get PCMCIA status from kernel.\n");
-+              return -1;
-+      }
++/* Global SB handle */
++extern void *bcm947xx_sbh;
++extern spinlock_t bcm947xx_sbh_lock;
 +
 +
-+      pcmcia_socket[sock].k_state = state;
++/* Convenience */
++#define sbh bcm947xx_sbh
++#define sbh_lock bcm947xx_sbh_lock
 +
 +
-+      *status = state.detect ? SS_DETECT : 0;
++extern int panic_timeout;
++static int watchdog = 0;
++static u8 *mcr = NULL;
 +
 +
-+      *status |= state.ready ? SS_READY : 0;
++void __init
++bcm947xx_time_init(void)
++{
++      unsigned int hz;
++      extifregs_t *eir;
 +
 +
-+      /* The power status of individual sockets is not available
-+       * explicitly from the hardware, so we just remember the state
-+       * and regurgitate it upon request:
++      /*
++       * Use deterministic values for initial counter interrupt
++       * so that calibrate delay avoids encountering a counter wrap.
 +       */
 +       */
-+      *status |= pcmcia_socket[sock].cs_state.Vcc ? SS_POWERON : 0;
++      write_c0_count(0);
++      write_c0_compare(0xffff);
 +
 +
-+      if (pcmcia_socket[sock].cs_state.flags & SS_IOCARD)
-+              *status |= state.bvd1 ? SS_STSCHG : 0;
-+      else {
-+              if (state.bvd1 == 0)
-+                      *status |= SS_BATDEAD;
-+              else if (state.bvd2 == 0)
-+                      *status |= SS_BATWARN;
-+      }
++      if (!(hz = sb_cpu_clock(sbh)))
++              hz = 100000000;
 +
 +
-+      *status |= state.vs_3v ? SS_3VCARD : 0;
++      printk("CPU: BCM%04x rev %d at %d MHz\n", sb_chip(sbh), sb_chiprev(sbh),
++             (hz + 500000) / 1000000);
 +
 +
-+      *status |= state.vs_Xv ? SS_XVCARD : 0;
++      /* Set MIPS counter frequency for fixed_rate_gettimeoffset() */
++      mips_hpt_frequency = hz / 2;
 +
 +
-+      DEBUG(2, "\tstatus: %s%s%s%s%s%s%s%s\n",
-+            (*status&SS_DETECT)?"DETECT ":"",
-+            (*status&SS_READY)?"READY ":"", 
-+            (*status&SS_BATDEAD)?"BATDEAD ":"",
-+            (*status&SS_BATWARN)?"BATWARN ":"",
-+            (*status&SS_POWERON)?"POWERON ":"",
-+            (*status&SS_STSCHG)?"STSCHG ":"",
-+            (*status&SS_3VCARD)?"3VCARD ":"",
-+            (*status&SS_XVCARD)?"XVCARD ":"");
++      /* Set watchdog interval in ms */
++      watchdog = simple_strtoul(nvram_safe_get("watchdog"), NULL, 0);
 +
 +
-+      return 0;
-+}
++      /* Please set the watchdog to 3 sec if it is less than 3 but not equal to 0 */
++      if (watchdog > 0) {
++              if (watchdog < 3000)
++                      watchdog = 3000;
++      }
 +
 +
++      /* Set panic timeout in seconds */
++      panic_timeout = watchdog / 1000;
++}
 +
 +
-+/*
-+ * bcm47xx_pcmcia_get_socket()
-+ *
-+ * Implements the get_socket() operation for the in-kernel PCMCIA
-+ * service (formerly SS_GetSocket in Card Services). Not a very 
-+ * exciting routine.
-+ *
-+ * Returns: 0
-+ */
-+static int 
-+bcm47xx_pcmcia_get_socket(unsigned int sock, socket_state_t *state)
++static void
++bcm947xx_timer_interrupt(int irq, void *dev_id, struct pt_regs *regs)
 +{
 +{
-+      DEBUG(2, "%s() for sock %u\n", __FUNCTION__, sock);
++      /* Generic MIPS timer code */
++      timer_interrupt(irq, dev_id, regs);
 +
 +
-+      /* This information was given to us in an earlier call to set_socket(),
-+       * so we're just regurgitating it here:
-+       */
-+      *state = pcmcia_socket[sock].cs_state;
-+      return 0;
++      /* Set the watchdog timer to reset after the specified number of ms */
++      if (watchdog > 0)
++              sb_watchdog(sbh, WATCHDOG_CLOCK / 1000 * watchdog);
 +}
 +
 +}
 +
++static struct irqaction bcm947xx_timer_irqaction = {
++      bcm947xx_timer_interrupt,
++      SA_INTERRUPT,
++      0,
++      "timer",
++      NULL,
++      NULL
++};
 +
 +
-+/*
-+ * bcm47xx_pcmcia_set_socket()
-+ *
-+ * Implements the set_socket() operation for the in-kernel PCMCIA
-+ * service (formerly SS_SetSocket in Card Services). We more or
-+ * less punt all of this work and let the kernel handle the details
-+ * of power configuration, reset, &c. We also record the value of
-+ * `state' in order to regurgitate it to the PCMCIA core later.
-+ *
-+ * Returns: 0
-+ */
-+static int 
-+bcm47xx_pcmcia_set_socket(unsigned int sock, socket_state_t *state)
-+{
-+      struct pcmcia_configure configure;
-+
-+      DEBUG(2, "\tmask:  %s%s%s%s%s%s\n\tflags: %s%s%s%s%s%s\n"
-+            "\tVcc %d  Vpp %d  irq %d\n",
-+            (state->csc_mask == 0) ? "<NONE>" : "",
-+            (state->csc_mask & SS_DETECT) ? "DETECT " : "",
-+            (state->csc_mask & SS_READY) ? "READY " : "",
-+            (state->csc_mask & SS_BATDEAD) ? "BATDEAD " : "",
-+            (state->csc_mask & SS_BATWARN) ? "BATWARN " : "",
-+            (state->csc_mask & SS_STSCHG) ? "STSCHG " : "",
-+            (state->flags == 0) ? "<NONE>" : "",
-+            (state->flags & SS_PWR_AUTO) ? "PWR_AUTO " : "",
-+            (state->flags & SS_IOCARD) ? "IOCARD " : "",
-+            (state->flags & SS_RESET) ? "RESET " : "",
-+            (state->flags & SS_SPKR_ENA) ? "SPKR_ENA " : "",
-+            (state->flags & SS_OUTPUT_ENA) ? "OUTPUT_ENA " : "",
-+            state->Vcc, state->Vpp, state->io_irq);
-+
-+      configure.sock = sock;
-+      configure.vcc = state->Vcc;
-+      configure.vpp = state->Vpp;
-+      configure.output = (state->flags & SS_OUTPUT_ENA) ? 1 : 0;
-+      configure.speaker = (state->flags & SS_SPKR_ENA) ? 1 : 0;
-+      configure.reset = (state->flags & SS_RESET) ? 1 : 0;
-+
-+      if (pcmcia_low_level->configure_socket(&configure) < 0) {
-+              printk(KERN_ERR "Unable to configure socket %u\n", sock);
-+              return -1;
-+      }
-+
-+      pcmcia_socket[sock].cs_state = *state;
-+      return 0;
++void __init
++bcm947xx_timer_setup(struct irqaction *irq)
++{
++      /* Enable the timer interrupt */
++      setup_irq(7, &bcm947xx_timer_irqaction);
 +}
 +}
+diff -urN linux.old/arch/mips/config-shared.in linux.dev/arch/mips/config-shared.in
+--- linux.old/arch/mips/config-shared.in       2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/arch/mips/config-shared.in       2006-10-02 21:19:59.000000000 +0200
+@@ -208,6 +208,14 @@
+    fi
+    define_bool CONFIG_MIPS_RTC y
+ fi
++dep_bool 'Support for Broadcom MIPS-based boards' CONFIG_MIPS_BRCM $CONFIG_EXPERIMENTAL
++dep_bool 'Support for Broadcom BCM947XX' CONFIG_BCM947XX $CONFIG_MIPS_BRCM
++if [ "$CONFIG_BCM947XX" = "y" ] ; then
++   bool '    Support for Broadcom BCM4710' CONFIG_BCM4710
++   bool '    Support for Broadcom BCM4310' CONFIG_BCM4310
++   bool '    Support for Broadcom BCM4704' CONFIG_BCM4704
++   bool '    Support for Broadcom BCM5365' CONFIG_BCM5365
++fi
+ bool 'Support for SNI RM200 PCI' CONFIG_SNI_RM200_PCI
+ bool 'Support for TANBAC TB0226 (Mbase)' CONFIG_TANBAC_TB0226
+ bool 'Support for TANBAC TB0229 (VR4131DIMM)' CONFIG_TANBAC_TB0229
+@@ -229,6 +237,11 @@
+ define_bool CONFIG_RWSEM_XCHGADD_ALGORITHM n
+ 
+ #
++# Provide an option for a default kernel command line
++#
++string 'Default kernel command string' CONFIG_CMDLINE ""
 +
 +
-+
-+/*
-+ * bcm47xx_pcmcia_get_io_map()
-+ *
-+ * Implements the get_io_map() operation for the in-kernel PCMCIA
-+ * service (formerly SS_GetIOMap in Card Services). Just returns an
-+ * I/O map descriptor which was assigned earlier by a set_io_map().
-+ *
-+ * Returns: 0 on success, -1 if the map index was out of range
-+ */
-+static int 
-+bcm47xx_pcmcia_get_io_map(unsigned int sock, struct pccard_io_map *map)
++#
+ # Select some configuration options automatically based on user selections.
+ #
+ if [ "$CONFIG_ACER_PICA_61" = "y" ]; then
+@@ -554,6 +567,12 @@
+    define_bool CONFIG_SWAP_IO_SPACE_L y
+    define_bool CONFIG_BOOT_ELF32 y
+ fi
++if [ "$CONFIG_BCM947XX" = "y" ] ; then
++   define_bool CONFIG_PCI y
++   define_bool CONFIG_NONCOHERENT_IO y
++   define_bool CONFIG_NEW_TIME_C y
++   define_bool CONFIG_NEW_IRQ y
++fi
+ if [ "$CONFIG_SNI_RM200_PCI" = "y" ]; then
+    define_bool CONFIG_ARC32 y
+    define_bool CONFIG_ARC_MEMORY y
+@@ -1042,7 +1061,11 @@
+ 
+ bool 'Are you using a crosscompiler' CONFIG_CROSSCOMPILE
+ bool 'Enable run-time debugging' CONFIG_RUNTIME_DEBUG
+-bool 'Remote GDB kernel debugging' CONFIG_KGDB
++if [ "$CONFIG_BCM947XX" = "y" ] ; then
++      bool 'Remote GDB kernel debugging' CONFIG_REMOTE_DEBUG
++else 
++      bool 'Remote GDB kernel debugging' CONFIG_KGDB
++fi
+ dep_bool '  Console output to GDB' CONFIG_GDB_CONSOLE $CONFIG_KGDB
+ if [ "$CONFIG_KGDB" = "y" ]; then
+    define_bool CONFIG_DEBUG_INFO y
+diff -urN linux.old/arch/mips/kernel/cpu-probe.c linux.dev/arch/mips/kernel/cpu-probe.c
+--- linux.old/arch/mips/kernel/cpu-probe.c     2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/arch/mips/kernel/cpu-probe.c     2006-10-02 21:19:59.000000000 +0200
+@@ -162,7 +162,7 @@
+ 
+ static inline void cpu_probe_legacy(struct cpuinfo_mips *c)
+ {
+-      switch (c->processor_id & 0xff00) {
++      switch (c->processor_id & PRID_IMP_MASK) {
+       case PRID_IMP_R2000:
+               c->cputype = CPU_R2000;
+               c->isa_level = MIPS_CPU_ISA_I;
+@@ -172,7 +172,7 @@
+               c->tlbsize = 64;
+               break;
+       case PRID_IMP_R3000:
+-              if ((c->processor_id & 0xff) == PRID_REV_R3000A)
++              if ((c->processor_id & PRID_REV_MASK) == PRID_REV_R3000A)
+                       if (cpu_has_confreg())
+                               c->cputype = CPU_R3081E;
+                       else
+@@ -187,12 +187,12 @@
+               break;
+       case PRID_IMP_R4000:
+               if (read_c0_config() & CONF_SC) {
+-                      if ((c->processor_id & 0xff) >= PRID_REV_R4400)
++                      if ((c->processor_id & PRID_REV_MASK) >= PRID_REV_R4400)
+                               c->cputype = CPU_R4400PC;
+                       else
+                               c->cputype = CPU_R4000PC;
+               } else {
+-                      if ((c->processor_id & 0xff) >= PRID_REV_R4400)
++                      if ((c->processor_id & PRID_REV_MASK) >= PRID_REV_R4400)
+                               c->cputype = CPU_R4400SC;
+                       else
+                               c->cputype = CPU_R4000SC;
+@@ -438,7 +438,7 @@
+ static inline void cpu_probe_mips(struct cpuinfo_mips *c)
+ {
+       decode_config1(c);
+-      switch (c->processor_id & 0xff00) {
++      switch (c->processor_id & PRID_IMP_MASK) {
+       case PRID_IMP_4KC:
+               c->cputype = CPU_4KC;
+               c->isa_level = MIPS_CPU_ISA_M32;
+@@ -479,10 +479,10 @@
+ {
+       decode_config1(c);
+       c->options |= MIPS_CPU_PREFETCH;
+-      switch (c->processor_id & 0xff00) {
++      switch (c->processor_id & PRID_IMP_MASK) {
+       case PRID_IMP_AU1_REV1:
+       case PRID_IMP_AU1_REV2:
+-              switch ((c->processor_id >> 24) & 0xff) {
++              switch ((c->processor_id >> 24) & PRID_REV_MASK) {
+               case 0:
+                       c->cputype = CPU_AU1000;
+                       break;
+@@ -510,10 +510,34 @@
+       }
+ }
+ 
++static inline void cpu_probe_broadcom(struct cpuinfo_mips *c)
 +{
 +{
-+      DEBUG(2, "bcm47xx_pcmcia_get_io_map: sock %d\n", sock);
-+
-+      if (map->map >= MAX_IO_WIN) {
-+              printk(KERN_ERR "%s(): map (%d) out of range\n", 
-+                     __FUNCTION__, map->map);
-+              return -1;
++      decode_config1(c);
++      c->options |= MIPS_CPU_PREFETCH;
++      switch (c->processor_id & PRID_IMP_MASK) {
++      case PRID_IMP_BCM4710:
++                      c->cputype = CPU_BCM4710;
++                      c->options = MIPS_CPU_TLB | MIPS_CPU_4KEX | 
++                                                              MIPS_CPU_4KTLB | MIPS_CPU_COUNTER;
++                      c->scache.flags = MIPS_CACHE_NOT_PRESENT;
++                      break;
++      case PRID_IMP_4KC:              
++      case PRID_IMP_BCM3302:          
++                      c->cputype = CPU_BCM3302;
++                      c->options = MIPS_CPU_TLB | MIPS_CPU_4KEX | 
++                                                              MIPS_CPU_4KTLB | MIPS_CPU_COUNTER;
++                      c->scache.flags = MIPS_CACHE_NOT_PRESENT;
++                      break;
++      default:
++                      c->cputype = CPU_UNKNOWN;
++                      break;
 +      }
 +      }
-+
-+      *map = pcmcia_socket[sock].io_map[map->map];
-+      return 0;
 +}
 +
 +}
 +
+ static inline void cpu_probe_sibyte(struct cpuinfo_mips *c)
+ {
+       decode_config1(c);
+-      switch (c->processor_id & 0xff00) {
++      switch (c->processor_id & PRID_IMP_MASK) {
+       case PRID_IMP_SB1:
+               c->cputype = CPU_SB1;
+               c->isa_level = MIPS_CPU_ISA_M64;
+@@ -535,7 +559,7 @@
+ static inline void cpu_probe_sandcraft(struct cpuinfo_mips *c)
+ {
+       decode_config1(c);
+-      switch (c->processor_id & 0xff00) {
++      switch (c->processor_id & PRID_IMP_MASK) {
+       case PRID_IMP_SR71000:
+               c->cputype = CPU_SR71000;
+               c->isa_level = MIPS_CPU_ISA_M64;
+@@ -560,7 +584,7 @@
+       c->cputype      = CPU_UNKNOWN;
+ 
+       c->processor_id = read_c0_prid();
+-      switch (c->processor_id & 0xff0000) {
++      switch (c->processor_id & PRID_COMP_MASK) {
+ 
+       case PRID_COMP_LEGACY:
+               cpu_probe_legacy(c);
+@@ -571,6 +595,9 @@
+       case PRID_COMP_ALCHEMY:
+               cpu_probe_alchemy(c);
+               break;
++      case PRID_COMP_BROADCOM:
++              cpu_probe_broadcom(c);
++              break;
+       case PRID_COMP_SIBYTE:
+               cpu_probe_sibyte(c);
+               break;
+diff -urN linux.old/arch/mips/kernel/head.S linux.dev/arch/mips/kernel/head.S
+--- linux.old/arch/mips/kernel/head.S  2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/arch/mips/kernel/head.S  2006-10-02 21:19:59.000000000 +0200
+@@ -28,12 +28,20 @@
+ #include <asm/mipsregs.h>
+ #include <asm/stackframe.h>
+ 
++#ifdef CONFIG_BCM4710
++#undef eret
++#define eret nop; nop; eret
++#endif
 +
 +
-+/*
-+ * bcm47xx_pcmcia_set_io_map()
-+ *
-+ * Implements the set_io_map() operation for the in-kernel PCMCIA
-+ * service (formerly SS_SetIOMap in Card Services). We configure
-+ * the map speed as requested, but override the address ranges
-+ * supplied by Card Services.
-+ *
-+ * Returns: 0 on success, -1 on error
-+ */
-+int 
-+bcm47xx_pcmcia_set_io_map(unsigned int sock, struct pccard_io_map *map)
-+{
-+      unsigned int speed;
-+      unsigned long start;
-+
-+      DEBUG(2, "\tmap %u  speed %u\n\tstart 0x%08lx  stop 0x%08lx\n"
-+            "\tflags: %s%s%s%s%s%s%s%s\n",
-+            map->map, map->speed, map->start, map->stop,
-+            (map->flags == 0) ? "<NONE>" : "",
-+            (map->flags & MAP_ACTIVE) ? "ACTIVE " : "",
-+            (map->flags & MAP_16BIT) ? "16BIT " : "",
-+            (map->flags & MAP_AUTOSZ) ? "AUTOSZ " : "",
-+            (map->flags & MAP_0WS) ? "0WS " : "",
-+            (map->flags & MAP_WRPROT) ? "WRPROT " : "",
-+            (map->flags & MAP_USE_WAIT) ? "USE_WAIT " : "",
-+            (map->flags & MAP_PREFETCH) ? "PREFETCH " : "");
-+
-+      if (map->map >= MAX_IO_WIN) {
-+              printk(KERN_ERR "%s(): map (%d) out of range\n", 
-+                              __FUNCTION__, map->map);
-+              return -1;
-+      }
+               .text
++              j       kernel_entry
++              nop
 +
 +
-+      if (map->flags & MAP_ACTIVE) {
-+              speed = (map->speed > 0) ? map->speed : BCM47XX_PCMCIA_IO_SPEED;
-+              pcmcia_socket[sock].speed_io = speed;
+               /*
+                * Reserved space for exception handlers.
+                * Necessary for machines which link their kernels at KSEG0.
+                */
+-              .fill   0x400
++              .fill   0x3f4
+ 
+               /* The following two symbols are used for kernel profiling. */
+               EXPORT(stext)
+diff -urN linux.old/arch/mips/kernel/proc.c linux.dev/arch/mips/kernel/proc.c
+--- linux.old/arch/mips/kernel/proc.c  2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/arch/mips/kernel/proc.c  2006-10-02 21:19:59.000000000 +0200
+@@ -78,9 +78,10 @@
+       [CPU_AU1550]    "Au1550",
+       [CPU_24K]       "MIPS 24K",
+       [CPU_AU1200]    "Au1200",
++      [CPU_BCM4710]   "BCM4710",
++      [CPU_BCM3302]   "BCM3302",
+ };
+ 
+-
+ static int show_cpuinfo(struct seq_file *m, void *v)
+ {
+       unsigned int version = current_cpu_data.processor_id;
+diff -urN linux.old/arch/mips/kernel/setup.c linux.dev/arch/mips/kernel/setup.c
+--- linux.old/arch/mips/kernel/setup.c 2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/arch/mips/kernel/setup.c 2006-10-02 21:19:59.000000000 +0200
+@@ -493,6 +493,7 @@
+       void swarm_setup(void);
+       void hp_setup(void);
+       void au1x00_setup(void);
++      void brcm_setup(void);
+       void frame_info_init(void);
+ 
+       frame_info_init();
+@@ -691,6 +692,11 @@
+                 pmc_yosemite_setup();
+                 break;
+ #endif
++#if defined(CONFIG_BCM4710) || defined(CONFIG_BCM4310)
++      case MACH_GROUP_BRCM:
++                      brcm_setup();
++                      break;
++#endif        
+       default:
+               panic("Unsupported architecture");
+       }
+diff -urN linux.old/arch/mips/kernel/traps.c linux.dev/arch/mips/kernel/traps.c
+--- linux.old/arch/mips/kernel/traps.c 2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/arch/mips/kernel/traps.c 2006-10-02 21:19:59.000000000 +0200
+@@ -920,6 +920,7 @@
+ void __init trap_init(void)
+ {
+       extern char except_vec1_generic;
++      extern char except_vec2_generic;
+       extern char except_vec3_generic, except_vec3_r4000;
+       extern char except_vec_ejtag_debug;
+       extern char except_vec4;
+@@ -927,6 +928,7 @@
+ 
+       /* Copy the generic exception handler code to it's final destination. */
+       memcpy((void *)(KSEG0 + 0x80), &except_vec1_generic, 0x80);
++      memcpy((void *)(KSEG0 + 0x100), &except_vec2_generic, 0x80);
+ 
+       /*
+        * Setup default vectors
+@@ -985,6 +987,12 @@
+       set_except_vector(13, handle_tr);
+       set_except_vector(22, handle_mdmx);
+ 
++      if (current_cpu_data.cputype == CPU_SB1) {
++              /* Enable timer interrupt and scd mapped interrupt */
++              clear_c0_status(0xf000);
++              set_c0_status(0xc00);
 +      }
 +
 +      }
 +
-+      start = map->start;
-+
-+      if (map->stop == 1) {
-+              map->stop = PAGE_SIZE - 1;
-+      }
+       if (cpu_has_fpu && !cpu_has_nofpuex)
+               set_except_vector(15, handle_fpe);
+ 
+diff -urN linux.old/arch/mips/Makefile linux.dev/arch/mips/Makefile
+--- linux.old/arch/mips/Makefile       2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/arch/mips/Makefile       2006-10-02 21:19:59.000000000 +0200
+@@ -726,6 +726,19 @@
+ endif
+ 
+ #
++# Broadcom BCM947XX variants
++#
++ifdef CONFIG_BCM947XX
++LIBS          += arch/mips/bcm947xx/generic/brcm.o arch/mips/bcm947xx/bcm947xx.o 
++SUBDIRS               += arch/mips/bcm947xx/generic arch/mips/bcm947xx 
++LOADADDR      := 0x80001000
 +
 +
-+      map->start = pcmcia_socket[sock].virt_io;
-+      map->stop = map->start + (map->stop - start);
-+      pcmcia_socket[sock].io_map[map->map] = *map;
-+      DEBUG(2, "set_io_map %d start %x stop %x\n", 
-+            map->map, map->start, map->stop);
-+      return 0;
-+}
++zImage: vmlinux
++      $(MAKE) -C arch/$(ARCH)/bcm947xx/compressed
++export LOADADDR
++endif
 +
 +
++#
+ # Choosing incompatible machines durings configuration will result in
+ # error messages during linking.  Select a default linkscript if
+ # none has been choosen above.
+@@ -778,6 +791,7 @@
+       $(MAKE) -C arch/$(ARCH)/tools clean
+       $(MAKE) -C arch/mips/baget clean
+       $(MAKE) -C arch/mips/lasat clean
++      $(MAKE) -C arch/mips/bcm947xx/compressed clean
+ 
+ archmrproper:
+       @$(MAKEBOOT) mrproper
+diff -urN linux.old/arch/mips/mm/c-r4k.c linux.dev/arch/mips/mm/c-r4k.c
+--- linux.old/arch/mips/mm/c-r4k.c     2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/arch/mips/mm/c-r4k.c     2006-10-02 21:19:59.000000000 +0200
+@@ -1166,3 +1166,47 @@
+       build_clear_page();
+       build_copy_page();
+ }
 +
 +
-+/*
-+ * bcm47xx_pcmcia_get_mem_map()
-+ *
-+ * Implements the get_mem_map() operation for the in-kernel PCMCIA
-+ * service (formerly SS_GetMemMap in Card Services). Just returns a
-+ *  memory map descriptor which was assigned earlier by a
-+ *  set_mem_map() request.
-+ *
-+ * Returns: 0 on success, -1 if the map index was out of range
-+ */
-+static int 
-+bcm47xx_pcmcia_get_mem_map(unsigned int sock, struct pccard_mem_map *map)
++#ifdef CONFIG_BCM4704
++static void __init mips32_icache_fill(unsigned long addr, uint nbytes)
 +{
 +{
-+      DEBUG(2, "%s() for sock %u\n", __FUNCTION__, sock);
-+
-+      if (map->map >= MAX_WIN) {
-+              printk(KERN_ERR "%s(): map (%d) out of range\n", 
-+                     __FUNCTION__, map->map);
-+              return -1;
-+      }
-+
-+      *map = pcmcia_socket[sock].mem_map[map->map];
-+      return 0;
++      unsigned long ic_lsize = current_cpu_data.icache.linesz;
++      int i;
++      for (i = 0; i < nbytes; i += ic_lsize)
++              fill_icache_line((addr + i));
 +}
 +
 +}
 +
-+
-+/*
-+ * bcm47xx_pcmcia_set_mem_map()
-+ *
-+ * Implements the set_mem_map() operation for the in-kernel PCMCIA
-+ * service (formerly SS_SetMemMap in Card Services). We configure
-+ * the map speed as requested, but override the address ranges
-+ * supplied by Card Services.
-+ *
-+ * Returns: 0 on success, -1 on error
++/*
++ *  This must be run from the cache on 4704A0
++ *  so there are no mips core BIU ops in progress
++ *  when the PFC is enabled.
 + */
 + */
-+static int 
-+bcm47xx_pcmcia_set_mem_map(unsigned int sock, struct pccard_mem_map *map)
++#define PFC_CR0         0xff400000      /* control reg 0 */
++#define PFC_CR1         0xff400004      /* control reg 1 */
++static void __init enable_pfc(u32 mode)
 +{
 +{
-+      unsigned int speed;
-+      unsigned long start;
-+      u_long flags;
-+
-+      if (map->map >= MAX_WIN) {
-+              printk(KERN_ERR "%s(): map (%d) out of range\n", 
-+                     __FUNCTION__, map->map);
-+              return -1;
-+      }
++      /* write range */
++      *(volatile u32 *)PFC_CR1 = 0xffff0000;
 +
 +
-+      DEBUG(2, "\tmap %u  speed %u\n\tsys_start  %#lx\n"
-+            "\tsys_stop   %#lx\n\tcard_start %#x\n"
-+            "\tflags: %s%s%s%s%s%s%s%s\n",
-+            map->map, map->speed, map->sys_start, map->sys_stop,
-+            map->card_start, (map->flags == 0) ? "<NONE>" : "",
-+            (map->flags & MAP_ACTIVE) ? "ACTIVE " : "",
-+            (map->flags & MAP_16BIT) ? "16BIT " : "",
-+            (map->flags & MAP_AUTOSZ) ? "AUTOSZ " : "",
-+            (map->flags & MAP_0WS) ? "0WS " : "",
-+            (map->flags & MAP_WRPROT) ? "WRPROT " : "",
-+            (map->flags & MAP_ATTRIB) ? "ATTRIB " : "",
-+            (map->flags & MAP_USE_WAIT) ? "USE_WAIT " : "");
-+
-+      if (map->flags & MAP_ACTIVE) {
-+              /* When clients issue RequestMap, the access speed is not always
-+               * properly configured:
-+               */
-+              speed = (map->speed > 0) ? map->speed : BCM47XX_PCMCIA_MEM_SPEED;
++      /* enable */
++      *(volatile u32 *)PFC_CR0 = mode;
++}
++#endif
 +
 +
-+              /* TBD */
-+              if (map->flags & MAP_ATTRIB) {
-+                      pcmcia_socket[sock].speed_attr = speed;
-+              } else {
-+                      pcmcia_socket[sock].speed_mem = speed;
-+              }
-+      }
 +
 +
-+      save_flags(flags);
-+      cli();
-+      start = map->sys_start;
++void check_enable_mips_pfc(int val)
++{
 +
 +
-+      if (map->sys_stop == 0)
-+              map->sys_stop = PAGE_SIZE - 1;
++#ifdef CONFIG_BCM4704
++      struct cpuinfo_mips *c = &current_cpu_data;
 +
 +
-+      if (map->flags & MAP_ATTRIB) {
-+              map->sys_start = pcmcia_socket[sock].phys_attr + 
-+                      map->card_start;
-+      } else {
-+              map->sys_start = pcmcia_socket[sock].phys_mem + 
-+                      map->card_start;
++      /* enable prefetch cache */
++      if (((c->processor_id & (PRID_COMP_MASK | PRID_IMP_MASK)) == PRID_IMP_BCM3302) 
++              && (read_c0_diag() & (1 << 29))) {
++                      mips32_icache_fill((unsigned long) &enable_pfc, 64);
++                      enable_pfc(val);
 +      }
 +      }
-+
-+      map->sys_stop = map->sys_start + (map->sys_stop - start);
-+      pcmcia_socket[sock].mem_map[map->map] = *map;
-+      restore_flags(flags);
-+      DEBUG(2, "set_mem_map %d start %x stop %x card_start %x\n", 
-+                      map->map, map->sys_start, map->sys_stop, 
-+                      map->card_start);
-+      return 0;
++#endif
 +}
 +
 +
 +}
 +
 +
-+#if defined(CONFIG_PROC_FS)
-+
-+/*
-+ * bcm47xx_pcmcia_proc_setup()
-+ *
-+ * Implements the proc_setup() operation for the in-kernel PCMCIA
-+ * service (formerly SS_ProcSetup in Card Services).
-+ *
-+ * Returns: 0 on success, -1 on error
-+ */
-+static void 
-+bcm47xx_pcmcia_proc_setup(unsigned int sock, struct proc_dir_entry *base)
-+{
-+      struct proc_dir_entry *entry;
-+
-+      if ((entry = create_proc_entry("status", 0, base)) == NULL) {
-+              printk(KERN_ERR "Unable to install \"status\" procfs entry\n");
-+              return;
+diff -urN linux.old/arch/mips/pci/Makefile linux.dev/arch/mips/pci/Makefile
+--- linux.old/arch/mips/pci/Makefile   2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/arch/mips/pci/Makefile   2006-10-02 21:19:59.000000000 +0200
+@@ -13,7 +13,9 @@
+ obj-$(CONFIG_MIPS_MSC)                += ops-msc.o
+ obj-$(CONFIG_MIPS_NILE4)      += ops-nile4.o
+ obj-$(CONFIG_SNI_RM200_PCI)   += ops-sni.o
++ifndef CONFIG_BCM947XX
+ obj-y                         += pci.o
++endif
+ obj-$(CONFIG_PCI_AUTO)                += pci_auto.o
+ 
+ include $(TOPDIR)/Rules.make
+diff -urN linux.old/drivers/char/serial.c linux.dev/drivers/char/serial.c
+--- linux.old/drivers/char/serial.c    2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/drivers/char/serial.c    2006-10-02 21:19:59.000000000 +0200
+@@ -444,6 +444,10 @@
+               return inb(info->port+1);
+ #endif
+       case SERIAL_IO_MEM:
++#ifdef CONFIG_BCM4310
++              readb((unsigned long) info->iomem_base +
++                              (UART_SCR<<info->iomem_reg_shift));
++#endif
+               return readb((unsigned long) info->iomem_base +
+                            (offset<<info->iomem_reg_shift));
+       default:
+@@ -464,6 +468,9 @@
+       case SERIAL_IO_MEM:
+               writeb(value, (unsigned long) info->iomem_base +
+                             (offset<<info->iomem_reg_shift));
++#ifdef CONFIG_BCM4704
++              *((volatile unsigned int *) KSEG1ADDR(0x18000000));
++#endif
+               break;
+       default:
+               outb(value, info->port+offset);
+@@ -1728,7 +1735,7 @@
+                       /* Special case since 134 is really 134.5 */
+                       quot = (2*baud_base / 269);
+               else if (baud)
+-                      quot = baud_base / baud;
++                      quot = (baud_base + (baud / 2)) / baud;
+       }
+       /* If the quotient is zero refuse the change */
+       if (!quot && old_termios) {
+@@ -1745,12 +1752,12 @@
+                               /* Special case since 134 is really 134.5 */
+                               quot = (2*baud_base / 269);
+                       else if (baud)
+-                              quot = baud_base / baud;
++                              quot = (baud_base + (baud / 2)) / baud;
+               }
+       }
+       /* As a last resort, if the quotient is zero, default to 9600 bps */
+       if (!quot)
+-              quot = baud_base / 9600;
++              quot = (baud_base + 4800) / 9600;
+       /*
+        * Work around a bug in the Oxford Semiconductor 952 rev B
+        * chip which causes it to seriously miscalculate baud rates
+@@ -5994,6 +6001,13 @@
+        *      Divisor, bytesize and parity
+        */
+       state = rs_table + co->index;
++      /*
++       * Safe guard: state structure must have been initialized
++       */
++      if (state->iomem_base == NULL) {
++              printk("!unable to setup serial console!\n");
++              return -1;
 +      }
 +      }
+       if (doflow)
+               state->flags |= ASYNC_CONS_FLOW;
+       info = &async_sercons;
+@@ -6007,7 +6021,7 @@
+       info->io_type = state->io_type;
+       info->iomem_base = state->iomem_base;
+       info->iomem_reg_shift = state->iomem_reg_shift;
+-      quot = state->baud_base / baud;
++      quot = (state->baud_base + (baud / 2)) / baud;
+       cval = cflag & (CSIZE | CSTOPB);
+ #if defined(__powerpc__) || defined(__alpha__)
+       cval >>= 8;
+diff -urN linux.old/drivers/net/Makefile linux.dev/drivers/net/Makefile
+--- linux.old/drivers/net/Makefile     2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/drivers/net/Makefile     2006-10-02 21:19:59.000000000 +0200
+@@ -3,6 +3,8 @@
+ # Makefile for the Linux network (ethercard) device drivers.
+ #
+ 
++EXTRA_CFLAGS := -I$(TOPDIR)/arch/mips/bcm947xx/include
 +
 +
-+      entry->read_proc = bcm47xx_pcmcia_proc_status;
-+      entry->data = (void *)sock;
-+}
-+
-+
-+/*
-+ * bcm47xx_pcmcia_proc_status()
-+ *
-+ * Implements the /proc/bus/pccard/??/status file.
-+ *
-+ * Returns: the number of characters added to the buffer
-+ */
-+static int 
-+bcm47xx_pcmcia_proc_status(char *buf, char **start, off_t pos, 
-+                         int count, int *eof, void *data)
-+{
-+      char *p = buf;
-+      unsigned int sock = (unsigned int)data;
-+
-+      p += sprintf(p, "k_flags  : %s%s%s%s%s%s%s\n", 
-+                   pcmcia_socket[sock].k_state.detect ? "detect " : "",
-+                   pcmcia_socket[sock].k_state.ready ? "ready " : "",
-+                   pcmcia_socket[sock].k_state.bvd1 ? "bvd1 " : "",
-+                   pcmcia_socket[sock].k_state.bvd2 ? "bvd2 " : "",
-+                   pcmcia_socket[sock].k_state.wrprot ? "wrprot " : "",
-+                   pcmcia_socket[sock].k_state.vs_3v ? "vs_3v " : "",
-+                   pcmcia_socket[sock].k_state.vs_Xv ? "vs_Xv " : "");
-+
-+      p += sprintf(p, "status   : %s%s%s%s%s%s%s%s%s\n",
-+                   pcmcia_socket[sock].k_state.detect ? "SS_DETECT " : "",
-+                   pcmcia_socket[sock].k_state.ready ? "SS_READY " : "",
-+                   pcmcia_socket[sock].cs_state.Vcc ? "SS_POWERON " : "",
-+                   pcmcia_socket[sock].cs_state.flags & SS_IOCARD ? "SS_IOCARD " : "",
-+                   (pcmcia_socket[sock].cs_state.flags & SS_IOCARD &&
-+                    pcmcia_socket[sock].k_state.bvd1) ? "SS_STSCHG " : "",
-+                   ((pcmcia_socket[sock].cs_state.flags & SS_IOCARD) == 0 &&
-+                    (pcmcia_socket[sock].k_state.bvd1 == 0)) ? "SS_BATDEAD " : "",
-+                   ((pcmcia_socket[sock].cs_state.flags & SS_IOCARD) == 0 &&
-+                    (pcmcia_socket[sock].k_state.bvd2 == 0)) ? "SS_BATWARN " : "",
-+                   pcmcia_socket[sock].k_state.vs_3v ? "SS_3VCARD " : "",
-+                   pcmcia_socket[sock].k_state.vs_Xv ? "SS_XVCARD " : "");
-+
-+      p += sprintf(p, "mask     : %s%s%s%s%s\n",
-+                   pcmcia_socket[sock].cs_state.csc_mask & SS_DETECT ? "SS_DETECT " : "",
-+                   pcmcia_socket[sock].cs_state.csc_mask & SS_READY ? "SS_READY " : "",
-+                   pcmcia_socket[sock].cs_state.csc_mask & SS_BATDEAD ? "SS_BATDEAD " : "",
-+                   pcmcia_socket[sock].cs_state.csc_mask & SS_BATWARN ? "SS_BATWARN " : "",
-+                   pcmcia_socket[sock].cs_state.csc_mask & SS_STSCHG ? "SS_STSCHG " : "");
-+
-+      p += sprintf(p, "cs_flags : %s%s%s%s%s\n",
-+                   pcmcia_socket[sock].cs_state.flags & SS_PWR_AUTO ?
-+                      "SS_PWR_AUTO " : "",
-+                   pcmcia_socket[sock].cs_state.flags & SS_IOCARD ?
-+                      "SS_IOCARD " : "",
-+                   pcmcia_socket[sock].cs_state.flags & SS_RESET ?
-+                      "SS_RESET " : "",
-+                   pcmcia_socket[sock].cs_state.flags & SS_SPKR_ENA ?
-+                      "SS_SPKR_ENA " : "",
-+                   pcmcia_socket[sock].cs_state.flags & SS_OUTPUT_ENA ?
-+                      "SS_OUTPUT_ENA " : "");
-+
-+      p += sprintf(p, "Vcc      : %d\n", pcmcia_socket[sock].cs_state.Vcc);
-+      p += sprintf(p, "Vpp      : %d\n", pcmcia_socket[sock].cs_state.Vpp);
-+      p += sprintf(p, "irq      : %d\n", pcmcia_socket[sock].cs_state.io_irq);
-+      p += sprintf(p, "I/O      : %u\n", pcmcia_socket[sock].speed_io);
-+      p += sprintf(p, "attribute: %u\n", pcmcia_socket[sock].speed_attr);
-+      p += sprintf(p, "common   : %u\n", pcmcia_socket[sock].speed_mem);
-+      return p-buf;
-+}
-+
-+
-+#endif  /* defined(CONFIG_PROC_FS) */
-diff -Nur linux-2.4.32/drivers/pcmcia/bcm4710_pcmcia.c linux-2.4.32-brcm/drivers/pcmcia/bcm4710_pcmcia.c
---- linux-2.4.32/drivers/pcmcia/bcm4710_pcmcia.c       1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/pcmcia/bcm4710_pcmcia.c  2005-12-16 23:39:11.368863250 +0100
-@@ -0,0 +1,266 @@
-+/*
-+ * BCM4710 specific pcmcia routines.
-+ *
-+ * Copyright 2004, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
+ obj-y           :=
+ obj-m           :=
+ obj-n           :=
+diff -urN linux.old/drivers/parport/Config.in linux.dev/drivers/parport/Config.in
+--- linux.old/drivers/parport/Config.in        2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/drivers/parport/Config.in        2006-10-02 21:19:59.000000000 +0200
+@@ -11,6 +11,7 @@
+ tristate 'Parallel port support' CONFIG_PARPORT
+ if [ "$CONFIG_PARPORT" != "n" ]; then
+    dep_tristate '  PC-style hardware' CONFIG_PARPORT_PC $CONFIG_PARPORT
++   dep_tristate '  Asus WL500g parallel port' CONFIG_PARPORT_SPLINK $CONFIG_PARPORT
+    if [ "$CONFIG_PARPORT_PC" != "n" -a "$CONFIG_SERIAL" != "n" ]; then
+       if [ "$CONFIG_SERIAL" = "m" ]; then
+          define_tristate CONFIG_PARPORT_PC_CML1 m
+diff -urN linux.old/drivers/parport/Makefile linux.dev/drivers/parport/Makefile
+--- linux.old/drivers/parport/Makefile 2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/drivers/parport/Makefile 2006-10-02 21:19:59.000000000 +0200
+@@ -22,6 +22,7 @@
+ 
+ obj-$(CONFIG_PARPORT)         += parport.o
+ obj-$(CONFIG_PARPORT_PC)      += parport_pc.o
++obj-$(CONFIG_PARPORT_SPLINK)  += parport_splink.o
+ obj-$(CONFIG_PARPORT_PC_PCMCIA)       += parport_cs.o
+ obj-$(CONFIG_PARPORT_AMIGA)   += parport_amiga.o
+ obj-$(CONFIG_PARPORT_MFC3)    += parport_mfc3.o
+diff -urN linux.old/drivers/parport/parport_splink.c linux.dev/drivers/parport/parport_splink.c
+--- linux.old/drivers/parport/parport_splink.c 1970-01-01 01:00:00.000000000 +0100
++++ linux.dev/drivers/parport/parport_splink.c 2006-10-02 21:19:59.000000000 +0200
+@@ -0,0 +1,345 @@
++/* Low-level parallel port routines for the ASUS WL-500g built-in port
 + *
 + *
-+ * $Id: bcm4710_pcmcia.c,v 1.1 2005/03/16 13:50:00 wbx Exp $
++ * Author: Nuno Grilo <nuno.grilo@netcabo.pt>
++ * Based on parport_pc source
 + */
 + */
++  
++#include <linux/config.h>
 +#include <linux/module.h>
 +#include <linux/init.h>
 +#include <linux/module.h>
 +#include <linux/init.h>
-+#include <linux/config.h>
-+#include <linux/delay.h>
 +#include <linux/ioport.h>
 +#include <linux/kernel.h>
 +#include <linux/ioport.h>
 +#include <linux/kernel.h>
-+#include <linux/tqueue.h>
-+#include <linux/timer.h>
-+#include <linux/mm.h>
-+#include <linux/proc_fs.h>
-+#include <linux/version.h>
-+#include <linux/types.h>
-+#include <linux/pci.h>
++#include <linux/slab.h>
++#include <linux/parport.h>
++#include <linux/parport_pc.h>
 +
 +
-+#include <pcmcia/version.h>
-+#include <pcmcia/cs_types.h>
-+#include <pcmcia/cs.h>
-+#include <pcmcia/ss.h>
-+#include <pcmcia/bulkmem.h>
-+#include <pcmcia/cistpl.h>
-+#include <pcmcia/bus_ops.h>
-+#include "cs_internal.h"
++#define SPLINK_ADDRESS 0xBF800010
 +
 +
-+#include <asm/io.h>
-+#include <asm/irq.h>
-+#include <asm/system.h>
++#undef DEBUG
 +
 +
++#ifdef DEBUG
++#define DPRINTK  printk
++#else
++#define DPRINTK(stuff...)
++#endif
 +
 +
-+#include <typedefs.h>
-+#include <bcmdevs.h>
-+#include <bcm4710.h>
-+#include <sbconfig.h>
-+#include <sbextif.h>
 +
 +
-+#include "bcm4710pcmcia.h"
++/* __parport_splink_frob_control differs from parport_splink_frob_control in that
++ * it doesn't do any extra masking. */
++static __inline__ unsigned char __parport_splink_frob_control (struct parport *p,
++                                                         unsigned char mask,
++                                                         unsigned char val)
++{
++      struct parport_pc_private *priv = p->physport->private_data;
++      unsigned char *io = (unsigned char *) p->base;
++      unsigned char ctr = priv->ctr;
++#ifdef DEBUG_PARPORT
++      printk (KERN_DEBUG
++              "__parport_splink_frob_control(%02x,%02x): %02x -> %02x\n",
++              mask, val, ctr, ((ctr & ~mask) ^ val) & priv->ctr_writable);
++#endif
++      ctr = (ctr & ~mask) ^ val;
++      ctr &= priv->ctr_writable; /* only write writable bits. */
++      *(io+2) = ctr;
++      priv->ctr = ctr;        /* Update soft copy */
++      return ctr;
++}
++
 +
 +
-+/* Use a static var for irq dev_id */
-+static int bcm47xx_pcmcia_dev_id;
 +
 +
-+/* Do we think we have a card or not? */
-+static int bcm47xx_pcmcia_present = 0;
++static void parport_splink_data_forward (struct parport *p)
++{
++      DPRINTK(KERN_DEBUG "parport_splink: parport_data_forward called\n");
++      __parport_splink_frob_control (p, 0x20, 0);
++}
 +
 +
++static void parport_splink_data_reverse (struct parport *p)
++{
++      DPRINTK(KERN_DEBUG "parport_splink: parport_data_forward called\n");
++      __parport_splink_frob_control (p, 0x20, 0x20);
++}
 +
 +
-+static void bcm4710_pcmcia_reset(void)
++/*
++static void parport_splink_interrupt(int irq, void *dev_id, struct pt_regs *regs)
 +{
 +{
-+      extifregs_t *eir;
-+      unsigned long s;
-+      uint32 out0, out1, outen;
++      DPRINTK(KERN_DEBUG "parport_splink: IRQ handler called\n");
++        parport_generic_irq(irq, (struct parport *) dev_id, regs);
++}
++*/
++
++static void parport_splink_enable_irq(struct parport *p)
++{
++      DPRINTK(KERN_DEBUG "parport_splink: parport_splink_enable_irq called\n");
++      __parport_splink_frob_control (p, 0x10, 0x10);
++}
++
++static void parport_splink_disable_irq(struct parport *p)
++{
++      DPRINTK(KERN_DEBUG "parport_splink: parport_splink_disable_irq called\n");
++      __parport_splink_frob_control (p, 0x10, 0);
++}
 +
 +
++static void parport_splink_init_state(struct pardevice *dev, struct parport_state *s)
++{
++      DPRINTK(KERN_DEBUG "parport_splink: parport_splink_init_state called\n");
++      s->u.pc.ctr = 0xc | (dev->irq_func ? 0x10 : 0x0);
++      if (dev->irq_func &&
++            dev->port->irq != PARPORT_IRQ_NONE)
++                /* Set ackIntEn */
++                s->u.pc.ctr |= 0x10;
++}
 +
 +
-+      eir = (extifregs_t *) ioremap_nocache(BCM4710_REG_EXTIF, sizeof(extifregs_t));
++static void parport_splink_save_state(struct parport *p, struct parport_state *s)
++{
++      const struct parport_pc_private *priv = p->physport->private_data;
++      DPRINTK(KERN_DEBUG "parport_splink: parport_splink_save_state called\n");
++      s->u.pc.ctr = priv->ctr;
++}
 +
 +
-+      save_and_cli(s);
++static void parport_splink_restore_state(struct parport *p, struct parport_state *s)
++{
++      struct parport_pc_private *priv = p->physport->private_data;
++      unsigned char *io = (unsigned char *) p->base;
++      unsigned char ctr = s->u.pc.ctr;
 +
 +
-+      /* Use gpio7 to reset the pcmcia slot */
-+      outen = readl(&eir->gpio[0].outen);
-+      outen |= BCM47XX_PCMCIA_RESET;
-+      out0 = readl(&eir->gpio[0].out);
-+      out0 &= ~(BCM47XX_PCMCIA_RESET);
-+      out1 = out0 | BCM47XX_PCMCIA_RESET;
++      DPRINTK(KERN_DEBUG "parport_splink: parport_splink_restore_state called\n");
++        *(io+2) = ctr;
++      priv->ctr = ctr;
++}
 +
 +
-+      writel(out0, &eir->gpio[0].out);
-+      writel(outen, &eir->gpio[0].outen);
-+      mdelay(1);
-+      writel(out1, &eir->gpio[0].out);
-+      mdelay(1);
-+      writel(out0, &eir->gpio[0].out);
++static void parport_splink_setup_interrupt(void) {
++        return;
++}
 +
 +
-+      restore_flags(s);
++static void parport_splink_write_data(struct parport *p, unsigned char d) {
++      DPRINTK(KERN_DEBUG "parport_splink: write data called\n");
++        unsigned char *io = (unsigned char *) p->base;
++        *io = d;
 +}
 +
 +}
 +
++static unsigned char parport_splink_read_data(struct parport *p) {
++      DPRINTK(KERN_DEBUG "parport_splink: read data called\n");
++        unsigned char *io = (unsigned char *) p->base;
++        return *io;
++}
 +
 +
-+static int bcm4710_pcmcia_init(struct pcmcia_init *init)
++static void parport_splink_write_control(struct parport *p, unsigned char d)
 +{
 +{
-+      struct pci_dev *pdev;
-+      extifregs_t *eir;
-+      uint32 outen, intp, intm, tmp;
-+      uint16 *attrsp;
-+      int rc = 0, i;
-+      extern unsigned long bcm4710_cpu_cycle;
-+
-+
-+      if (!(pdev = pci_find_device(VENDOR_BROADCOM, SB_EXTIF, NULL))) {
-+              printk(KERN_ERR "bcm4710_pcmcia: extif not found\n");
-+              return -ENODEV;
-+      }
-+      eir = (extifregs_t *) ioremap_nocache(pci_resource_start(pdev, 0), pci_resource_len(pdev, 0));
-+
-+      /* Initialize the pcmcia i/f: 16bit no swap */
-+      writel(CF_EM_PCMCIA | CF_DS | CF_EN, &eir->pcmcia_config);
-+
-+#ifdef        notYet
-+
-+      /* Set the timing for memory accesses */
-+      tmp = (19 / bcm4710_cpu_cycle) << 24;           /* W3 = 10nS */
-+      tmp = tmp | ((29 / bcm4710_cpu_cycle) << 16);   /* W2 = 20nS */
-+      tmp = tmp | ((109 / bcm4710_cpu_cycle) << 8);   /* W1 = 100nS */
-+      tmp = tmp | (129 / bcm4710_cpu_cycle);          /* W0 = 120nS */
-+      writel(tmp, &eir->pcmcia_memwait);              /* 0x01020a0c for a 100Mhz clock */
-+
-+      /* Set the timing for I/O accesses */
-+      tmp = (19 / bcm4710_cpu_cycle) << 24;           /* W3 = 10nS */
-+      tmp = tmp | ((29 / bcm4710_cpu_cycle) << 16);   /* W2 = 20nS */
-+      tmp = tmp | ((109 / bcm4710_cpu_cycle) << 8);   /* W1 = 100nS */
-+      tmp = tmp | (129 / bcm4710_cpu_cycle);          /* W0 = 120nS */
-+      writel(tmp, &eir->pcmcia_iowait);               /* 0x01020a0c for a 100Mhz clock */
-+
-+      /* Set the timing for attribute accesses */
-+      tmp = (19 / bcm4710_cpu_cycle) << 24;           /* W3 = 10nS */
-+      tmp = tmp | ((29 / bcm4710_cpu_cycle) << 16);   /* W2 = 20nS */
-+      tmp = tmp | ((109 / bcm4710_cpu_cycle) << 8);   /* W1 = 100nS */
-+      tmp = tmp | (129 / bcm4710_cpu_cycle);          /* W0 = 120nS */
-+      writel(tmp, &eir->pcmcia_attrwait);             /* 0x01020a0c for a 100Mhz clock */
-+
-+#endif
-+      /* Make sure gpio0 and gpio5 are inputs */
-+      outen = readl(&eir->gpio[0].outen);
-+      outen &= ~(BCM47XX_PCMCIA_WP | BCM47XX_PCMCIA_STSCHG | BCM47XX_PCMCIA_RESET);
-+      writel(outen, &eir->gpio[0].outen);
-+
-+      /* Issue a reset to the pcmcia socket */
-+      bcm4710_pcmcia_reset();
-+
-+#ifdef        DO_BCM47XX_PCMCIA_INTERRUPTS
-+      /* Setup gpio5 to be the STSCHG interrupt */
-+      intp = readl(&eir->gpiointpolarity);
-+      writel(intp | BCM47XX_PCMCIA_STSCHG, &eir->gpiointpolarity);    /* Active low */
-+      intm = readl(&eir->gpiointmask);
-+      writel(intm | BCM47XX_PCMCIA_STSCHG, &eir->gpiointmask);        /* Enable it */
-+#endif
-+
-+      DEBUG(2, "bcm4710_pcmcia after reset:\n");
-+      DEBUG(2, "\textstatus\t= 0x%08x:\n", readl(&eir->extstatus));
-+      DEBUG(2, "\tpcmcia_config\t= 0x%08x:\n", readl(&eir->pcmcia_config));
-+      DEBUG(2, "\tpcmcia_memwait\t= 0x%08x:\n", readl(&eir->pcmcia_memwait));
-+      DEBUG(2, "\tpcmcia_attrwait\t= 0x%08x:\n", readl(&eir->pcmcia_attrwait));
-+      DEBUG(2, "\tpcmcia_iowait\t= 0x%08x:\n", readl(&eir->pcmcia_iowait));
-+      DEBUG(2, "\tgpioin\t\t= 0x%08x:\n", readl(&eir->gpioin));
-+      DEBUG(2, "\tgpio_outen0\t= 0x%08x:\n", readl(&eir->gpio[0].outen));
-+      DEBUG(2, "\tgpio_out0\t= 0x%08x:\n", readl(&eir->gpio[0].out));
-+      DEBUG(2, "\tgpiointpolarity\t= 0x%08x:\n", readl(&eir->gpiointpolarity));
-+      DEBUG(2, "\tgpiointmask\t= 0x%08x:\n", readl(&eir->gpiointmask));
-+
-+#ifdef        DO_BCM47XX_PCMCIA_INTERRUPTS
-+      /* Request pcmcia interrupt */
-+      rc =  request_irq(BCM47XX_PCMCIA_IRQ, init->handler, SA_INTERRUPT,
-+                        "PCMCIA Interrupt", &bcm47xx_pcmcia_dev_id);
-+#endif
++      const unsigned char wm = (PARPORT_CONTROL_STROBE |
++                                PARPORT_CONTROL_AUTOFD |
++                                PARPORT_CONTROL_INIT |
++                                PARPORT_CONTROL_SELECT);
 +
 +
-+      attrsp = (uint16 *)ioremap_nocache(EXTIF_PCMCIA_CFGBASE(BCM4710_EXTIF), 0x1000);
-+      tmp = readw(&attrsp[0]);
-+      DEBUG(2, "\tattr[0] = 0x%04x\n", tmp);
-+      if ((tmp == 0x7fff) || (tmp == 0x7f00)) {
-+              bcm47xx_pcmcia_present = 0;
-+      } else {
-+              bcm47xx_pcmcia_present = 1;
++      DPRINTK(KERN_DEBUG "parport_splink: write control called\n");
++      /* Take this out when drivers have adapted to the newer interface. */
++      if (d & 0x20) {
++              printk (KERN_DEBUG "%s (%s): use data_reverse for this!\n",
++                      p->name, p->cad->name);
++              parport_splink_data_reverse (p);
 +      }
 +
 +      }
 +
-+      /* There's only one socket */
-+      return 1;
++      __parport_splink_frob_control (p, wm, d & wm);
 +}
 +
 +}
 +
-+static int bcm4710_pcmcia_shutdown(void)
++static unsigned char parport_splink_read_control(struct parport *p)
 +{
 +{
-+      extifregs_t *eir;
-+      uint32 intm;
-+
-+      eir = (extifregs_t *) ioremap_nocache(BCM4710_REG_EXTIF, sizeof(extifregs_t));
-+
-+      /* Disable the pcmcia i/f */
-+      writel(0, &eir->pcmcia_config);
-+
-+      /* Reset gpio's */
-+      intm = readl(&eir->gpiointmask);
-+      writel(intm & ~BCM47XX_PCMCIA_STSCHG, &eir->gpiointmask);       /* Disable it */
-+
-+      free_irq(BCM47XX_PCMCIA_IRQ, &bcm47xx_pcmcia_dev_id);
-+
-+      return 0;
++      const unsigned char wm = (PARPORT_CONTROL_STROBE |
++                                PARPORT_CONTROL_AUTOFD |
++                                PARPORT_CONTROL_INIT |
++                                PARPORT_CONTROL_SELECT);
++      DPRINTK(KERN_DEBUG "parport_splink: read control called\n");
++      const struct parport_pc_private *priv = p->physport->private_data;
++      return priv->ctr & wm; /* Use soft copy */
 +}
 +
 +}
 +
-+static int 
-+bcm4710_pcmcia_socket_state(unsigned sock, struct pcmcia_state *state)
++static unsigned char parport_splink_frob_control (struct parport *p, unsigned char mask,
++                                     unsigned char val)
 +{
 +{
-+      extifregs_t *eir;
-+
-+      eir = (extifregs_t *) ioremap_nocache(BCM4710_REG_EXTIF, sizeof(extifregs_t));
-+
++      const unsigned char wm = (PARPORT_CONTROL_STROBE |
++                                PARPORT_CONTROL_AUTOFD |
++                                PARPORT_CONTROL_INIT |
++                                PARPORT_CONTROL_SELECT);
 +
 +
-+      if (sock != 0) {
-+              printk(KERN_ERR "bcm4710 socket_state bad sock %d\n", sock);
-+              return -1;
++      DPRINTK(KERN_DEBUG "parport_splink: frob control called\n");
++      /* Take this out when drivers have adapted to the newer interface. */
++      if (mask & 0x20) {
++              printk (KERN_DEBUG "%s (%s): use data_%s for this!\n",
++                      p->name, p->cad->name,
++                      (val & 0x20) ? "reverse" : "forward");
++              if (val & 0x20)
++                      parport_splink_data_reverse (p);
++              else
++                      parport_splink_data_forward (p);
 +      }
 +
 +      }
 +
-+      if (bcm47xx_pcmcia_present) {
-+              state->detect = 1;
-+              state->ready = 1;
-+              state->bvd1 = 1;
-+              state->bvd2 = 1;
-+              state->wrprot = (readl(&eir->gpioin) & BCM47XX_PCMCIA_WP) == BCM47XX_PCMCIA_WP; 
-+              state->vs_3v = 0;
-+              state->vs_Xv = 0;
-+      } else {
-+              state->detect = 0;
-+              state->ready = 0;
-+      }
++      /* Restrict mask and val to control lines. */
++      mask &= wm;
++      val &= wm;
 +
 +
-+      return 1;
++      return __parport_splink_frob_control (p, mask, val);
 +}
 +
 +}
 +
-+
-+static int bcm4710_pcmcia_get_irq_info(struct pcmcia_irq_info *info)
++static unsigned char parport_splink_read_status(struct parport *p)
 +{
 +{
-+      if (info->sock >= BCM47XX_PCMCIA_MAX_SOCK) return -1;
-+
-+      info->irq = BCM47XX_PCMCIA_IRQ;         
-+
-+      return 0;
++      DPRINTK(KERN_DEBUG "parport_splink: read status called\n");
++        unsigned char *io = (unsigned char *) p->base;
++        return *(io+1);
 +}
 +
 +}
 +
-+
-+static int 
-+bcm4710_pcmcia_configure_socket(const struct pcmcia_configure *configure)
++static void parport_splink_inc_use_count(void)
 +{
 +{
-+      if (configure->sock >= BCM47XX_PCMCIA_MAX_SOCK) return -1;
++#ifdef MODULE
++      MOD_INC_USE_COUNT;
++#endif
++}
 +
 +
++static void parport_splink_dec_use_count(void)
++{
++#ifdef MODULE
++      MOD_DEC_USE_COUNT;
++#endif
++}
 +
 +
-+      DEBUG(2, "Vcc %dV Vpp %dV output %d speaker %d reset %d\n", configure->vcc,
-+            configure->vpp, configure->output, configure->speaker, configure->reset);
++static struct parport_operations parport_splink_ops = 
++{
++      parport_splink_write_data,
++      parport_splink_read_data,
 +
 +
-+      if ((configure->vcc != 50) || (configure->vpp != 50)) {
-+              printk("%s: bad Vcc/Vpp (%d:%d)\n", __FUNCTION__, configure->vcc, 
-+                     configure->vpp);
-+      }
++      parport_splink_write_control,
++      parport_splink_read_control,
++      parport_splink_frob_control,
 +
 +
-+      if (configure->reset) {
-+              /* Issue a reset to the pcmcia socket */
-+              DEBUG(1, "%s: Reseting socket\n", __FUNCTION__);
-+              bcm4710_pcmcia_reset();
-+      }
++      parport_splink_read_status,
 +
 +
++      parport_splink_enable_irq,
++      parport_splink_disable_irq,
 +
 +
-+      return 0;
-+}
++      parport_splink_data_forward,
++      parport_splink_data_reverse,
 +
 +
-+struct pcmcia_low_level bcm4710_pcmcia_ops = { 
-+      bcm4710_pcmcia_init,
-+      bcm4710_pcmcia_shutdown,
-+      bcm4710_pcmcia_socket_state,
-+      bcm4710_pcmcia_get_irq_info,
-+      bcm4710_pcmcia_configure_socket
-+};
++      parport_splink_init_state,
++      parport_splink_save_state,
++      parport_splink_restore_state,
 +
 +
-diff -Nur linux-2.4.32/drivers/pcmcia/bcm4710pcmcia.h linux-2.4.32-brcm/drivers/pcmcia/bcm4710pcmcia.h
---- linux-2.4.32/drivers/pcmcia/bcm4710pcmcia.h        1970-01-01 01:00:00.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/pcmcia/bcm4710pcmcia.h   2005-12-16 23:39:11.368863250 +0100
-@@ -0,0 +1,118 @@
-+/*
-+ *
-+ * bcm47xx pcmcia driver
-+ *
-+ * Copyright 2004, Broadcom Corporation
-+ * All Rights Reserved.
-+ * 
-+ * THIS SOFTWARE IS OFFERED "AS IS", AND BROADCOM GRANTS NO WARRANTIES OF ANY
-+ * KIND, EXPRESS OR IMPLIED, BY STATUTE, COMMUNICATION OR OTHERWISE. BROADCOM
-+ * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
-+ * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
-+ *
-+ * Based on sa1100.h and include/asm-arm/arch-sa1100/pcmica.h
-+ *    from www.handhelds.org,
-+ * and au1000_generic.c from oss.sgi.com.
-+ *
-+ * $Id: bcm4710pcmcia.h,v 1.1 2005/03/16 13:50:00 wbx Exp $
-+ */
++      parport_splink_inc_use_count,
++      parport_splink_dec_use_count,
 +
 +
-+#if !defined(_BCM4710PCMCIA_H)
-+#define _BCM4710PCMCIA_H
++      parport_ieee1284_epp_write_data,
++      parport_ieee1284_epp_read_data,
++      parport_ieee1284_epp_write_addr,
++      parport_ieee1284_epp_read_addr,
 +
 +
-+#include <pcmcia/cs_types.h>
-+#include <pcmcia/ss.h>
-+#include <pcmcia/bulkmem.h>
-+#include <pcmcia/cistpl.h>
-+#include "cs_internal.h"
++      parport_ieee1284_ecp_write_data,
++      parport_ieee1284_ecp_read_data,
++      parport_ieee1284_ecp_write_addr,
 +
 +
++      parport_ieee1284_write_compat,
++      parport_ieee1284_read_nibble,
++      parport_ieee1284_read_byte,
++};
 +
 +
-+/* The 47xx can only support one socket */
-+#define BCM47XX_PCMCIA_MAX_SOCK               1
++/* --- Initialisation code -------------------------------- */
 +
 +
-+/* In the bcm947xx gpio's are used for some pcmcia functions */
-+#define       BCM47XX_PCMCIA_WP               0x01            /* Bit 0 is WP input */
-+#define       BCM47XX_PCMCIA_STSCHG           0x20            /* Bit 5 is STSCHG input/interrupt */
-+#define       BCM47XX_PCMCIA_RESET            0x80            /* Bit 7 is RESET */
++static struct parport *parport_splink_probe_port (unsigned long int base)
++{
++      struct parport_pc_private *priv;
++      struct parport_operations *ops;
++      struct parport *p;
 +
 +
-+#define       BCM47XX_PCMCIA_IRQ              2
++      if (check_mem_region(base, 3)) {
++              printk (KERN_DEBUG "parport (0x%lx): iomem region not available\n", base);
++              return NULL;
++      }
++      priv = kmalloc (sizeof (struct parport_pc_private), GFP_KERNEL);
++      if (!priv) {
++              printk (KERN_DEBUG "parport (0x%lx): no memory!\n", base);
++              return NULL;
++      }
++      ops = kmalloc (sizeof (struct parport_operations), GFP_KERNEL);
++      if (!ops) {
++              printk (KERN_DEBUG "parport (0x%lx): no memory for ops!\n",
++                      base);
++              kfree (priv);
++              return NULL;
++      }
++      memcpy (ops, &parport_splink_ops, sizeof (struct parport_operations));
++      priv->ctr = 0xc;
++      priv->ctr_writable = 0xff;
 +
 +
-+/* The socket driver actually works nicely in interrupt-driven form,
-+ * so the (relatively infrequent) polling is "just to be sure."
-+ */
-+#define BCM47XX_PCMCIA_POLL_PERIOD    (2 * HZ)
++      if (!(p = parport_register_port(base, PARPORT_IRQ_NONE,
++                                      PARPORT_DMA_NONE, ops))) {
++              printk (KERN_DEBUG "parport (0x%lx): registration failed!\n",
++                      base);
++              kfree (priv);
++              kfree (ops);
++              return NULL;
++      }
 +
 +
-+#define BCM47XX_PCMCIA_IO_SPEED       (255)
-+#define BCM47XX_PCMCIA_MEM_SPEED      (300)
++      p->modes = PARPORT_MODE_PCSPP | PARPORT_MODE_SAFEININT;
++      p->size = (p->modes & PARPORT_MODE_EPP)?8:3;
++      p->private_data = priv;
 +
 +
++      parport_proc_register(p);
++      request_mem_region (p->base, 3, p->name);
 +
 +
-+struct pcmcia_state {
-+      unsigned detect: 1,
-+              ready: 1,
-+              bvd1: 1,
-+              bvd2: 1,
-+              wrprot: 1,
-+              vs_3v: 1,
-+              vs_Xv: 1;
-+};
++      /* Done probing.  Now put the port into a sensible start-up state. */
++      parport_splink_write_data(p, 0);
++      parport_splink_data_forward (p);
 +
 +
++      /* Now that we've told the sharing engine about the port, and
++         found out its characteristics, let the high-level drivers
++         know about it. */
++      parport_announce_port (p);
 +
 +
-+struct pcmcia_configure {
-+      unsigned sock: 8,
-+              vcc: 8,
-+              vpp: 8,
-+              output: 1,
-+              speaker: 1,
-+              reset: 1;
-+};
++      DPRINTK(KERN_DEBUG "parport (0x%lx): init ok!\n",
++              base);
++      return p;
++}
 +
 +
-+struct pcmcia_irq_info {
-+      unsigned int sock;
-+      unsigned int irq;
-+};
++static void parport_splink_unregister_port(struct parport *p) {
++      struct parport_pc_private *priv = p->private_data;
++      struct parport_operations *ops = p->ops;
 +
 +
-+/* This structure encapsulates per-socket state which we might need to
-+ * use when responding to a Card Services query of some kind.
-+ */
-+struct bcm47xx_pcmcia_socket {
-+  socket_state_t        cs_state;
-+  struct pcmcia_state   k_state;
-+  unsigned int          irq;
-+  void                  (*handler)(void *, unsigned int);
-+  void                  *handler_info;
-+  pccard_io_map         io_map[MAX_IO_WIN];
-+  pccard_mem_map        mem_map[MAX_WIN];
-+  ioaddr_t              virt_io, phys_attr, phys_mem;
-+  unsigned short        speed_io, speed_attr, speed_mem;
-+};
++        if (p->irq != PARPORT_IRQ_NONE)
++              free_irq(p->irq, p);
++      release_mem_region(p->base, 3);
++        parport_proc_unregister(p);
++        kfree (priv);
++        parport_unregister_port(p);
++        kfree (ops);
++}
 +
 +
-+struct pcmcia_init {
-+      void (*handler)(int irq, void *dev, struct pt_regs *regs);
-+};
 +
 +
-+struct pcmcia_low_level {
-+      int (*init)(struct pcmcia_init *);
-+      int (*shutdown)(void);
-+      int (*socket_state)(unsigned sock, struct pcmcia_state *);
-+      int (*get_irq_info)(struct pcmcia_irq_info *);
-+      int (*configure_socket)(const struct pcmcia_configure *);
-+};
++int parport_splink_init(void)
++{     
++        int ret;
++        
++      DPRINTK(KERN_DEBUG "parport_splink init called\n");
++        parport_splink_setup_interrupt();
++        ret = !parport_splink_probe_port(SPLINK_ADDRESS);
++        
++        return ret;
++}
 +
 +
-+extern struct pcmcia_low_level bcm47xx_pcmcia_ops;
++void parport_splink_cleanup(void) {
++        struct parport *p = parport_enumerate(), *tmp;
++      DPRINTK(KERN_DEBUG "parport_splink cleanup called\n");
++        if (p->size) {
++                if (p->modes & PARPORT_MODE_PCSPP) {
++                        while(p) {
++                                tmp = p->next;
++                                parport_splink_unregister_port(p);
++                                p = tmp;
++                        }
++                }
++        }
++}
 +
 +
-+/* I/O pins replacing memory pins
-+ * (PCMCIA System Architecture, 2nd ed., by Don Anderson, p.75)
-+ *
-+ * These signals change meaning when going from memory-only to 
-+ * memory-or-I/O interface:
-+ */
-+#define iostschg bvd1
-+#define iospkr   bvd2
++MODULE_AUTHOR("Nuno Grilo <nuno.grilo@netcabo.pt>");
++MODULE_DESCRIPTION("Parport Driver for ASUS WL-500g router builtin Port");
++MODULE_SUPPORTED_DEVICE("ASUS WL-500g builtin Parallel Port");
++MODULE_LICENSE("GPL");
 +
 +
++module_init(parport_splink_init)
++module_exit(parport_splink_cleanup)
 +
 +
-+/*
-+ * Declaration for implementation specific low_level operations.
-+ */
-+extern struct pcmcia_low_level bcm4710_pcmcia_ops;
-+
-+#endif  /* !defined(_BCM4710PCMCIA_H) */
-diff -Nur linux-2.4.32/drivers/pcmcia/Makefile linux-2.4.32-brcm/drivers/pcmcia/Makefile
---- linux-2.4.32/drivers/pcmcia/Makefile       2004-02-18 14:36:31.000000000 +0100
-+++ linux-2.4.32-brcm/drivers/pcmcia/Makefile  2005-12-16 23:39:11.364863000 +0100
-@@ -65,6 +65,10 @@
- au1000_ss-objs-$(CONFIG_PCMCIA_DB1X00)                += au1000_db1x00.o
- au1000_ss-objs-$(CONFIG_PCMCIA_XXS1500)       += au1000_xxs1500.o
- 
-+obj-$(CONFIG_PCMCIA_BCM4710)  += bcm4710_ss.o
-+bcm4710_ss-objs                                       := bcm4710_generic.o
-+bcm4710_ss-objs                                       += bcm4710_pcmcia.o
-+
- obj-$(CONFIG_PCMCIA_SA1100)   += sa1100_cs.o
- obj-$(CONFIG_PCMCIA_M8XX)     += m8xx_pcmcia.o
- obj-$(CONFIG_PCMCIA_SIBYTE)   += sibyte_generic.o
-@@ -102,5 +106,8 @@
- au1x00_ss.o: $(au1000_ss-objs-y)
-       $(LD) -r -o $@ $(au1000_ss-objs-y)
- 
-+bcm4710_ss.o: $(bcm4710_ss-objs)
-+      $(LD) -r -o $@ $(bcm4710_ss-objs)
-+
- yenta_socket.o: $(yenta_socket-objs)
-       $(LD) $(LD_RFLAG) -r -o $@ $(yenta_socket-objs)
-diff -Nur linux-2.4.32/include/asm-mips/bootinfo.h linux-2.4.32-brcm/include/asm-mips/bootinfo.h
---- linux-2.4.32/include/asm-mips/bootinfo.h   2004-02-18 14:36:32.000000000 +0100
-+++ linux-2.4.32-brcm/include/asm-mips/bootinfo.h      2005-12-16 23:39:11.400865250 +0100
+diff -urN linux.old/include/asm-mips/bootinfo.h linux.dev/include/asm-mips/bootinfo.h
+--- linux.old/include/asm-mips/bootinfo.h      2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/include/asm-mips/bootinfo.h      2006-10-02 21:19:59.000000000 +0200
 @@ -37,6 +37,7 @@
  #define MACH_GROUP_HP_LJ       20 /* Hewlett Packard LaserJet               */
  #define MACH_GROUP_LASAT       21
 @@ -37,6 +37,7 @@
  #define MACH_GROUP_HP_LJ       20 /* Hewlett Packard LaserJet               */
  #define MACH_GROUP_LASAT       21
@@ -19565,7 +16690,7 @@ diff -Nur linux-2.4.32/include/asm-mips/bootinfo.h linux-2.4.32-brcm/include/asm
  
  /*
   * Valid machtype values for group unknown (low order halfword of mips_machtype)
  
  /*
   * Valid machtype values for group unknown (low order halfword of mips_machtype)
-@@ -194,6 +195,15 @@
+@@ -197,6 +198,15 @@
  #define MACH_TANBAC_TB0229    7       /* TANBAC TB0229 (VR4131DIMM) */
  
  /*
  #define MACH_TANBAC_TB0229    7       /* TANBAC TB0229 (VR4131DIMM) */
  
  /*
@@ -19581,9 +16706,9 @@ diff -Nur linux-2.4.32/include/asm-mips/bootinfo.h linux-2.4.32-brcm/include/asm
   * Valid machtype for group TITAN
   */
  #define       MACH_TITAN_YOSEMITE     1       /* PMC-Sierra Yosemite */
   * Valid machtype for group TITAN
   */
  #define       MACH_TITAN_YOSEMITE     1       /* PMC-Sierra Yosemite */
-diff -Nur linux-2.4.32/include/asm-mips/cpu.h linux-2.4.32-brcm/include/asm-mips/cpu.h
---- linux-2.4.32/include/asm-mips/cpu.h        2005-01-19 15:10:11.000000000 +0100
-+++ linux-2.4.32-brcm/include/asm-mips/cpu.h   2005-12-16 23:39:11.412866000 +0100
+diff -urN linux.old/include/asm-mips/cpu.h linux.dev/include/asm-mips/cpu.h
+--- linux.old/include/asm-mips/cpu.h   2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/include/asm-mips/cpu.h   2006-10-02 21:19:59.000000000 +0200
 @@ -22,6 +22,11 @@
     spec.
  */
 @@ -22,6 +22,11 @@
     spec.
  */
@@ -19632,10 +16757,10 @@ diff -Nur linux-2.4.32/include/asm-mips/cpu.h linux-2.4.32-brcm/include/asm-mips
  
  /*
   * ISA Level encodings
  
  /*
   * ISA Level encodings
-diff -Nur linux-2.4.32/include/asm-mips/r4kcache.h linux-2.4.32-brcm/include/asm-mips/r4kcache.h
---- linux-2.4.32/include/asm-mips/r4kcache.h   2004-02-18 14:36:32.000000000 +0100
-+++ linux-2.4.32-brcm/include/asm-mips/r4kcache.h      2005-12-16 23:39:11.416866250 +0100
-@@ -567,4 +567,17 @@
+diff -urN linux.old/include/asm-mips/r4kcache.h linux.dev/include/asm-mips/r4kcache.h
+--- linux.old/include/asm-mips/r4kcache.h      2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/include/asm-mips/r4kcache.h      2006-10-02 21:19:59.000000000 +0200
+@@ -658,4 +658,17 @@
                        cache128_unroll32(addr|ws,Index_Writeback_Inv_SD);
  }
  
                        cache128_unroll32(addr|ws,Index_Writeback_Inv_SD);
  }
  
@@ -19653,9 +16778,9 @@ diff -Nur linux-2.4.32/include/asm-mips/r4kcache.h linux-2.4.32-brcm/include/asm
 +}      
 +
  #endif /* __ASM_R4KCACHE_H */
 +}      
 +
  #endif /* __ASM_R4KCACHE_H */
-diff -Nur linux-2.4.32/include/asm-mips/serial.h linux-2.4.32-brcm/include/asm-mips/serial.h
---- linux-2.4.32/include/asm-mips/serial.h     2005-01-19 15:10:12.000000000 +0100
-+++ linux-2.4.32-brcm/include/asm-mips/serial.h        2005-12-16 23:39:11.428867000 +0100
+diff -urN linux.old/include/asm-mips/serial.h linux.dev/include/asm-mips/serial.h
+--- linux.old/include/asm-mips/serial.h        2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/include/asm-mips/serial.h        2006-10-02 21:19:59.000000000 +0200
 @@ -223,6 +223,13 @@
  #define TXX927_SERIAL_PORT_DEFNS
  #endif
 @@ -223,6 +223,13 @@
  #define TXX927_SERIAL_PORT_DEFNS
  #endif
@@ -19678,10 +16803,10 @@ diff -Nur linux-2.4.32/include/asm-mips/serial.h linux-2.4.32-brcm/include/asm-m
        COBALT_SERIAL_PORT_DEFNS                \
        DDB5477_SERIAL_PORT_DEFNS               \
        EV96100_SERIAL_PORT_DEFNS               \
        COBALT_SERIAL_PORT_DEFNS                \
        DDB5477_SERIAL_PORT_DEFNS               \
        EV96100_SERIAL_PORT_DEFNS               \
-diff -Nur linux-2.4.32/init/do_mounts.c linux-2.4.32-brcm/init/do_mounts.c
---- linux-2.4.32/init/do_mounts.c      2003-11-28 19:26:21.000000000 +0100
-+++ linux-2.4.32-brcm/init/do_mounts.c 2005-12-16 23:39:11.504871750 +0100
-@@ -253,7 +253,13 @@
+diff -urN linux.old/init/do_mounts.c linux.dev/init/do_mounts.c
+--- linux.old/init/do_mounts.c 2006-10-02 21:23:10.000000000 +0200
++++ linux.dev/init/do_mounts.c 2006-10-02 21:19:59.000000000 +0200
+@@ -254,7 +254,13 @@
        { "ftlb", 0x2c08 },
        { "ftlc", 0x2c10 },
        { "ftld", 0x2c18 },
        { "ftlb", 0x2c08 },
        { "ftlc", 0x2c10 },
        { "ftld", 0x2c18 },
Personal OpenWRT clone
This page took 0.692973 seconds and 4 git commands to generate.