projects / openwrt.git / blobdiff
? search:
summary | shortlog | log | commit | commitdiff | tree
raw | inline | side by side
[s3c24xx] Implement voltage listing for pc50633.
[openwrt.git] / target / linux / brcm-2.4 / files / arch / mips / bcm947xx / sbpci.c
diff --git a/target/linux/brcm-2.4/files/arch/mips/bcm947xx/sbpci.c b/target/linux/brcm-2.4/files/arch/mips/bcm947xx/sbpci.c
index 2738efa..c8846e7 100644 (file)
--- a/target/linux/brcm-2.4/files/arch/mips/bcm947xx/sbpci.c
+++ b/target/linux/brcm-2.4/files/arch/mips/bcm947xx/sbpci.c
@@ -9,7 +9,6 @@
  * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
  * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
  *
  * SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
  * FOR A SPECIFIC PURPOSE OR NONINFRINGEMENT CONCERNING THIS SOFTWARE.
  *
- * $Id: hndpci.c,v 1.1.1.3 2006/04/08 06:13:39 honor Exp $
  */
 
 #include <typedefs.h>
  */
 
 #include <typedefs.h>
@@ -17,7 +16,6 @@
 #include <pcicfg.h>
 #include <bcmdevs.h>
 #include <sbconfig.h>
 #include <pcicfg.h>
 #include <bcmdevs.h>
 #include <sbconfig.h>
-#include <bcmutils.h>
 #include <sbutils.h>
 #include <sbpci.h>
 #include <bcmendian.h>
 #include <sbutils.h>
 #include <sbpci.h>
 #include <bcmendian.h>
@@ -31,7 +29,7 @@
 #define        PCI_MSG(args)   printf args
 #else
 #define        PCI_MSG(args)
 #define        PCI_MSG(args)   printf args
 #else
 #define        PCI_MSG(args)
-#endif /* BCMDBG_PCI */
+#endif /* BCMDBG_PCI */
 
 /* Can free sbpci_init() memory after boot */
 #ifndef linux
 
 /* Can free sbpci_init() memory after boot */
 #ifndef linux
@@ -40,11 +38,11 @@
 
 /* Emulated configuration space */
 typedef struct {
 
 /* Emulated configuration space */
 typedef struct {
-       int     n;
-       uint    size0;
-       uint    size1;
-       uint    size2;
-       uint    size3;
+       int n;
+       uint size0;
+       uint size1;
+       uint size2;
+       uint size3;
 } sb_bar_cfg_t;
 static pci_config_regs sb_config_regs[SB_MAXCORES];
 static sb_bar_cfg_t sb_bar_cfg[SB_MAXCORES];
 } sb_bar_cfg_t;
 static pci_config_regs sb_config_regs[SB_MAXCORES];
 static sb_bar_cfg_t sb_bar_cfg[SB_MAXCORES];
@@ -86,10 +84,9 @@ static uint8 pci_hbslot = 0;
  */
 
 /* Assume one-hot slot wiring */
  */
 
 /* Assume one-hot slot wiring */
-#define PCI_SLOT_MAX 16        /* Max. PCI Slots */
+#define PCI_SLOT_MAX 16                /* Max. PCI Slots */
 
 
-static uint32
-config_cmd(sb_t *sbh, uint bus, uint dev, uint func, uint off)
+static uint32 config_cmd(sb_t * sbh, uint bus, uint dev, uint func, uint off)
 {
        uint coreidx;
        sbpciregs_t *regs;
 {
        uint coreidx;
        sbpciregs_t *regs;
@@ -112,21 +109,21 @@ config_cmd(sb_t *sbh, uint bus, uint dev, uint func, uint off)
                        uint32 win;
 
                        /* Slide the PCI window to the appropriate slot */
                        uint32 win;
 
                        /* Slide the PCI window to the appropriate slot */
-                       win = (SBTOPCI_CFG0 | ((1 << (dev + PCI_SLOTAD_MAP)) & SBTOPCI1_MASK));
+                       win =
+                           (SBTOPCI_CFG0 |
+                            ((1 << (dev + PCI_SLOTAD_MAP)) & SBTOPCI1_MASK));
                        W_REG(osh, &regs->sbtopci1, win);
                        addr = SB_PCI_CFG |
                        W_REG(osh, &regs->sbtopci1, win);
                        addr = SB_PCI_CFG |
-                               ((1 << (dev + PCI_SLOTAD_MAP)) & ~SBTOPCI1_MASK) |
-                               (func << PCICFG_FUN_SHIFT) |
-                               (off & ~3);
+                           ((1 << (dev + PCI_SLOTAD_MAP)) & ~SBTOPCI1_MASK) |
+                           (func << PCICFG_FUN_SHIFT) | (off & ~3);
                }
        } else {
                /* Type 1 transaction */
                W_REG(osh, &regs->sbtopci1, SBTOPCI_CFG1);
                addr = SB_PCI_CFG |
                }
        } else {
                /* Type 1 transaction */
                W_REG(osh, &regs->sbtopci1, SBTOPCI_CFG1);
                addr = SB_PCI_CFG |
-                       (bus << PCICFG_BUS_SHIFT) |
-                       (dev << PCICFG_SLOT_SHIFT) |
-                       (func << PCICFG_FUN_SHIFT) |
-                       (off & ~3);
+                   (bus << PCICFG_BUS_SHIFT) |
+                   (dev << PCICFG_SLOT_SHIFT) |
+                   (func << PCICFG_FUN_SHIFT) | (off & ~3);
        }
 
        sb_setcoreidx(sbh, coreidx);
        }
 
        sb_setcoreidx(sbh, coreidx);
@@ -145,8 +142,8 @@ config_cmd(sb_t *sbh, uint bus, uint dev, uint func, uint off)
  * the register address where value in 'val' is read.
  */
 static bool
  * the register address where value in 'val' is read.
  */
 static bool
-sb_pcihb_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off,
-                  uint32 **addr, uint32 *val)
+sb_pcihb_read_config(sb_t * sbh, uint bus, uint dev, uint func, uint off,
+                    uint32 ** addr, uint32 * val)
 {
        sbpciregs_t *regs;
        osl_t *osh;
 {
        sbpciregs_t *regs;
        osl_t *osh;
@@ -162,9 +159,9 @@ sb_pcihb_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off,
 
        /* read pci config when core rev >= 8 */
        coreidx = sb_coreidx(sbh);
 
        /* read pci config when core rev >= 8 */
        coreidx = sb_coreidx(sbh);
-       regs = (sbpciregs_t *)sb_setcore(sbh, SB_PCI, 0);
+       regs = (sbpciregs_t *) sb_setcore(sbh, SB_PCI, 0);
        if (regs && sb_corerev(sbh) >= PCI_HBSBCFG_REV) {
        if (regs && sb_corerev(sbh) >= PCI_HBSBCFG_REV) {
-               *addr = (uint32 *)&regs->pcicfg[func][off >> 2];
+               *addr = (uint32 *) & regs->pcicfg[func][off >> 2];
                *val = R_REG(osh, *addr);
                ret = TRUE;
        }
                *val = R_REG(osh, *addr);
                ret = TRUE;
        }
@@ -174,30 +171,30 @@ sb_pcihb_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off,
 }
 
 int
 }
 
 int
-extpci_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
+extpci_read_config(sb_t * sbh, uint bus, uint dev, uint func, uint off,
+                  void *buf, int len)
 {
        uint32 addr = 0, *reg = NULL, val;
        int ret = 0;
 
        /*
         * Set value to -1 when:
 {
        uint32 addr = 0, *reg = NULL, val;
        int ret = 0;
 
        /*
         * Set value to -1 when:
-        *      flag 'pci_disabled' is true;
-        *      value of 'addr' is zero;
-        *      REG_MAP() fails;
-        *      BUSPROBE() fails;
+        *      flag 'pci_disabled' is true;
+        *      value of 'addr' is zero;
+        *      REG_MAP() fails;
+        *      BUSPROBE() fails;
         */
        if (pci_disabled)
                val = 0xffffffff;
        else if (bus == 1 && dev == pci_hbslot && func == 0 &&
         */
        if (pci_disabled)
                val = 0xffffffff;
        else if (bus == 1 && dev == pci_hbslot && func == 0 &&
-                sb_pcihb_read_config(sbh, bus, dev, func, off, &reg, &val))
-               ;
+                sb_pcihb_read_config(sbh, bus, dev, func, off, &reg, &val)) ;
        else if (((addr = config_cmd(sbh, bus, dev, func, off)) == 0) ||
        else if (((addr = config_cmd(sbh, bus, dev, func, off)) == 0) ||
-                ((reg = (uint32 *)REG_MAP(addr, len)) == 0) ||
-                (BUSPROBE(val, reg) != 0))
+                ((reg = (uint32 *) REG_MAP(addr, len)) == 0) ||
+                (BUSPROBE(val, reg) != 0))
                val = 0xffffffff;
 
        PCI_MSG(("%s: 0x%x <= 0x%p(0x%x), len %d, off 0x%x, buf 0x%p\n",
                val = 0xffffffff;
 
        PCI_MSG(("%s: 0x%x <= 0x%p(0x%x), len %d, off 0x%x, buf 0x%p\n",
-              __FUNCTION__, val, reg, addr, len, off, buf));
+                __FUNCTION__, val, reg, addr, len, off, buf));
 
        val >>= 8 * (off & 3);
        if (len == 4)
 
        val >>= 8 * (off & 3);
        if (len == 4)
@@ -216,7 +213,8 @@ extpci_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf
 }
 
 int
 }
 
 int
-extpci_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
+extpci_write_config(sb_t * sbh, uint bus, uint dev, uint func, uint off,
+                   void *buf, int len)
 {
        osl_t *osh;
        uint32 addr = 0, *reg = NULL, val;
 {
        osl_t *osh;
        uint32 addr = 0, *reg = NULL, val;
@@ -226,19 +224,18 @@ extpci_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *bu
 
        /*
         * Ignore write attempt when:
 
        /*
         * Ignore write attempt when:
-        *      flag 'pci_disabled' is true;
-        *      value of 'addr' is zero;
-        *      REG_MAP() fails;
-        *      BUSPROBE() fails;
+        *      flag 'pci_disabled' is true;
+        *      value of 'addr' is zero;
+        *      REG_MAP() fails;
+        *      BUSPROBE() fails;
         */
        if (pci_disabled)
                return 0;
        else if (bus == 1 && dev == pci_hbslot && func == 0 &&
         */
        if (pci_disabled)
                return 0;
        else if (bus == 1 && dev == pci_hbslot && func == 0 &&
-                sb_pcihb_read_config(sbh, bus, dev, func, off, &reg, &val))
-               ;
+                sb_pcihb_read_config(sbh, bus, dev, func, off, &reg, &val)) ;
        else if (((addr = config_cmd(sbh, bus, dev, func, off)) == 0) ||
        else if (((addr = config_cmd(sbh, bus, dev, func, off)) == 0) ||
-                ((reg = (uint32 *) REG_MAP(addr, len)) == 0) ||
-                (BUSPROBE(val, reg) != 0))
+                ((reg = (uint32 *) REG_MAP(addr, len)) == 0) ||
+                (BUSPROBE(val, reg) != 0))
                goto done;
 
        if (len == 4)
                goto done;
 
        if (len == 4)
@@ -258,7 +255,7 @@ extpci_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *bu
 
        W_REG(osh, reg, val);
 
 
        W_REG(osh, reg, val);
 
-done:
+      done:
        if (reg && addr)
                REG_UNMAP(reg);
 
        if (reg && addr)
                REG_UNMAP(reg);
 
@@ -287,8 +284,8 @@ done:
 
 /* Sync the emulation registers and the real PCI config registers. */
 static void
 
 /* Sync the emulation registers and the real PCI config registers. */
 static void
-sb_pcid_read_config(sb_t *sbh, uint coreidx, sb_pci_cfg_t *cfg,
-                    uint off, uint len)
+sb_pcid_read_config(sb_t * sbh, uint coreidx, sb_pci_cfg_t * cfg,
+                   uint off, uint len)
 {
        osl_t *osh;
        uint oldidx;
 {
        osl_t *osh;
        uint oldidx;
@@ -308,21 +305,23 @@ sb_pcid_read_config(sb_t *sbh, uint coreidx, sb_pci_cfg_t *cfg,
        sb_setcoreidx(sbh, coreidx);
        if (sb_iscoreup(sbh)) {
                if (len == 4)
        sb_setcoreidx(sbh, coreidx);
        if (sb_iscoreup(sbh)) {
                if (len == 4)
-                       *(uint32 *)((ulong)cfg->emu + off) =
-                               htol32(R_REG(osh, (uint32 *)((ulong)cfg->pci + off)));
+                       *(uint32 *) ((ulong) cfg->emu + off) =
+                           htol32(R_REG
+                                  (osh, (uint32 *) ((ulong) cfg->pci + off)));
                else if (len == 2)
                else if (len == 2)
-                       *(uint16 *)((ulong)cfg->emu + off) =
-                               htol16(R_REG(osh, (uint16 *)((ulong)cfg->pci + off)));
+                       *(uint16 *) ((ulong) cfg->emu + off) =
+                           htol16(R_REG
+                                  (osh, (uint16 *) ((ulong) cfg->pci + off)));
                else if (len == 1)
                else if (len == 1)
-                       *(uint8 *)((ulong)cfg->emu + off) =
-                               R_REG(osh, (uint8 *)((ulong)cfg->pci + off));
+                       *(uint8 *) ((ulong) cfg->emu + off) =
+                           R_REG(osh, (uint8 *) ((ulong) cfg->pci + off));
        }
        sb_setcoreidx(sbh, oldidx);
 }
 
 static void
        }
        sb_setcoreidx(sbh, oldidx);
 }
 
 static void
-sb_pcid_write_config(sb_t *sbh, uint coreidx, sb_pci_cfg_t *cfg,
-                     uint off, uint len)
+sb_pcid_write_config(sb_t * sbh, uint coreidx, sb_pci_cfg_t * cfg,
+                    uint off, uint len)
 {
        osl_t *osh;
        uint oldidx;
 {
        osl_t *osh;
        uint oldidx;
@@ -342,14 +341,14 @@ sb_pcid_write_config(sb_t *sbh, uint coreidx, sb_pci_cfg_t *cfg,
        sb_setcoreidx(sbh, coreidx);
        if (sb_iscoreup(sbh)) {
                if (len == 4)
        sb_setcoreidx(sbh, coreidx);
        if (sb_iscoreup(sbh)) {
                if (len == 4)
-                       W_REG(osh, (uint32 *)((ulong)cfg->pci + off),
-                             ltoh32(*(uint32 *)((ulong)cfg->emu + off)));
+                       W_REG(osh, (uint32 *) ((ulong) cfg->pci + off),
+                             ltoh32(*(uint32 *) ((ulong) cfg->emu + off)));
                else if (len == 2)
                else if (len == 2)
-                       W_REG(osh, (uint16 *)((ulong)cfg->pci + off),
-                             ltoh16(*(uint16 *)((ulong)cfg->emu + off)));
+                       W_REG(osh, (uint16 *) ((ulong) cfg->pci + off),
+                             ltoh16(*(uint16 *) ((ulong) cfg->emu + off)));
                else if (len == 1)
                else if (len == 1)
-                       W_REG(osh, (uint8 *)((ulong)cfg->pci + off),
-                             *(uint8 *)((ulong)cfg->emu + off));
+                       W_REG(osh, (uint8 *) ((ulong) cfg->pci + off),
+                             *(uint8 *) ((ulong) cfg->emu + off));
        }
        sb_setcoreidx(sbh, oldidx);
 }
        }
        sb_setcoreidx(sbh, oldidx);
 }
@@ -358,16 +357,18 @@ sb_pcid_write_config(sb_t *sbh, uint coreidx, sb_pci_cfg_t *cfg,
  * Functions for accessing translated SB configuration space
  */
 static int
  * Functions for accessing translated SB configuration space
  */
 static int
-sb_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
+sb_read_config(sb_t * sbh, uint bus, uint dev, uint func, uint off, void *buf,
+              int len)
 {
        pci_config_regs *cfg;
 
 {
        pci_config_regs *cfg;
 
-       if (dev >= SB_MAXCORES || func >= MAXFUNCS || (off + len) > sizeof(pci_config_regs))
+       if (dev >= SB_MAXCORES || func >= MAXFUNCS
+           || (off + len) > sizeof(pci_config_regs))
                return -1;
        cfg = sb_pci_cfg[dev][func].emu;
 
        ASSERT(ISALIGNED(off, len));
                return -1;
        cfg = sb_pci_cfg[dev][func].emu;
 
        ASSERT(ISALIGNED(off, len));
-       ASSERT(ISALIGNED((uintptr)buf, len));
+       ASSERT(ISALIGNED((uintptr) buf, len));
 
        /* use special config space if the device does not exist */
        if (!cfg)
 
        /* use special config space if the device does not exist */
        if (!cfg)
@@ -377,11 +378,11 @@ sb_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, in
                sb_pcid_read_config(sbh, dev, &sb_pci_cfg[dev][func], off, len);
 
        if (len == 4)
                sb_pcid_read_config(sbh, dev, &sb_pci_cfg[dev][func], off, len);
 
        if (len == 4)
-               *((uint32 *) buf) = ltoh32(*((uint32 *)((ulong) cfg + off)));
+               *((uint32 *) buf) = ltoh32(*((uint32 *) ((ulong) cfg + off)));
        else if (len == 2)
        else if (len == 2)
-               *((uint16 *) buf) = ltoh16(*((uint16 *)((ulong) cfg + off)));
+               *((uint16 *) buf) = ltoh16(*((uint16 *) ((ulong) cfg + off)));
        else if (len == 1)
        else if (len == 1)
-               *((uint8 *) buf) = *((uint8 *)((ulong) cfg + off));
+               *((uint8 *) buf) = *((uint8 *) ((ulong) cfg + off));
        else
                return -1;
 
        else
                return -1;
 
@@ -389,7 +390,8 @@ sb_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, in
 }
 
 static int
 }
 
 static int
-sb_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
+sb_write_config(sb_t * sbh, uint bus, uint dev, uint func, uint off, void *buf,
+               int len)
 {
        uint coreidx;
        void *regs;
 {
        uint coreidx;
        void *regs;
@@ -397,14 +399,15 @@ sb_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, i
        osl_t *osh;
        sb_bar_cfg_t *bar;
 
        osl_t *osh;
        sb_bar_cfg_t *bar;
 
-       if (dev >= SB_MAXCORES || func >= MAXFUNCS || (off + len) > sizeof(pci_config_regs))
+       if (dev >= SB_MAXCORES || func >= MAXFUNCS
+           || (off + len) > sizeof(pci_config_regs))
                return -1;
        cfg = sb_pci_cfg[dev][func].emu;
        if (!cfg)
                return -1;
 
        ASSERT(ISALIGNED(off, len));
                return -1;
        cfg = sb_pci_cfg[dev][func].emu;
        if (!cfg)
                return -1;
 
        ASSERT(ISALIGNED(off, len));
-       ASSERT(ISALIGNED((uintptr)buf, len));
+       ASSERT(ISALIGNED((uintptr) buf, len));
 
        osh = sb_osh(sbh);
 
 
        osh = sb_osh(sbh);
 
@@ -418,33 +421,37 @@ sb_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, i
                        /* Highest numbered address match register */
                        if (off == OFFSETOF(pci_config_regs, base[0]))
                                cfg->base[0] = ~(bar->size0 - 1);
                        /* Highest numbered address match register */
                        if (off == OFFSETOF(pci_config_regs, base[0]))
                                cfg->base[0] = ~(bar->size0 - 1);
-                       else if (off == OFFSETOF(pci_config_regs, base[1]) && bar->n >= 1)
+                       else if (off == OFFSETOF(pci_config_regs, base[1])
+                                && bar->n >= 1)
                                cfg->base[1] = ~(bar->size1 - 1);
                                cfg->base[1] = ~(bar->size1 - 1);
-                       else if (off == OFFSETOF(pci_config_regs, base[2]) && bar->n >= 2)
+                       else if (off == OFFSETOF(pci_config_regs, base[2])
+                                && bar->n >= 2)
                                cfg->base[2] = ~(bar->size2 - 1);
                                cfg->base[2] = ~(bar->size2 - 1);
-                       else if (off == OFFSETOF(pci_config_regs, base[3]) && bar->n >= 3)
+                       else if (off == OFFSETOF(pci_config_regs, base[3])
+                                && bar->n >= 3)
                                cfg->base[3] = ~(bar->size3 - 1);
                }
                sb_setcoreidx(sbh, coreidx);
                                cfg->base[3] = ~(bar->size3 - 1);
                }
                sb_setcoreidx(sbh, coreidx);
-       }
-       else if (len == 4)
-               *((uint32 *)((ulong) cfg + off)) = htol32(*((uint32 *) buf));
+       } else if (len == 4)
+               *((uint32 *) ((ulong) cfg + off)) = htol32(*((uint32 *) buf));
        else if (len == 2)
        else if (len == 2)
-               *((uint16 *)((ulong) cfg + off)) = htol16(*((uint16 *) buf));
+               *((uint16 *) ((ulong) cfg + off)) = htol16(*((uint16 *) buf));
        else if (len == 1)
        else if (len == 1)
-               *((uint8 *)((ulong) cfg + off)) = *((uint8 *) buf);
+               *((uint8 *) ((ulong) cfg + off)) = *((uint8 *) buf);
        else
                return -1;
 
        /* sync emulation with real PCI config if necessary */
        if (sb_pci_cfg[dev][func].pci)
        else
                return -1;
 
        /* sync emulation with real PCI config if necessary */
        if (sb_pci_cfg[dev][func].pci)
-               sb_pcid_write_config(sbh, dev, &sb_pci_cfg[dev][func], off, len);
+               sb_pcid_write_config(sbh, dev, &sb_pci_cfg[dev][func], off,
+                                    len);
 
        return 0;
 }
 
 int
 
        return 0;
 }
 
 int
-sbpci_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
+sbpci_read_config(sb_t * sbh, uint bus, uint dev, uint func, uint off,
+                 void *buf, int len)
 {
        if (bus == 0)
                return sb_read_config(sbh, bus, dev, func, off, buf, len);
 {
        if (bus == 0)
                return sb_read_config(sbh, bus, dev, func, off, buf, len);
@@ -453,7 +460,8 @@ sbpci_read_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf,
 }
 
 int
 }
 
 int
-sbpci_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf, int len)
+sbpci_write_config(sb_t * sbh, uint bus, uint dev, uint func, uint off,
+                  void *buf, int len)
 {
        if (bus == 0)
                return sb_write_config(sbh, bus, dev, func, off, buf, len);
 {
        if (bus == 0)
                return sb_write_config(sbh, bus, dev, func, off, buf, len);
@@ -461,8 +469,7 @@ sbpci_write_config(sb_t *sbh, uint bus, uint dev, uint func, uint off, void *buf
                return extpci_write_config(sbh, bus, dev, func, off, buf, len);
 }
 
                return extpci_write_config(sbh, bus, dev, func, off, buf, len);
 }
 
-void
-sbpci_ban(uint16 core)
+void sbpci_ban(uint16 core)
 {
        if (pci_banned < ARRAYSIZE(pci_ban))
                pci_ban[pci_banned++] = core;
 {
        if (pci_banned < ARRAYSIZE(pci_ban))
                pci_ban[pci_banned++] = core;
@@ -473,8 +480,7 @@ sbpci_ban(uint16 core)
  * Otherwise return -1 to indicate there is no PCI core and return 1
  * to indicate PCI core is disabled.
  */
  * Otherwise return -1 to indicate there is no PCI core and return 1
  * to indicate PCI core is disabled.
  */
-int __init
-sbpci_init_pci(sb_t *sbh)
+int __init sbpci_init_pci(sb_t * sbh)
 {
        uint chip, chiprev, chippkg, host;
        uint32 boardflags;
 {
        uint chip, chiprev, chippkg, host;
        uint32 boardflags;
@@ -499,8 +505,8 @@ sbpci_init_pci(sb_t *sbh)
 
        if ((chip == 0x4310) && (chiprev == 0))
                pci_disabled = TRUE;
 
        if ((chip == 0x4310) && (chiprev == 0))
                pci_disabled = TRUE;
-       
-       sb = (sbconfig_t *)((ulong) pci + SBCONFIGOFF);
+
+       sb = (sbconfig_t *) ((ulong) pci + SBCONFIGOFF);
 
        boardflags = (uint32) getintvar(NULL, "boardflags");
 
 
        boardflags = (uint32) getintvar(NULL, "boardflags");
 
@@ -511,8 +517,7 @@ sbpci_init_pci(sb_t *sbh)
         */
        if (((chip == BCM4712_CHIP_ID) &&
             ((chippkg == BCM4712SMALL_PKG_ID) ||
         */
        if (((chip == BCM4712_CHIP_ID) &&
             ((chippkg == BCM4712SMALL_PKG_ID) ||
-             (chippkg == BCM4712MID_PKG_ID))) ||
-           (boardflags & BFL_NOPCI))
+             (chippkg == BCM4712MID_PKG_ID))) || (boardflags & BFL_NOPCI))
                pci_disabled = TRUE;
 
        /* Enable the core */
                pci_disabled = TRUE;
 
        /* Enable the core */
@@ -550,13 +555,13 @@ sbpci_init_pci(sb_t *sbh)
                }
 
                /* Reset the external PCI bus and enable the clock */
                }
 
                /* Reset the external PCI bus and enable the clock */
-               W_REG(osh, &pci->control, 0x5);         /* enable the tristate drivers */
-               W_REG(osh, &pci->control, 0xd);         /* enable the PCI clock */
-               OSL_DELAY(150);                         /* delay > 100 us */
-               W_REG(osh, &pci->control, 0xf);         /* deassert PCI reset */
+               W_REG(osh, &pci->control, 0x5); /* enable the tristate drivers */
+               W_REG(osh, &pci->control, 0xd); /* enable the PCI clock */
+               OSL_DELAY(150); /* delay > 100 us */
+               W_REG(osh, &pci->control, 0xf); /* deassert PCI reset */
                /* Use internal arbiter and park REQ/GRNT at external master 0 */
                W_REG(osh, &pci->arbcontrol, PCI_INT_ARB);
                /* Use internal arbiter and park REQ/GRNT at external master 0 */
                W_REG(osh, &pci->arbcontrol, PCI_INT_ARB);
-               OSL_DELAY(1);                           /* delay 1 us */
+               OSL_DELAY(1);   /* delay 1 us */
                if (sb_corerev(sbh) >= 8) {
                        val = getintvar(NULL, "parkid");
                        ASSERT(val <= PCI_PARKID_LAST);
                if (sb_corerev(sbh) >= 8) {
                        val = getintvar(NULL, "parkid");
                        ASSERT(val <= PCI_PARKID_LAST);
@@ -571,7 +576,8 @@ sbpci_init_pci(sb_t *sbh)
                        /* GPIO 1 resets the CardBus device on bcm94710ap */
                        sb_gpioout(sbh, 1, 1, GPIO_DRV_PRIORITY);
                        sb_gpioouten(sbh, 1, 1, GPIO_DRV_PRIORITY);
                        /* GPIO 1 resets the CardBus device on bcm94710ap */
                        sb_gpioout(sbh, 1, 1, GPIO_DRV_PRIORITY);
                        sb_gpioouten(sbh, 1, 1, GPIO_DRV_PRIORITY);
-                       W_REG(osh, &pci->sprom[0], R_REG(osh, &pci->sprom[0]) | 0x400);
+                       W_REG(osh, &pci->sprom[0],
+                             R_REG(osh, &pci->sprom[0]) | 0x400);
                }
 
                /* 64 MB I/O access window */
                }
 
                /* 64 MB I/O access window */
@@ -583,13 +589,14 @@ sbpci_init_pci(sb_t *sbh)
 
                /* Host bridge slot # nvram overwrite */
                if ((hbslot = nvram_get("pcihbslot"))) {
 
                /* Host bridge slot # nvram overwrite */
                if ((hbslot = nvram_get("pcihbslot"))) {
-                       pci_hbslot = bcm_strtoul(hbslot, NULL, 0);
+                       pci_hbslot = simple_strtoul(hbslot, NULL, 0);
                        ASSERT(pci_hbslot < PCI_MAX_DEVICES);
                }
 
                /* Enable PCI bridge BAR0 prefetch and burst */
                val = 6;
                        ASSERT(pci_hbslot < PCI_MAX_DEVICES);
                }
 
                /* Enable PCI bridge BAR0 prefetch and burst */
                val = 6;
-               sbpci_write_config(sbh, 1, pci_hbslot, 0, PCI_CFG_CMD, &val, sizeof(val));
+               sbpci_write_config(sbh, 1, pci_hbslot, 0, PCI_CFG_CMD, &val,
+                                  sizeof(val));
 
                /* Enable PCI interrupts */
                W_REG(osh, &pci->intmask, PCI_INTA);
 
                /* Enable PCI interrupts */
                W_REG(osh, &pci->intmask, PCI_INTA);
@@ -602,7 +609,8 @@ sbpci_init_pci(sb_t *sbh)
  * Get the PCI region address and size information.
  */
 static void __init
  * Get the PCI region address and size information.
  */
 static void __init
-sbpci_init_regions(sb_t *sbh, uint func, pci_config_regs *cfg, sb_bar_cfg_t *bar)
+sbpci_init_regions(sb_t * sbh, uint func, pci_config_regs * cfg,
+                  sb_bar_cfg_t * bar)
 {
        osl_t *osh;
        uint16 coreid;
 {
        osl_t *osh;
        uint16 coreid;
@@ -610,26 +618,26 @@ sbpci_init_regions(sb_t *sbh, uint func, pci_config_regs *cfg, sb_bar_cfg_t *bar
        sbconfig_t *sb;
        uint32 base;
 
        sbconfig_t *sb;
        uint32 base;
 
-       osh     = sb_osh(sbh);
-       coreid  = sb_coreid(sbh);
-       regs    = sb_coreregs(sbh);
-       sb      = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
+       osh = sb_osh(sbh);
+       coreid = sb_coreid(sbh);
+       regs = sb_coreregs(sbh);
+       sb = (sbconfig_t *) ((ulong) regs + SBCONFIGOFF);
 
        switch (coreid) {
        case SB_USB20H:
                base = htol32(sb_base(R_REG(osh, &sb->sbadmatch0)));
 
 
        switch (coreid) {
        case SB_USB20H:
                base = htol32(sb_base(R_REG(osh, &sb->sbadmatch0)));
 
-               cfg->base[0] = func == 0 ? base : base + 0x800;  /* OHCI/EHCI */
+               cfg->base[0] = func == 0 ? base : base + 0x800; /* OHCI/EHCI */
                cfg->base[1] = 0;
                cfg->base[2] = 0;
                cfg->base[3] = 0;
                cfg->base[4] = 0;
                cfg->base[5] = 0;
                cfg->base[1] = 0;
                cfg->base[2] = 0;
                cfg->base[3] = 0;
                cfg->base[4] = 0;
                cfg->base[5] = 0;
-               bar->n       = 1;
-               bar->size0   = func == 0 ? 0x200 : 0x100;  /* OHCI/EHCI */
-               bar->size1   = 0;
-               bar->size2   = 0;
-               bar->size3   = 0;
+               bar->n = 1;
+               bar->size0 = func == 0 ? 0x200 : 0x100; /* OHCI/EHCI */
+               bar->size1 = 0;
+               bar->size2 = 0;
+               bar->size3 = 0;
                break;
        default:
                cfg->base[0] = htol32(sb_base(R_REG(osh, &sb->sbadmatch0)));
                break;
        default:
                cfg->base[0] = htol32(sb_base(R_REG(osh, &sb->sbadmatch0)));
@@ -638,11 +646,13 @@ sbpci_init_regions(sb_t *sbh, uint func, pci_config_regs *cfg, sb_bar_cfg_t *bar
                cfg->base[3] = htol32(sb_base(R_REG(osh, &sb->sbadmatch3)));
                cfg->base[4] = 0;
                cfg->base[5] = 0;
                cfg->base[3] = htol32(sb_base(R_REG(osh, &sb->sbadmatch3)));
                cfg->base[4] = 0;
                cfg->base[5] = 0;
-               bar->n       = (R_REG(osh, &sb->sbidlow) & SBIDL_AR_MASK) >> SBIDL_AR_SHIFT;
-               bar->size0   = sb_size(R_REG(osh, &sb->sbadmatch0));
-               bar->size1   = sb_size(R_REG(osh, &sb->sbadmatch1));
-               bar->size2   = sb_size(R_REG(osh, &sb->sbadmatch2));
-               bar->size3   = sb_size(R_REG(osh, &sb->sbadmatch3));
+               bar->n =
+                   (R_REG(osh, &sb->sbidlow) & SBIDL_AR_MASK) >>
+                   SBIDL_AR_SHIFT;
+               bar->size0 = sb_size(R_REG(osh, &sb->sbadmatch0));
+               bar->size1 = sb_size(R_REG(osh, &sb->sbadmatch1));
+               bar->size2 = sb_size(R_REG(osh, &sb->sbadmatch2));
+               bar->size3 = sb_size(R_REG(osh, &sb->sbadmatch3));
                break;
        }
 }
                break;
        }
 }
@@ -651,8 +661,7 @@ sbpci_init_regions(sb_t *sbh, uint func, pci_config_regs *cfg, sb_bar_cfg_t *bar
  * Construct PCI config spaces for SB cores so that they
  * can be accessed as if they were PCI devices.
  */
  * Construct PCI config spaces for SB cores so that they
  * can be accessed as if they were PCI devices.
  */
-static void __init
-sbpci_init_cores(sb_t *sbh)
+static void __init sbpci_init_cores(sb_t * sbh)
 {
        uint chiprev, coreidx, i;
        sbconfig_t *sb;
 {
        uint chiprev, coreidx, i;
        sbconfig_t *sb;
@@ -679,11 +688,11 @@ sbpci_init_cores(sb_t *sbh)
        memset(&sb_pci_null, -1, sizeof(sb_pci_null));
        cfg = sb_config_regs;
        bar = sb_bar_cfg;
        memset(&sb_pci_null, -1, sizeof(sb_pci_null));
        cfg = sb_config_regs;
        bar = sb_bar_cfg;
-       for (dev = 0; dev < SB_MAXCORES; dev ++) {
+       for (dev = 0; dev < SB_MAXCORES; dev++) {
                /* Check if the core exists */
                if (!(regs = sb_setcoreidx(sbh, dev)))
                        continue;
                /* Check if the core exists */
                if (!(regs = sb_setcoreidx(sbh, dev)))
                        continue;
-               sb = (sbconfig_t *)((ulong) regs + SBCONFIGOFF);
+               sb = (sbconfig_t *) ((ulong) regs + SBCONFIGOFF);
 
                /* Check if this core is banned */
                coreid = sb_coreid(sbh);
 
                /* Check if this core is banned */
                coreid = sb_coreid(sbh);
@@ -701,8 +710,9 @@ sbpci_init_cores(sb_t *sbh)
                        }
 
                        /* Convert core id to pci id */
                        }
 
                        /* Convert core id to pci id */
-                       if (sb_corepciid(sbh, func, &vendor, &device, &class, &subclass,
-                                        &progif, &header))
+                       if (sb_corepciid
+                           (sbh, func, &vendor, &device, &class, &subclass,
+                            &progif, &header))
                                continue;
 
                        /*
                                continue;
 
                        /*
@@ -712,13 +722,16 @@ sbpci_init_cores(sb_t *sbh)
                         */
                        switch (device) {
                        case BCM47XX_GIGETH_ID:
                         */
                        switch (device) {
                        case BCM47XX_GIGETH_ID:
-                               pci = (pci_config_regs *)((uint32)regs + 0x800);
+                               pci =
+                                   (pci_config_regs *) ((uint32) regs + 0x800);
                                break;
                        case BCM47XX_SATAXOR_ID:
                                break;
                        case BCM47XX_SATAXOR_ID:
-                               pci = (pci_config_regs *)((uint32)regs + 0x400);
+                               pci =
+                                   (pci_config_regs *) ((uint32) regs + 0x400);
                                break;
                        case BCM47XX_ATA100_ID:
                                break;
                        case BCM47XX_ATA100_ID:
-                               pci = (pci_config_regs *)((uint32)regs + 0x800);
+                               pci =
+                                   (pci_config_regs *) ((uint32) regs + 0x800);
                                break;
                        default:
                                pci = NULL;
                                break;
                        default:
                                pci = NULL;
@@ -734,22 +747,23 @@ sbpci_init_cores(sb_t *sbh)
                        cfg->header_type = header;
                        sbpci_init_regions(sbh, func, cfg, bar);
                        /* Save core interrupt flag */
                        cfg->header_type = header;
                        sbpci_init_regions(sbh, func, cfg, bar);
                        /* Save core interrupt flag */
-                       cfg->int_pin = R_REG(osh, &sb->sbtpsflag) & SBTPS_NUM0_MASK;
+                       cfg->int_pin =
+                           R_REG(osh, &sb->sbtpsflag) & SBTPS_NUM0_MASK;
                        /* Save core interrupt assignment */
                        cfg->int_line = sb_irq(sbh);
                        /* Indicate there is no SROM */
                        /* Save core interrupt assignment */
                        cfg->int_line = sb_irq(sbh);
                        /* Indicate there is no SROM */
-                       *((uint32 *) &cfg->sprom_control) = 0xffffffff;
+                       *((uint32 *) & cfg->sprom_control) = 0xffffffff;
 
                        /* Point to the PCI config spaces */
                        sb_pci_cfg[dev][func].emu = cfg;
                        sb_pci_cfg[dev][func].pci = pci;
                        sb_pci_cfg[dev][func].bar = bar;
 
                        /* Point to the PCI config spaces */
                        sb_pci_cfg[dev][func].emu = cfg;
                        sb_pci_cfg[dev][func].pci = pci;
                        sb_pci_cfg[dev][func].bar = bar;
-                       cfg ++;
-                       bar ++;
+                       cfg++;
+                       bar++;
                }
        }
 
                }
        }
 
-done:
+      done:
        sb_setcoreidx(sbh, coreidx);
 }
 
        sb_setcoreidx(sbh, coreidx);
 }
 
@@ -758,11 +772,9 @@ done:
  * Must propagate sbpci_init_pci() return value to the caller to let
  * them know the PCI core initialization status.
  */
  * Must propagate sbpci_init_pci() return value to the caller to let
  * them know the PCI core initialization status.
  */
-int __init
-sbpci_init(sb_t *sbh)
+int __init sbpci_init(sb_t * sbh)
 {
        int status = sbpci_init_pci(sbh);
        sbpci_init_cores(sbh);
        return status;
 }
 {
        int status = sbpci_init_pci(sbh);
        sbpci_init_cores(sbh);
        return status;
 }
-
Personal OpenWRT clone
This page took 0.042732 seconds and 4 git commands to generate.