/* CPU */ FOOOOOOOOOO nur die sparversion auf dem Board

[stratum0-wiki.git] / Newscanner.mw

diff --git a/Newscanner.mw b/Newscanner.mw
index ca06bc4..9014753 100644 (file)
--- a/Newscanner.mw
+++ b/Newscanner.mw
@@ -8,17 +8,17 @@ http://www.elektrikforum.de/ftopic16944.html
 Bei der CPU handelt es sich um einen 16-bit TI-Microcontroller mit einem internen 2,5MHz Oszillator und maximal 65,536 Byte RAM + ROM (2^15 * 16bit).
 Mit externem Oszillator kann die CPU mit rund 10MHz betrieben werden.
 
-Die CPU hat extern ein:
-*15Bit 3-state Adressinterface <b>A0-A14</b> (Pins 10-24)
-*16Bit Datenbus <b>D0-D15</b> (Pins 41-56)
-*5V <b>Vcc</b> (Pins 2,59) müssen Peotentialgleich sein
-*-5V <b>Vbb</b> (Pin 1)
-*12V <b>Vdd</b> (Pin 27)
-*GND <b>Vss</b> (Pins 26,40) müssen Potentialgleich sein
-*<b>CLK-in</b> Phase 1-4 (Pins 8,9,28,25)
-*<b>DBIN</b> (data bus in) (Pin 29) wenn HIGH, dann ist der Datenbus im READ state
-*<b>¬MEMEN</b> (memory enable) (Pin 63) wenn LOW dann ist das Adressregister gesetzt
-*<b>¬WE</b> (write enable) (Pin 61) wenn LOW dann können Daten vom Datenbus geschrieben werden
+Die CPU ist ein spar TMS9900 und hat extern ein:
+*<b>A0-A13</b> 14Bit 3-state Adressinterface (Pins 4-17)
+*<b>D0-D7</b> 8Bit Datenbus (Pins 26-33)
+*<b>Vcc</b> 5V (Pin 20)
+*<b>Vbb</b> -5V (Pin 21)
+*<b>Vdd</b> 12V (Pin 36)
+*<b>Vss</b> GND (Pin 35)
+*<b>CLK-in</b> Phase 1-4 (Pin 34) <i>CLK = CLK-in / 4</i>
+*<b>DBIN</b> (data bus in) (Pin 18) wenn HIGH, dann ist der Datenbus im READ state
+*<b>¬MEMEN</b> (memory enable) (Pin 40) wenn LOW dann ist das Adressregister gesetzt
+*<b>¬WE</b> (write enable) (Pin 38) wenn LOW dann können Daten vom Datenbus geschrieben werden
 * To Be Continued
 
 Beschreibung/Anleitung: http://datatomb.de/mirror/Docs/Newscanner/TMS9900_DataManual.pdf <br>