+Die CPU ist ein spar TMS9900 und hat extern ein:
+*<b>A0-A13</b> 14Bit 3-state Adressinterface (Pins 4-17)
+*<b>D0-D7</b> 8Bit Datenbus (Pins 26-33)
+*<b>Vcc</b> 5V (Pin 20)
+*<b>Vbb</b> -5V (Pin 21)
+*<b>Vdd</b> 12V (Pin 36)
+*<b>Vss</b> GND (Pin 35)
+*<b>CLK-in</b> Phase 1-4 (Pin 34) <i>CLK = CLK-in / 4</i>
+*<b>DBIN</b> (data bus in) (Pin 18) wenn HIGH, dann ist der Datenbus im READ state
+*<b>¬MEMEN</b> (memory enable) (Pin 40) wenn LOW dann ist das Adressregister gesetzt
+*<b>¬WE</b> (write enable) (Pin 38) wenn LOW dann können Daten vom Datenbus geschrieben werden
+* To Be Continued
+
+Beschreibung/Anleitung: http://datatomb.de/mirror/Docs/Newscanner/TMS9900_DataManual.pdf <br>
+Specs: http://datatomb.de/mirror/Docs/Newscanner/TMS9980.pdf
+
+== Speicher (RAM) ==
+[[Datei:20120201-LEDPanel28.jpg|miniatur|Abbildung: Noch leere Speicherbänke, rechts unten einer von bisher 4 x TC5514AP-2]]
+
+Als RAM findet Toshiba TC5514AP-2 Einsatz, ein CMOS-Speicher mit 4Bit Datenbus und Wortlänge (vermutlich sind je 2 Parallel geschaltet um die 8Bit Wortbeite für den CPU-Datenbus zu erreichen).
+Der 10Bit Addressbus ist ein simpler Direct-Access-Bus (A0-4 sind die Spalten, A4-9 die Zeilen) der Speicher ist ein 64x64bit großes Array je Spalte 4 Bit.
+
+Wir haben also 2kByte RAM vermutlich in 2048 Wörtern organisiert.