template für nächste vorstandssitzung

[stratum0-wiki.git] / StratumHost.mw

diff --git a/StratumHost.mw b/StratumHost.mw
index 8085052..5537af4 100644 (file)
--- a/StratumHost.mw
+++ b/StratumHost.mw
@@ -1,3 +1,13 @@
+{{Veraltet|Waren Überlegungen von 2012 die nie umgesetzt wurden. Mittlerweile durch Vereinsserver und andere Maschinen obsolet}}
+{{Projekt
+|verantwortlich=[[Benutzer:DooMMasteR|DooMMasteR]]
+|status=abgebrochen
+|beschreibung=Webhosting im Space
+|bild=
+|bildbeschreibung=
+|interessenten=
+}}
+
 =Idee=
 
 Jeder soll die Möglichkeit bekommen sich für kleines Geld einen V-Server im Space anmieten zu können, bei dem im Unterschied zum alltäglichen Vserver er weiß was vor sich geht, wo die Kiste steht und persönlich auf Administratoren und andere Nutzer der Maschine zu gehen kann und ihn nicht mehr als 2-5€ im Monat kostet.
@@ -10,10 +20,10 @@ Damals sprach vorallem die Verfügbarkeit von low-power Komponenten und die Fina
 
 =Probleme/Einschränkungen=
 
-==Probleme==
+===Probleme===
 *Wir haben extern per IPv4 nur eine dynamische Adresse.
 
-==Einschränkungen==
+===Einschränkungen===
 * Wir haben nur VDSL50/10
 
 =Hardware=
@@ -28,11 +38,80 @@ Damals entstand in einer flinken Idee: http://geizhals.de/eu/?cat=WL-238858
 *2-4x3TB HDD
 
 ===CPU===
+====Daten====
 '''AMD Opteron 4256 EE, 8x 1.60GHz'''
 :8-Core "Valencia" • '''TDP: 35W''' • Fertigung: 32nm • '''L2-Cache: 4x 2MB • L3-Cache: 8MB shared''' • Stepping: B2 • Hypertransport: 6.4GT/s • Memory Controller: Dual Channel PC3-12800U (DDR3-1600) • MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, SSE4a, AMD64, AMD-V, AES, CLMUL, AVX, XOP, FMA4, CVT16
+::TurboCore kann hier alle Kerne mit 1,9GHz und einen einzelnen mit 2,8GHz betreiben, sofern die Temperatur dies zulässt (<60°C).
 
 '''Intel Xeon E3-1265LV2, 4x 2.50GHz'''
-:Quad-Core "Ivy Bridge" • '''TDP: 45W''' • Fertigung: 22nm • DMI: 5GT/s • '''L2-Cache: 4x 256kB • L3-Cache: 8MB shared''' • Stepping: E1 • IGP: HD Graphics 2500, 650MHz (Turbo: 1150MHz) • Memory Controller: Dual Channel PC3-12800U (DDR3-1600) • SSE4.1, SSE4.2, AVX, '''Turbo Boost (3.50GHz)''', vPro, Hyper-Threading, VT-x EPT, VT-d, TXT, AES-NI, Intel 64, Idle States, EIST, XD bit
+:Quad-Core "Ivy Bridge" • '''TDP: 45W''' • Fertigung: 22nm • DMI: 5GT/s • '''L2-Cache: 4x 256kB • L3-Cache: 8MB shared''' • Stepping: E1 • IGP: HD Graphics 2500, 650MHz (Turbo: 1150MHz) • Memory Controller: Dual Channel PC3-12800U (DDR3-1600) • SSE4.1, SSE4.2, AVX, Turbo Boost (3.50GHz), vPro, Hyper-Threading, VT-x EPT, VT-d, TXT, AES-NI, Intel 64, Idle States, EIST, XD bit
+::TuboBoost ist bei Intel ein BlackBox feature, wann genau die CPU ihn nutzen kann und wie stark ist nicht 
 
-'''AMD Opteron 4274 HE, 8x 2.50GHz'''
+'''AMD Opteron 4276 HE, 8x 2.60GHz'''
 :8-Core "Valencia" • '''TDP: 65W''' • Fertigung: 32nm • '''L2-Cache: 4x 2MB • L3-Cache: 8MB shared''' • Stepping: B2 • Hypertransport: 6.4GT/s • Memory Controller: Dual Channel PC3-12800U (DDR3-1600) • MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, SSE4a, AMD64, AMD-V, AES, CLMUL, AVX, XOP, FMA4, CVT16
+::TurboCore kann hier alle Kerne mit 2,9GHz und einen einzelnen mit 3,6GHz betreiben, sofern die Temperatur dies zulässt (<60°C).
+
+====Benchmarks====
+{| class="wikitable sortable"
+|-
+! colspan="3"|
+! scope="row" colspan="2"| CINT2006
+! scope="row" colspan="2"| CFP2006
+! scope="row" colspan="2"| CINT2006_rate
+! scope="row" colspan="2"| CFP2006_rate
+|
+|-
+! scope="col"| CPU
+! scope="col"| TDP (W)
+! scope="col"| Cores
+! scope="col"| Base
+! scope="col"| Peak
+! scope="col"| Base
+! scope="col"| Peak
+! scope="col"| Base
+! scope="col"| Peak
+! scope="col"| Base
+! scope="col"| Peak
+! scope="col"| Preis (€) <br> (23.07.2012)
+|-
+! scope="row"| AMD Opteron 4256 EE
+| 35
+| 8
+| 18.8
+| 22.3
+| 28.3
+| 31.9
+| 155
+| 173
+| 135 
+| 144
+| 375.67
+|-
+! scope="row"| Intel Xeon E3-1265LV2
+| 45
+| 4
+| 48.0
+| 51.4
+| 63.5
+| 65.8
+| 169
+| 176
+| 126
+| 130
+| 289.84
+|-
+! scope="row"| AMD Opteron 4276 HE
+| 65
+| 8
+| 25.2
+| 30.1 
+| 36.9
+| 41.7 
+| 230
+| 259
+| 178
+| 194
+| ~410
+|}
+
+[[Kategorie:Infrastruktur]]