{{WP}} geht jetzt mit en usw, CharInsert ist auch da.

[stratum0-wiki.git] / Newscanner.mw

diff --git a/Newscanner.mw b/Newscanner.mw
index 23f3f93..df4f6d6 100644 (file)
--- a/Newscanner.mw
+++ b/Newscanner.mw
@@ -3,6 +3,10 @@
 [[Datei:20120204-Newscanner-LEDScheiterhaufen.jpg|miniatur|Defekt: LEDs und ein Transistor]]
 [[Datei:20120204-Newscanner-LED-Scheiterhaufen.jpg|miniatur|Adieu Pixelfehler, hallo Lücke!]]
 
 [[Datei:20120204-Newscanner-LEDScheiterhaufen.jpg|miniatur|Defekt: LEDs und ein Transistor]]
 [[Datei:20120204-Newscanner-LED-Scheiterhaufen.jpg|miniatur|Adieu Pixelfehler, hallo Lücke!]]
 

+* RAM defekt? CPU läuft mehr als handwarm.
+* erneutes EPROM-dump einwandfrei - alter Inhalt.
+* defekte LEDs sind getauscht. Die neuen überstrahlen etwas und warten auf's kaputtgehen. Transistor fehlt noch.
+

 * unabhängig vom Datenmüll gibt die Laufanzeige neuerdings in unregelmäßigen Intervallen korrekt die vergangene Zeit seit Einschalten im Format (hh:mm) aus.
 *"STORE FULL" verbunden mit Signalton wie bei den ersten Testläufen erscheint hingegen nicht mehr.
 * In den Testläufen unmittelbar davor schalteten die LEDs nach dreimaliger Anzeige von 0:00 reproduzierbar auf komplett dunkel, Töne hatte die Kiste weiter von sich gegeben.
 * unabhängig vom Datenmüll gibt die Laufanzeige neuerdings in unregelmäßigen Intervallen korrekt die vergangene Zeit seit Einschalten im Format (hh:mm) aus.
 *"STORE FULL" verbunden mit Signalton wie bei den ersten Testläufen erscheint hingegen nicht mehr.
 * In den Testläufen unmittelbar davor schalteten die LEDs nach dreimaliger Anzeige von 0:00 reproduzierbar auf komplett dunkel, Töne hatte die Kiste weiter von sich gegeben.


@@ -19,8 +23,11 @@ Man sollte nochmal ein EPROM-Dump ziehen um zu prüfen, ob das Kunstlicht im Rau
 == CPU (TMS 9980 ANL) ==
 [[Datei:20120201-LEDPanel33.jpg|miniatur|Abbildung:TMS 9980 ANL]]
 
 == CPU (TMS 9980 ANL) ==
 [[Datei:20120201-LEDPanel33.jpg|miniatur|Abbildung:TMS 9980 ANL]]
 

-Bei der CPU handelt es sich um einen 16-bit TI-Microcontroller mit einem internen 2,5MHz Oszillator und maximal 65,536 Byte RAM + ROM (2^15 * 16bit).
-Mit externem Oszillator kann die CPU mit rund 10MHz betrieben werden.
+Bei der CPU handelt es sich um eine abgespeckte Version vom TMS 9900.
+
+16 KB adressierbarer Speicherplatz, Direkter Speicherzugriff (DMA), vier Interrupt-Möglichkeiten sowie volle Softwarekompatibilität zur 9900/990-Familie.
+
+Mit externem Oszillator kann die 9900(?) CPU mit rund 10MHz betrieben werden.

 
 Die CPU ist ein spar TMS9900 und hat extern ein:
 *<b>A0-A13</b> 14Bit 3-state Adressinterface (Pins 4-17)
 
 Die CPU ist ein spar TMS9900 und hat extern ein:
 *<b>A0-A13</b> 14Bit 3-state Adressinterface (Pins 4-17)


@@ -36,7 +43,7 @@ Die CPU ist ein spar TMS9900 und hat extern ein:
 * To Be Continued
 
 Beschreibung/Anleitung: http://datatomb.de/mirror/Docs/Newscanner/TMS9900_DataManual.pdf <br>
 * To Be Continued
 
 Beschreibung/Anleitung: http://datatomb.de/mirror/Docs/Newscanner/TMS9900_DataManual.pdf <br>

-Specs: http://datatomb.de/mirror/Docs/Newscanner/TMS9980.pdf
+Specs: http://datatomb.de/mirror/Docs/Newscanner/TMS9980.pdf<br>

 Artikel von 1977: http://www.computerwoche.de/heftarchiv/1977/12/1198398/
 
 == Interrupt-Controller / I/O-Interface (TMS 9901-95NL) ==
 Artikel von 1977: http://www.computerwoche.de/heftarchiv/1977/12/1198398/
 
 == Interrupt-Controller / I/O-Interface (TMS 9901-95NL) ==


@@ -55,7 +62,7 @@ Datenblatt/Anleitung: http://datatomb.de/mirror/Docs/Newscanner/TMS9901.pdf <br>
 [[Datei:20120201-LEDPanel28.jpg|miniatur|Abbildung: Noch leere Speicherbänke, rechts unten einer von bisher 4 x TC5514AP-2]]
 
 Als RAM findet Toshiba TC5514AP-2 Einsatz, ein CMOS-Speicher mit 4Bit Datenbus und Wortlänge (vermutlich sind je 2 Parallel geschaltet um die 8Bit Wortbeite für den CPU-Datenbus zu erreichen).
 [[Datei:20120201-LEDPanel28.jpg|miniatur|Abbildung: Noch leere Speicherbänke, rechts unten einer von bisher 4 x TC5514AP-2]]
 
 Als RAM findet Toshiba TC5514AP-2 Einsatz, ein CMOS-Speicher mit 4Bit Datenbus und Wortlänge (vermutlich sind je 2 Parallel geschaltet um die 8Bit Wortbeite für den CPU-Datenbus zu erreichen).

-Der 10Bit Addressbus ist ein simpler Direct-Access-Bus (A0-4 sind die Spalten, A4-9 die Zeilen) der Speicher ist ein 64x64bit großes Array je Spalte 4 Bit.
+Der 10Bit Addressbus ist ein simpler Direct-Access-Bus (A0-3 sind die Spalten, A4-9 die Zeilen) der Speicher ist ein 64x64bit großes Array je Spalte 4 Bit.

 
 Wir haben also 2kByte RAM vermutlich in 1024 Wörtern organisiert. 
 
 
 Wir haben also 2kByte RAM vermutlich in 1024 Wörtern organisiert.