+Der I/O-Controller ist nötig, da die TMS9900 keinerlei I/O Buffer o.ä. haben, wie es bei modernen Microkontrollern üblich ist
+
+Datenblatt/Anleitung: http://datatomb.de/mirror/Docs/Newscanner/TMS9901.pdf <br>
+
+= Speicher =
+
+== RAM (TC5514AP-2) ==
+[[Datei:20120201-LEDPanel28.jpg|miniatur|Abbildung: Noch leere Speicherbänke, rechts unten einer von bisher 4 x TC5514AP-2]]
+
+Als RAM findet Toshiba TC5514AP-2 Einsatz, ein CMOS-Speicher mit 4Bit Datenbus und Wortlänge (vermutlich sind je 2 Parallel geschaltet um die 8Bit Wortbeite für den CPU-Datenbus zu erreichen).
+Der 10Bit Addressbus ist ein simpler Direct-Access-Bus (A0-4 sind die Spalten, A4-9 die Zeilen) der Speicher ist ein 64x64bit großes Array je Spalte 4 Bit.
+
+Wir haben also 2kByte RAM vermutlich in 1024 Wörtern organisiert.
+
+Die Zugriffszeiten sind recht flink (für altes CMOS-ram) mit maximal 200ns.
+
+"Besonderheit": RAM und ROM teilen sich den Speicherbus und damit auch die Adressen, denn nach dem RESET läd die CPU blind die erste Instruktion vom Bus es sei denn sie wird per CRU via direct instruction write and execute injected.
+
+Datenblatt/Anleitung: http://datatomb.de/mirror/Docs/Newscanner/TC5514AP-3.pdf