-Die CPU hat extern ein:
-*15Bit 3-state Adressinterface <b>A0-A14</b> (Pins 10-24)
-*16Bit Datenbus <b>D0-D15</b> (Pins 41-56)
-*5V <b>Vcc</b> (Pins 2,59) m¨ssen Peotentialgleich sein
-*-5V <b>Vbb</b> (Pin 1)
-*12V <b>Vdd</b> (Pin 27)
-*GND <b>Vss</b> (Pins 26,40) müssen Potentialgleich sein
-*<b>CLK-in</b> Phase 1-4 (Pins 8,9,28,25)
-*<b>DBIN</b> (data bus in (Pin 29) wenn HIGH, dann ist der Datenbus im READ state
-*<b>¬MEMEN</b> (memory enable) (Pin 63) wenn LOW dann ist das Adressregister gesetzt
-*<b>¬WE</b> (write enable) (Pin 61) wenn LOW dann können Daten vom Datenbus geschrieben werden
-* To Be Continued