From: DooMMasteR
Date: Thu, 2 Feb 2012 14:39:29 +0000 (+0000)
Subject: /* CPU */ FOOOOOOOOOO nur die sparversion auf dem Board
X-Git-Url: https://git.rohieb.name/stratum0-wiki.git/commitdiff_plain/85d38c23b6a21cf380ee01d4133d377f3004b8f3
/* CPU */ FOOOOOOOOOO nur die sparversion auf dem Board
---
diff --git a/Newscanner.mw b/Newscanner.mw
index ca06bc434..901475349 100644
--- a/Newscanner.mw
+++ b/Newscanner.mw
@@ -8,17 +8,17 @@ http://www.elektrikforum.de/ftopic16944.html
Bei der CPU handelt es sich um einen 16-bit TI-Microcontroller mit einem internen 2,5MHz Oszillator und maximal 65,536 Byte RAM + ROM (2^15 * 16bit).
Mit externem Oszillator kann die CPU mit rund 10MHz betrieben werden.
-Die CPU hat extern ein:
-*15Bit 3-state Adressinterface A0-A14 (Pins 10-24)
-*16Bit Datenbus D0-D15 (Pins 41-56)
-*5V Vcc (Pins 2,59) müssen Peotentialgleich sein
-*-5V Vbb (Pin 1)
-*12V Vdd (Pin 27)
-*GND Vss (Pins 26,40) müssen Potentialgleich sein
-*CLK-in Phase 1-4 (Pins 8,9,28,25)
-*DBIN (data bus in) (Pin 29) wenn HIGH, dann ist der Datenbus im READ state
-*¬MEMEN (memory enable) (Pin 63) wenn LOW dann ist das Adressregister gesetzt
-*¬WE (write enable) (Pin 61) wenn LOW dann können Daten vom Datenbus geschrieben werden
+Die CPU ist ein spar TMS9900 und hat extern ein:
+*A0-A13 14Bit 3-state Adressinterface (Pins 4-17)
+*D0-D7 8Bit Datenbus (Pins 26-33)
+*Vcc 5V (Pin 20)
+*Vbb -5V (Pin 21)
+*Vdd 12V (Pin 36)
+*Vss GND (Pin 35)
+*CLK-in Phase 1-4 (Pin 34) CLK = CLK-in / 4
+*DBIN (data bus in) (Pin 18) wenn HIGH, dann ist der Datenbus im READ state
+*¬MEMEN (memory enable) (Pin 40) wenn LOW dann ist das Adressregister gesetzt
+*¬WE (write enable) (Pin 38) wenn LOW dann können Daten vom Datenbus geschrieben werden
* To Be Continued
Beschreibung/Anleitung: http://datatomb.de/mirror/Docs/Newscanner/TMS9900_DataManual.pdf