From 8e6658c097c1fd5977aeefb44c3d093ecaf8a701 Mon Sep 17 00:00:00 2001 From: DooMMasteR Date: Thu, 2 Feb 2012 14:01:00 +0000 Subject: [PATCH] *Empty MediaWiki Message* --- Newscanner.mw | 15 ++++++++++++++- 1 file changed, 14 insertions(+), 1 deletion(-) diff --git a/Newscanner.mw b/Newscanner.mw index 488207546..eea1f76da 100644 --- a/Newscanner.mw +++ b/Newscanner.mw @@ -5,7 +5,7 @@ http://www.elektrikforum.de/ftopic16944.html == CPU == -Bei der CPU handelt es sich um einen 16-bit TI-Microcontroller mit einem internen 2,5MHz Oszillator und 16 kByte Speicher. +Bei der CPU handelt es sich um einen 16-bit TI-Microcontroller mit einem internen 2,5MHz Oszillator und maximal 16 kByte Speicher. Mit externem Oszillator kann die CPU mit rund 10MHz betrieben werden. Die CPU hat extern ein: @@ -23,6 +23,19 @@ Die CPU hat extern ein: Datenblatt/Anleitung: http://datatomb.de/mirror/Docs/Newscanner/TMS9900_DataManual.pdf +== Speicher (RAM) == + +Als RAM findet Toshiba TC5514AP-2 Einsatz, ein CMOS-Speicher mit 4Bit Datenbus und Wortlänge (vermutlich sind alle 4 Parallel geschaltet umd die 16Bit Wortbeite für die CPU zu erreichen). +Der 10Bit Addressbus ist ein simpler Direct-Access-Bus (A0-4 sind die Spalten, A4-9 die Zeilen) der Speicher ist ein 64x64bit großes Array je Spalte 4 Bit. + +Wir haben also 2kByte RAM vermutlich in 1024 Wörtern organisiert. + +Die Zugriffszeiten sind recht flink (für altes CMOS-ram) mit maximal 200ns. + +Besonderheit: RAM und ROM teilen sich den Speicherbus und damit auch die Adressen, denn nach dem RESET läd die CPU blind die erste Instruktion vom Bus es sei denn sie wird per CRU via direct instruction write and execute injected. + +Datenblatt/Anleitung: http://datatomb.de/mirror/Docs/Newscanner/TC5514AP-3.pdf + == Interrupt-Controller / I/O-Interface TMS 9901 == Der TMS 9901 bindet über das CRU-Interface (einfaches Register-Tnterface) und die Interrupt-Lines der CPU, Interrupt kontrollierte I/O-Ports an (6 dedizierte Eingänge, 9 Input/Output-Pins). -- 2.20.1